JPH0749805Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0749805Y2 JPH0749805Y2 JP1988087515U JP8751588U JPH0749805Y2 JP H0749805 Y2 JPH0749805 Y2 JP H0749805Y2 JP 1988087515 U JP1988087515 U JP 1988087515U JP 8751588 U JP8751588 U JP 8751588U JP H0749805 Y2 JPH0749805 Y2 JP H0749805Y2
- Authority
- JP
- Japan
- Prior art keywords
- input
- terminal
- semiconductor pellet
- mos
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 239000008188 pellet Substances 0.000 claims description 20
- 230000001681 protective effect Effects 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は半導体装置に関し、詳しくはMOS入力回路を有
する半導体ペレットを内蔵した半導体装置に関する。
する半導体ペレットを内蔵した半導体装置に関する。
〔従来の技術〕 近年、IC等の半導体装置ではMOS化の傾向が著しく、こ
れに伴って上記半導体装置に組込まれた半導体ペレット
の入力インピーダンスも高くなる。そのため、上記半導
体装置のファンアウト数が増加して高集積回路化が実現
されている。
れに伴って上記半導体装置に組込まれた半導体ペレット
の入力インピーダンスも高くなる。そのため、上記半導
体装置のファンアウト数が増加して高集積回路化が実現
されている。
従来、MOS入力回路を有する半導体ペレットを内蔵した
樹脂モールドタイプの半導体装置（１）は、第２図に示
すようにMOS FET（２）、ダイオード（３）（４）およ
び保護抵抗（５）からなるMOS入力回路（６）を有する
半導体ペレット（７）を含む主要部分をエポキシ樹脂等
で樹脂モールドしたものである。上記半導体ペレット
（７）の入力端子（VIN）は、電極パッドとして半導体
ペレット（７）の表面周縁部に形成され、金属細線
（８）を介してリード（９）に電気的に接続され、この
リード（９）の他方端は樹脂モールド外部に導出してい
る。
樹脂モールドタイプの半導体装置（１）は、第２図に示
すようにMOS FET（２）、ダイオード（３）（４）およ
び保護抵抗（５）からなるMOS入力回路（６）を有する
半導体ペレット（７）を含む主要部分をエポキシ樹脂等
で樹脂モールドしたものである。上記半導体ペレット
（７）の入力端子（VIN）は、電極パッドとして半導体
ペレット（７）の表面周縁部に形成され、金属細線
（８）を介してリード（９）に電気的に接続され、この
リード（９）の他方端は樹脂モールド外部に導出してい
る。
ところで、前述した従来の半導体装置（１）では、外部
衝撃力等により、樹脂モールド内で半導体ペレット
（７）の電極パッドと外部導出リード（９）とを接続す
る金属細線（８）が切れると、上記電極パッドである入
力端子（VIN）の電位がプルアップ状態なのか或いはプ
ルダウン状態なのか判別することが困難となって、MOS
入力回路（６）での入力レベルが不定状態となる。この
入力レベルの不定状態が発生すると、安全設計上、信頼
性を確実に保障することが困難になると共に、静電気に
より素子破壊を招く虞もあった。
衝撃力等により、樹脂モールド内で半導体ペレット
（７）の電極パッドと外部導出リード（９）とを接続す
る金属細線（８）が切れると、上記電極パッドである入
力端子（VIN）の電位がプルアップ状態なのか或いはプ
ルダウン状態なのか判別することが困難となって、MOS
入力回路（６）での入力レベルが不定状態となる。この
入力レベルの不定状態が発生すると、安全設計上、信頼
性を確実に保障することが困難になると共に、静電気に
より素子破壊を招く虞もあった。
そこで、本考案は上記問題点に鑑みて提案されたもの
で、その目的とするところは、MOS入力回路での入力レ
ベルが不安定状態となることを未然に防止した半導体装
置を提供することにある。
で、その目的とするところは、MOS入力回路での入力レ
ベルが不安定状態となることを未然に防止した半導体装
置を提供することにある。
本考案における上記目的を達成するための技術的手段
は、MOS入力回路を有する半導体装置において、その半
導体ペレットの入力端子と、接地端子或いは電源電圧端
子との間に、高抵抗を挿入した半導体ペレットを用いた
ことである。
は、MOS入力回路を有する半導体装置において、その半
導体ペレットの入力端子と、接地端子或いは電源電圧端
子との間に、高抵抗を挿入した半導体ペレットを用いた
ことである。
本考案によれば、入力端子と、接地端子或いは電源電圧
端子間に高抵抗が介在するので、オープン不良発生時、
MOS入力回路の入力レベルが、上記高抵抗を電源電圧端
子側に接続した場合にはプルアップし、接地端子側に接
続した場合にはプルダウンして上記入力レベルが特定状
態に設定することが可能となる。
端子間に高抵抗が介在するので、オープン不良発生時、
MOS入力回路の入力レベルが、上記高抵抗を電源電圧端
子側に接続した場合にはプルアップし、接地端子側に接
続した場合にはプルダウンして上記入力レベルが特定状
態に設定することが可能となる。
本考案に係る半導体装置の一実施例を第１図を参照しな
がら説明する。同図に示す半導体装置（11）において、
（12）は半導体ペレット（13）に組込まれたMOS入力回
路で、MOS FET（14）、ダイオード（15）（16）、保護
抵抗（17）及び本考案の特徴である高抵抗（18）或いは
（18′）で回路構成される。即ち、電極パッドとして半
導体ペレット（13）の表面周縁部に形成された入力端子
（VIN）に、保護抵抗（17）を介してMOS FET（14）のゲ
ートを接続すると共に、上記MOS FET（14）のゲート
と、電源電圧端子（VCC）及び接地端子（GND）間にダイ
オード（15）（16）を夫々接続する。そして、この半導
体ペレット（13）のMOS入力回路（12）の入力端子
（VIN）と、図中実線で示すように接地端子（GND）間に
高抵抗（18）を接続するか、或いは図中破線で示すよう
に入力端子（VIN）と電源電圧端子（VCC）間に高抵抗
（18′）を接続する。この高抵抗（18）（18′）は、拡
散処理等により半導体ペレット（13）内に組込まれる。
尚、上記入力端子（VIN）は、金属細線（19）を介して
リード（20）に電気的に接続し、半導体ペレット（13）
を含む主要部分を樹脂モールドし、リード（20）は樹脂
モールド外部に導出される。
がら説明する。同図に示す半導体装置（11）において、
（12）は半導体ペレット（13）に組込まれたMOS入力回
路で、MOS FET（14）、ダイオード（15）（16）、保護
抵抗（17）及び本考案の特徴である高抵抗（18）或いは
（18′）で回路構成される。即ち、電極パッドとして半
導体ペレット（13）の表面周縁部に形成された入力端子
（VIN）に、保護抵抗（17）を介してMOS FET（14）のゲ
ートを接続すると共に、上記MOS FET（14）のゲート
と、電源電圧端子（VCC）及び接地端子（GND）間にダイ
オード（15）（16）を夫々接続する。そして、この半導
体ペレット（13）のMOS入力回路（12）の入力端子
（VIN）と、図中実線で示すように接地端子（GND）間に
高抵抗（18）を接続するか、或いは図中破線で示すよう
に入力端子（VIN）と電源電圧端子（VCC）間に高抵抗
（18′）を接続する。この高抵抗（18）（18′）は、拡
散処理等により半導体ペレット（13）内に組込まれる。
尚、上記入力端子（VIN）は、金属細線（19）を介して
リード（20）に電気的に接続し、半導体ペレット（13）
を含む主要部分を樹脂モールドし、リード（20）は樹脂
モールド外部に導出される。
上記半導体装置（13）でのオープン不良発生時、特に外
部衝撃力等により金属細線（19）が切れたりしてリード
（20）と入力端子（VIN）とが接続不良となると、上記
入力端子（VIN）と接地端子（GND）或いは電源電圧端子
（VCC）間に高抵抗（18）（18′）が介在するので、入
力端子（VIN）の電位は、高抵抗（18）を接地端子側に
接続した場合、プルダウンし、上記高抵抗（18′）は電
源電圧端子（VCC）側に接続した場合、プルアップす
る。この高抵抗（18）（18′）を半導体ペレット（13）
内に組込んだことによりMOS入力回路（12）の入力レベ
ルを特定することができ、入力レベルの不定状態が発生
することは皆無となる。
部衝撃力等により金属細線（19）が切れたりしてリード
（20）と入力端子（VIN）とが接続不良となると、上記
入力端子（VIN）と接地端子（GND）或いは電源電圧端子
（VCC）間に高抵抗（18）（18′）が介在するので、入
力端子（VIN）の電位は、高抵抗（18）を接地端子側に
接続した場合、プルダウンし、上記高抵抗（18′）は電
源電圧端子（VCC）側に接続した場合、プルアップす
る。この高抵抗（18）（18′）を半導体ペレット（13）
内に組込んだことによりMOS入力回路（12）の入力レベ
ルを特定することができ、入力レベルの不定状態が発生
することは皆無となる。
本考案によれば、入力端子と、接地端子或いは電源電圧
端子間に高抵抗を挿入して半導体ペレット内に組込んだ
から、オープン不良発生時、MOS入力回路での入力レベ
ルを特定することが実現可能となり、安全設計上、信頼
性を確保できると共に静電気対策にも優れ、外付け部品
を必要としないコンパクトで高品質の半導体装置を提供
できる。
端子間に高抵抗を挿入して半導体ペレット内に組込んだ
から、オープン不良発生時、MOS入力回路での入力レベ
ルを特定することが実現可能となり、安全設計上、信頼
性を確保できると共に静電気対策にも優れ、外付け部品
を必要としないコンパクトで高品質の半導体装置を提供
できる。
第１図は本考案に係る半導体装置の一実施例を示す回路
図である。 第２図は半導体装置の従来例を示す回路図である。 （12）……MOS入力回路、（13）……半導体ペレット、
（18）（18′）……高抵抗、（VIN）……入力端子、（V
CC）……電源電圧端子、（GND）……接地端子。
図である。 第２図は半導体装置の従来例を示す回路図である。 （12）……MOS入力回路、（13）……半導体ペレット、
（18）（18′）……高抵抗、（VIN）……入力端子、（V
CC）……電源電圧端子、（GND）……接地端子。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/0175 Ｈ０３Ｋ 19/00 １０１ Ｋ
Claims (1)
- 【請求項１】MOSFET、ダイオード及び保護抵抗からなる
MOS入力回路とこの入力回路に接続された入力端子、電
源電圧端子及び接地端子を具備する安全設計要求基準用
半導体ペレットにおいて、前記入力端子が前記半導体ペ
レットの外部と電気的に非接続となった際、前記MOS入
力回路の入力レベルを安全側に選定するような高抵抗
を、前記入力端子と前記電源電圧端子或いは前記接地端
子との間の前記半導体ペレットに形成したことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988087515U JPH0749805Y2 (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988087515U JPH0749805Y2 (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029451U JPH029451U (ja) | 1990-01-22 |
| JPH0749805Y2 true JPH0749805Y2 (ja) | 1995-11-13 |
Family
ID=31312120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988087515U Expired - Lifetime JPH0749805Y2 (ja) | 1988-06-30 | 1988-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0749805Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274402A (ja) * | 2000-03-24 | 2001-10-05 | Toshiba Corp | パワー半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54149479A (en) * | 1978-05-16 | 1979-11-22 | Nec Corp | Semiconductor device |
-
1988
- 1988-06-30 JP JP1988087515U patent/JPH0749805Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029451U (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5502328A (en) | Bipolar ESD protection for integrated circuits | |
| US5229846A (en) | Semiconductor device having noise reducing die pads | |
| KR940004802A (ko) | Npn 바이폴라 트랜지스터를 사용한 정전방전(esd) 보호 | |
| US6043539A (en) | Electro-static discharge protection of CMOS integrated circuits | |
| EP1617473A1 (en) | Electronic device comprising an ESD device | |
| US20040051163A1 (en) | Strobe light control circuit and IGBT device | |
| JPH0749805Y2 (ja) | 半導体装置 | |
| JP3989417B2 (ja) | 電源用デバイス | |
| US5910873A (en) | Field oxide transistor based feedback circuit for electrical overstress protection | |
| EP0540926B1 (en) | Protection circuit on a lead of a power device | |
| EP0886380B1 (en) | Zero current draw circuit for use during a bonding option | |
| JPH07335834A (ja) | 半導体集積回路装置の出力ドライバ | |
| JP3886905B2 (ja) | Ｅｓｄ保護を備える半導体部品 | |
| EP0352769B1 (en) | Input protection circuit for MOS device | |
| KR19990004618A (ko) | 반도체 정전기 보호회로 | |
| US6078092A (en) | Resettable fuse integrated circuit package | |
| US6538304B1 (en) | Corner bonding to lead frame | |
| JPH0379120A (ja) | 入力保護回路 | |
| JPS6038858A (ja) | 半導体集積回路装置 | |
| JPH04287363A (ja) | 過電流防止機能付ｌｓｉ装置およびシステム | |
| CN216902935U (zh) | 一种替代fuse功能的pad结构 | |
| EP0300434A3 (en) | Overcurrent protection circuit for semiconductor device | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JP2003124333A (ja) | 半導体ｉｃチップ |