JPH07501419A - 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法 - Google Patents

金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法

Info

Publication number
JPH07501419A
JPH07501419A JP4507296A JP50729692A JPH07501419A JP H07501419 A JPH07501419 A JP H07501419A JP 4507296 A JP4507296 A JP 4507296A JP 50729692 A JP50729692 A JP 50729692A JP H07501419 A JPH07501419 A JP H07501419A
Authority
JP
Japan
Prior art keywords
metallic
ridge
pad
ridges
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4507296A
Other languages
English (en)
Inventor
クマー,ナリン
ゴルガンタ,ラーマ,アー.
ガージ,モウハマド,ケイ.
Original Assignee
マイクロエレクトロニクス アンド コンピューター テクノロジー コーポレイション
ヒューズ エアクラフト カムパニィ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロエレクトロニクス アンド コンピューター テクノロジー コーポレイション, ヒューズ エアクラフト カムパニィ filed Critical マイクロエレクトロニクス アンド コンピューター テクノロジー コーポレイション
Publication of JPH07501419A publication Critical patent/JPH07501419A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/019Manufacture or treatment of bond pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/304Field emission cathodes
    • H01J2201/30446Field emission cathodes characterised by the emitter material
    • H01J2201/30453Carbon types
    • H01J2201/30457Diamond
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081Compound repelling a metal, e.g. solder
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107Using laser light
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0023Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0041Etching of the substrate by chemical or physical means by plasma etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01215Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/921Structures or relative sizes of bond pads
    • H10W72/923Bond pads having multiple stacked layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製 造する方法 技術的分野 本発明は、テープ−自動−ボンディングあるいはフリップチップ技術などの技術 を用いて接続ボードにチ・ンプが結合される半導体チップなどの電気基板上に、 例えば、全隆起などのボンディング隆起を製造するための金属イオンクラスター 堆積の利用に関するものである。
背景技術 最近、高性能電子装置の多くは、チップリードを高密度接続ボードに取りつける ために、ワイヤボンディングより、テープ−自動−ボンディング(TAB)ある いはフリップチップボンディングの利用をめている。これらのタイプのボンディ ングにおいては、より厚めの(通常ワイヤボンディングのためにめられる厚さ1 ミクロンのアルミニウムより、1ミクロンから20ミクロンの範囲でより厚めの )金属隆起をつくるため(こ、チップの接続パッドがそのチップの残りの部分よ り高くなっていることが必要である。
しかしながら、チップは通常ワイヤボンディング用の薄い金属パッドを持ってい るだけで、厚い隆起と一緒に用いることはできない。厚い隆起は隆起めっきプロ セスあるいはリフト−オフプロセスを用いる光食刻法という時間のかかるプロセ スによってつくることができる。言うまでもなく、マイクロエレクトロニクス装 置においてはチップや他の基板上に隆起を急速につくる必要がある。
発明の開示 本発明は局所化金属クラスターイオン堆積によりパッド領域上に金属隆起を堆積 させることを特徴とする、電気基板のパッド領域上に電気接続隆起を製造するた めの方法に関するものである。
好ましくは、堆積される金属隆起は集光液体金属クラスターイオンビームなどの 直接金属書き込みツールで加工され、金、インジウム、鉛、錫、メッキ、銅、ニ ッケルおよびアルミニウムで構成されるグループから選択され、1から20ミク ロンの範囲の厚さで、工程度の縦横比を有しており、そして、基板の表面上のパ ッドの厚さより厚めである。
ひとつの実施例はパッド領域を含む基板の表面上に金属製物質の層を堆積させ、 集光クラスターイオンビームによってパッド領域上に金属性隆起を堆積させ、そ して、堆積された隆起の外側の表面から金属性物質の層を取り去ることにより、 電気基板のパッド領域上に電気接続隆起をつくる方法を含んでいる。
もうひとつの実施例は各節1の金属隆起上に第2の金属性隆起を堆積させるステ ップを含んでいる。好ましくはこの第2の金属性隆起は鉛、錫、ニッケル、およ び金で構成されるグループから選択され、第1の金属性隆起の厚さより大きな厚 さを有しており、そのことによって隆起製造のプロセスを速めており、そして、 第1の隆起を、非電気めっき、低温溶融合金などのはんだに浸すことによって形 成される。
さらに別の実施例はパッドを含むチップの表面上に金属性接着性物質の層を堆積 させ、パッドに衝突する集光金属クラスターイオンビームを発生させる液体金属 イオンソースを用いてパッドのそれぞれの上に金属性隆起を堆積させ、そして堆 積された隆起の外側のチップの表面から金属性物質の層を化学的に取り除くこと を含んでいる。好ましくは、パッド領域を走査するためにクラスターソースの集 光スポットに対してチップを動かしながら、この金属性隆起が堆積させられる。
金属性接着性物質を堆積させる前に、プラズマエツチング、化学的エツチング、 あるいはそのふたつの組み合わせによってパッシベーション層はすべてパッドか ら除去される。
開示を目的として示す現在の段階で好ましい実施例についての以下の説明と、添 付図面とから、他の、そしてさらなる目的、および利点が明らかになるであろう 。
図面の簡単な説明 図1−4は電気チップ上にボンディング隆起を製造するひとつの方法の連続的ス テップを示す概略立面図である。
図5−9は電気チップ上に隆起を製造する別の方法の連続的ステップを示す概略 立面図である。
図10は図9と入れ替えることができる、チップ上の隆起の製造におけるひとつ のステップを示す概略立面図である。
図11は本発明による隆起製造に適した液体金属イオンソースの概略金属イオン ソースである。
図12は図11の針の拡大図である。
発明を実施するための最良の形態 これらの図面、特に図1において、IOは、一般的に、その上にTABあるいは フリップチップ技術などを用いる接続ボードに結合される電気接続部を設けるた めの複数のパッド領域12あるいは、従来の場合のように、アルミニウム金属パ ッド14を有する半導体チップなどの電気基板を示している。通常、アルミニウ ムパッド14は1ミクロン程度と比較的薄く、ワイヤボンディングには適してい るが、TABあるいはフリップチップボンディングに適したチップ接続パッドは 提供してくれない。さらに、チップ10はそのチップの上部に広がったパッシベ ーション層I6を含む場合もある。したがって、図1に示される構造は従来のも のである。
さて、図2において、チップ接続ボンディング隆起の製造するプロセスにおいて 、接着性/遮断材料でできた第1の層あるいは複数の層18が、むきだしのチッ プIO上に、通常の方法でスパッター、あるいは蒸着される。パッシベーション 層16がパッド14を覆っている場合は、このステップの前にパッド14からパ ッシベーション層を取り除がねばならない。
パッド冶金およびチップIOのタイプに応じて、層10のために用いられる素材 としては、クロム、チタン、チタン−タングステン合金、ニッケルまたは上記の うちの2つ以上の素材の組み合わせなどがある。また、この素材として、窒化チ タン、窒化ハフニウム、窒化ジルコニム、およびチタン−窒化タングステンなど の化合物であってもよく、その場合、その化合物は単独、あるいは上に挙げた金 属のうちのひとつ、あるいは複数と組み合わせて用いられる。好ましい実施例に おいては、層18はスパッタリングによる500オングストロームのチタンであ ってもよい。
金属性接着層18はいくつかの目的を有している。第1に、層18は、基本的に 、後で用いられる帯電イオンおよびクラスターの高エネルギービームがチップ内 の壊れやすいデバイスを壊さないようにするために、チップ10上のすべてのパ ッド14のために電気的短絡を提供する。第2に、層18はチップパッド金属1 4(通常アルミニウム)および適用される金あるいははんだなどの隆起金属との 間の接着層としての役割を果している。第3に、層18はパッド14の下にホッ トスポットの形成を避けるために、大きな面積に対して適用されるクラスタービ ームの熱の伝達に役立つ。第4に、通常アルミニウムであるパッド14は、その 表面上に薄い、天然の酸化膜を有している。この酸化物はパッド14への接着に 影響を及ぼす。例えば、はんだがアルミニウムパッド14上に直接溶着されるこ とはあり得ない。さらに、アルミニウムパッド14をはんだ内につけても、隆起 が作成されることはあり得ない。第5に、層18はパッドと適用される隆起金属 の間の拡散隔膜としての役割を果す。層18の全体的な役割はパッド14の上に ひとつの面をつくって、その上に隆起が沈着できるようにし、非常に小さな隆起 において特に重要である非常に低い接触抵抗を実現することにある。
図では層18が用いられているが、他の一定のチップあるいは基板の場合、層1 8を用いる必要なしに本発明を実施することも可能である。つまり、いくつかの 例においては、層18を適用、腐刻せずに、金属クラスターイオンビームによっ て、金属隆起をパッド上に直接堆積させることも可能である。この方法の場合、 加ニステップが減るが、上に述べたような層18を使用する場合の利点が失われ る。
図3において、集光クラスターイオンビームを用いてパッド領域あるいはパッド 14上に金属隆起を堆積させるために、後でより詳しく述べる、液体金属クラス ターソース直接書き込みツール20が設けられている。好ましくは、隆起のため の金属素材は、金、インジウム、鉛、錫、はんだ、銅、ニッケル、およびアルミ ニウムで構成されるグループから選択され、好ましい素材は金である。直接書き 込みツール20はTABあるいはフリップチップボンディングのために特に有益 なチップ接続ボンディング隆起として使用するために必要なより大きな厚みを持 った隆起を製造する方法を提供してくれる。例えば、隆起22を、lから20ミ クロンの間の厚み、必要があればより大きな厚みでつくることができる。さらに 、隆起22を1前後の縦横比で製造することも可能である。隆起22は直接書き 込みツールをチップ10に対して動かすことでつくることができるが、ツール2 0を静止しておいて、チップ10をX−Y水平方向に動かす方がより好ましい。
いくつかの例においては、直接書き込みツール20からの集光ビームスポットの 下でチップlOが動かされると、電気的偏向によってビームを微動させて、ビー ムスポットより大きな隆起22をつくることも可能である。
直接書き込みツール20の商業的実用性はその処理能力によって判断される。1 05立方ミクロン/秒の全体的処理能力をもった毛管タイプのソースは、1秒あ たり+00 X 100 X 10ミクロンのサイズの隆起ひとつを書き込むこ とができる。このことは、200パッドチップ1個を4分間以下の時間で書き上 げることができることを意味する。実際に、VLSIチップの分野における最近 の傾向に見られるように、隆起のサイズを小さくした方が処理能力が増大するの である。非常に小さい隆起の場合(lミルのサイズの隆起をつくるのは容易であ ろう)、針状のソース(処理能力+ 1000立方ミクロン/秒)が用いられる であろう。
図4に示す通り、パッド領域あるいはパッド14上に隆起22を適切な寸法まで 堆積させた後、例えば、適切な湿式腐刻溶液内で、接着層18を腐刻により取り 去る。例えば、層I8がチタンでできている場合、ふつ化水素酸による湿式腐刻 法を用いることができる。これにより、隆起22の下を除く金属層18のすべて が取り除かれる。層18の厚さが非常に小さいので、隆起22の下のアンダカッ トが最小限となる。
直接書き込みツール20は、例えば、シー、デー、クルゾおよびケー、ボウルエ ザイエ″イオン クラスター 二ミッション アンド デポジション フロム  リキド イオン ソース″ジャーナル オブ アプライド フィジックス 58 (7)巻 1985年10月1日刊、pp、2724−2730に述べられでい るようなイオンビームの集光クラスター堆積を利用するなど、いずれの適切な液 体金属イオンソースであっても構わない。
この資料の開示は参照のため本資料中に組み入れられている。
しかしながら、隆起を製造するために、本発明を非集光液体金属イオンビームと して用いることも可能である。これは、沈着スポットが望ましいサイズの隆起よ り小さくなるように、液体イオン金属ソースに対して、例えば、1ミリ以下など 、非常に近い距離に、電気基板を近づけることによって行うことができる。
図11および12に最も良く示されているように、直接書き込みツールは、一対 のタングステンワイヤーループ32の間にスポット溶接された先の尖った380 ミクロンの真っ直ぐなタングステンワイヤー30で構成することもできる。タン グステン針30の表面は金など適切な金属隆起素材で被覆されている。
金が溶けるまで針30が加熱されて、エクストラクター32に10キロボルト程 度の正直流電圧がかけられると、針30の先端の溶けた金の強いイオン化が起き る。こうして、チップ10上に金属隆起をつくるためのクラスターイオンビーム が提供される。
図1−4の方法に関連して述べたように、計算上、200バツドチツプ10に1 00 X 100 X 10ミクロンのサイズの隆起を4分間で設けることがで きる。しかしながら、必要な厚さの隆起をそれ以下の時間でつくるためには、図 5−9で述べた方法を用いることができる。
図5は、パッド領域あるいはアルミニウムパッド14aと、パッド14aを除く チップIOaの上側表面上にオプションのパッシベーション層16aを有する、 図1に示されているものと同じ、種板チップとしてのチップloaを示している 。図6において、図2の層18と同じであっても差し支えない接着/遮断層+8 aが設けられており、その好ましい実施例としては500オングストロームのタ ングステンで、通常、パッドloaの上部の表面上にスパッターされる。
図7で、金属性の第1の隆起40は、パッド領域あるいはパッド14a上に堆積 される。隆起40は金、インジウム、錫、はんだ、銅、ニッケルおよびアルミニ ウムなどのいずれの適切な素材であってもよいが、好ましいのは金である。しか しながら、第1の金属性隆起40は、隆起の製造を速めるために、薄い形態で堆 積される。つまり、例えば、第1の金属性隆起40は、図3に示すように、集光 クラスターイオンビームによって隆起を堆積させることにより形成される。第1 の金属性隆起40の厚さの故に、それらをパッド14aの全域で短時間で製造す ることができる。
図8の、次のステップ8は、堆積された第1の金属性隆起40の外部のチップl oaの表面からの、金属性素材18の層の除去である。
さて、図9で、第2の金属性隆起42は、図8に述べられているステップで、液 体金属イオンソースを用いる直接書き込みツールより高速のプロセスで第1の金 属性隆起40に圧着させることができる。例えば、第2の金属性隆起は金、錫、 あるいは鉛などいずれかの適切な金属を用いる通常の非電気めっきプロセスによ って第1の隆起40に圧着させることができる。したがって、図5−9のプロセ スは、図1−4のプロセスと比較して、より高い隆起製造処理能力を有している 。しかしながら、図5−9の非電気めっきプロセスは一定のチップを劣化させて しまう可能性があり、したがって、用いることができない。
図10に、第2の隆起をつくるさらに別の方法が示されている。図1Oに示され ている方法は、図9に示されているステップの代わりに用いることができる。つ まり、数字につけた文字が”b″′であることを除けば、図8の構造と同じチッ プ10bが示されている。しかしながら、図10で、第2の隆起44は通常のは んだ浴プロセスによって、第1の隆起40bに堆積される。つまり、第1の金属 性隆起40は適切な鉛−錫はんだ浴に浸される。低融点金属合金を有するはんだ であればいずれでも適している。例えば、インジウム−ビスマス−錫の合金もは んだ浴としての材料として適するであろう。
いずれにせよ、図9および10に示す最終ステップは、第1の隆起40および4 0bが金などの層でできているので、それぞれ、図9および10の追加筒2の金 属隆起のための台となり、より短時間で圧着できるという点で、隆起製造のプロ セスがより迅速化されるという利点がある。なお、図8−10のステップは、第 1の金属性隆起40と40bが、それぞれ、第2の金属性隆起42および44よ り厚いという事実によって、さらに迅速化される。つまり、必要な厚みを出すた めには、第1の金属性隆起40および40bによりゆっくり圧着される素材はよ り薄く、一方、より迅速に圧着される第2の金属性隆起42と44はより厚めで ある。
したがって、本発明は上に述べた、さらには、それと本質的に関連した課題を実 行し、目的および利点を達成するのに適している。上に、現在の段階で好ましい 実施例を開示の目的で述べたが、素材、構造の詳細、およびプロセスのステップ における多数の修正が可能であることは当業者には明らかであろうし、それらの 修正は以下に示す特許請求の範囲内にある。
国際調査報告 : A JP、A、 5,887,848 (MA?5IJKAWA) May 83 (SEEEMrIRE 1−141 0迦ゞ) □ フロントページの続き (72)発明者 クマー、ナリン アメリカ合衆国 78727 テキサス、オースチン スクライブ ドライブ  12116(72)発明者 ゴルガンタ、ラーマ、アー。
アメリカ合衆国 78728 テキサス、オースチン ロバト アイ、ウォーカ ー ブラヴアド 14572 (72)発明者 ガージ、モウハマド、ケイ。
アメリカ合衆国 78759 テキサス、オースチン アパアトメント 522 .ドレイパレイン 11282

Claims (1)

  1. 【特許請求の範囲】 1.局所化金属クラスターイオン堆積によりパッド領域(12)上へ金属性隆起 (22)を堆積させることよりなる改良された:電気基板(10)のパッド領域 (12)上に電気接続隆起(22)をつくる方法。 2.局所化金属クラスターが液体金属イオンソース(20)からつくりだされる イオンビームによって行われる、特許請求の範囲第1項の方法。 3.金属性隆起(22)がイオンビームの集光スポットに堆積される、特許請求 の範囲第2項の方法。 4.パッド領域(12)とイオンソース(20)との間の間隔が1ミリメーター 以下で、そのことにより、隆起が非集光イオンビームから堆積されることが可能 となる、特許請求の範囲第2項の方法。 5.以下の順序で行われる工程によって改良された、電気基板(10a)のパッ ド領域(12a)上に電気接続隆起(40)をつくる方法: パッド領域(12a)を含む基板(10a)の表面上に金属性素材の層(18a )を堆積させ、 集光クラスターイオンビームによってパッド領域(12a)上に第1の金属性隆 起(40)を堆積させ、そして、堆積された隆起(40)外の基板(10a)の 表面の金属性素材の層(18a)を腐刻により取り除く。 6.第1の金属性隆起(40)が液体金属イオンソース(20)を用いて堆積さ れる、特許請求の範囲第5項の方法。 7.第1の金属性隆起(40)が金、インジウム、鉛、鋸、はんだ、銅、ニッケ ル、およびアルミニウムで構成されるグループから選択される、特許請求の範囲 第5項の方法。 8.基板(10a)表面がパッド領域(12a)を含み、堆積された第1の金属 性隆起(40)がパッド領域(12a)より厚い、特許請求の範囲第5項の方法 。 9.第1の金属性隆起(40)の縦横比が1前後である、特許請求の範囲第5項 の方法。 10.堆積された第1の金属性隆起(40)の厚さが1−20ミクロンの間であ る、特許請求の範囲第5項の方法。 11.第1の金属性隆起(40)のそれぞれの上に第2の金属性隆起(42)を 堆積させるステップを含む、特許請求の範囲第5項の方法。 12.第2の金属性隆起(42)が鉛、錫、ニッケル、および金で構成される、 特許請求の範囲第11項の方法。 13.第2の金属性(42)が非電気めっきで形成される、特許請求の範囲第1 1項の方法。 14.第2の金属性隆起(44)が第1の金属性隆起(40)をはんだ浴に浸す ことによって形成される、特許請求の範囲第11項の方法。
JP4507296A 1991-02-11 1992-02-10 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法 Pending JPH07501419A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US653,609 1991-02-11
US07/653,609 US5156997A (en) 1991-02-11 1991-02-11 Method of making semiconductor bonding bumps using metal cluster ion deposition
PCT/US1992/001148 WO1992014260A1 (en) 1991-02-11 1992-02-10 Method of making semiconductor bonding bumps using metal cluster ion deposition

Publications (1)

Publication Number Publication Date
JPH07501419A true JPH07501419A (ja) 1995-02-09

Family

ID=24621591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4507296A Pending JPH07501419A (ja) 1991-02-11 1992-02-10 金属クラスターイオン堆積を利用して半導体ボンディング隆起を製造する方法

Country Status (3)

Country Link
US (2) US5156997A (ja)
JP (1) JPH07501419A (ja)
WO (1) WO1992014260A1 (ja)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5382315A (en) * 1991-02-11 1995-01-17 Microelectronics And Computer Technology Corporation Method of forming etch mask using particle beam deposition
JP2762792B2 (ja) * 1991-08-30 1998-06-04 日本電気株式会社 光半導体装置
US5399238A (en) * 1991-11-07 1995-03-21 Microelectronics And Computer Technology Corporation Method of making field emission tips using physical vapor deposition of random nuclei as etch mask
EP0551117A2 (en) * 1992-01-08 1993-07-14 Mitsubishi Denki Kabushiki Kaisha Large scale integrated circuit device and thin film forming method and apparatus for the same
JP3457348B2 (ja) * 1993-01-15 2003-10-14 株式会社東芝 半導体装置の製造方法
US5320272A (en) * 1993-04-02 1994-06-14 Motorola, Inc. Tin-bismuth solder connection having improved high temperature properties, and process for forming same
US5316205A (en) * 1993-04-05 1994-05-31 Motorola, Inc. Method for forming gold bump connection using tin-bismuth solder
DE4400532C1 (de) * 1994-01-11 1995-03-23 Siemens Ag Verfahren zum Herstellen von Flüssigkontakten in Kontaktlöchern
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5463242A (en) * 1994-05-03 1995-10-31 General Electric Company Thin film circuits with high density connector
US5393697A (en) * 1994-05-06 1995-02-28 Industrial Technology Research Institute Composite bump structure and methods of fabrication
GB9415108D0 (en) * 1994-07-27 1994-09-14 Smiths Industries Plc Electronic assemblies and methods of treatment
US5539153A (en) 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US5796111A (en) * 1995-10-30 1998-08-18 Phrasor Scientific, Inc. Apparatus for cleaning contaminated surfaces using energetic cluster beams
US6232563B1 (en) * 1995-11-25 2001-05-15 Lg Electronics Inc. Bump electrode and method for fabricating the same
US5668058A (en) * 1995-12-28 1997-09-16 Nec Corporation Method of producing a flip chip
FI960502A7 (fi) * 1996-02-02 1997-08-03 Picopak Oy Nystyrakenne ja menetelmä nystyjen muodostamiseksi
EP0821407A3 (en) * 1996-02-23 1998-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor devices having protruding contacts and method for making the same
DE19618447A1 (de) * 1996-05-08 1997-11-20 Studiengesellschaft Kohle Mbh Lithographisches Verfahren zur Erzeugung von Nanostrukturen auf Oberflächen
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5808853A (en) * 1996-10-31 1998-09-15 International Business Machines Corporation Capacitor with multi-level interconnection technology
US6336262B1 (en) 1996-10-31 2002-01-08 International Business Machines Corporation Process of forming a capacitor with multi-level interconnection technology
DE69730629T2 (de) * 1996-12-26 2005-02-03 Matsushita Electric Industrial Co., Ltd., Kadoma Leiterplatte und Elektronikkomponente
JP3420917B2 (ja) * 1997-09-08 2003-06-30 富士通株式会社 半導体装置
US6083773A (en) * 1997-09-16 2000-07-04 Micron Technology, Inc. Methods of forming flip chip bumps and related flip chip bump constructions
US6074895A (en) * 1997-09-23 2000-06-13 International Business Machines Corporation Method of forming a flip chip assembly
US6509645B2 (en) * 1998-07-09 2003-01-21 Nippon Steel Corporation Spherical semiconductor device and method for fabricating the same
US6780806B1 (en) 1998-12-30 2004-08-24 The Regents Of The University Of Michigan Lithium-based zeolites containing silver and copper and use thereof for selective absorption
US6342443B1 (en) * 1999-07-02 2002-01-29 Advanced Semiconductor Engineering, Inc. Method and structure for forming flip chip with collapse-controlled solder bumps on a substrate
US6455334B1 (en) * 1999-09-30 2002-09-24 Advanced Micro Devices, Inc. Probe grid for integrated circuit analysis
JP2001313305A (ja) * 2000-02-25 2001-11-09 Murata Mfg Co Ltd 電子部品素子、電子部品装置および通信機装置
US6806578B2 (en) * 2000-03-16 2004-10-19 International Business Machines Corporation Copper pad structure
US6431432B1 (en) * 2000-06-15 2002-08-13 Lsi Logic Corporation Method for attaching solderballs by selectively oxidizing traces
US6426281B1 (en) * 2001-01-16 2002-07-30 Taiwan Semiconductor Manufacturing Company Method to form bump in bumping technology
JP2003201574A (ja) * 2001-10-25 2003-07-18 Seiko Epson Corp 無電解メッキ装置、バンプ付き半導体ウエハ及びバンプ付き半導体チップ並びにこれらの製造方法、半導体装置、回路基板並びに電子機器
TW586208B (en) * 2002-02-26 2004-05-01 Advanced Semiconductor Eng Wafer-level packaging structure
US20050161812A1 (en) * 2002-02-26 2005-07-28 Ho-Ming Tong Wafer-level package structure
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
US20040124538A1 (en) * 2002-12-31 2004-07-01 Rafael Reif Multi-layer integrated semiconductor structure
US7067909B2 (en) * 2002-12-31 2006-06-27 Massachusetts Institute Of Technology Multi-layer integrated semiconductor structure having an electrical shielding portion
US7064055B2 (en) * 2002-12-31 2006-06-20 Massachusetts Institute Of Technology Method of forming a multi-layer semiconductor structure having a seamless bonding interface
TW591780B (en) * 2003-03-21 2004-06-11 Univ Nat Central Flip chip Au bump structure and method of manufacturing the same
JP3661695B2 (ja) * 2003-07-11 2005-06-15 株式会社デンソー 半導体装置
WO2005028360A1 (en) * 2003-09-24 2005-03-31 Nanocluster Devices Limited Etch masks based on template-assembled nanoclusters
JP2005191541A (ja) * 2003-12-05 2005-07-14 Seiko Epson Corp 半導体装置、半導体チップ、半導体装置の製造方法及び電子機器
CN100531514C (zh) * 2004-07-12 2009-08-19 鸿富锦精密工业(深圳)有限公司 防止短路的印刷电路板结构
WO2006052958A2 (en) * 2004-11-08 2006-05-18 Epion Corporation Copper interconnect wiring and method of forming thereof
US20070184656A1 (en) * 2004-11-08 2007-08-09 Tel Epion Inc. GCIB Cluster Tool Apparatus and Method of Operation
US7799683B2 (en) * 2004-11-08 2010-09-21 Tel Epion, Inc. Copper interconnect wiring and method and apparatus for forming thereof
US20090121156A1 (en) * 2005-02-15 2009-05-14 Mahoney John F Apparatus and Method for Surface Preparation Using Energetic and Reactive Cluster Beams
WO2007023747A1 (ja) * 2005-08-23 2007-03-01 Rohm Co., Ltd. 半導体チップおよびその製造方法ならびに半導体装置
US20070216026A1 (en) * 2006-03-20 2007-09-20 Adams Zhu Aluminum bump bonding for fine aluminum wire
US10418350B2 (en) 2014-08-11 2019-09-17 Massachusetts Institute Of Technology Semiconductor structures for assembly in multi-layer semiconductor devices including at least one semiconductor structure
WO2016118209A2 (en) 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10396269B2 (en) 2015-11-05 2019-08-27 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
CN116338262B (zh) * 2023-03-30 2023-12-12 胜科纳米(苏州)股份有限公司 一种测试盘及芯片失效分析测试的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1483966A (en) * 1974-10-23 1977-08-24 Sharp Kk Vapourized-metal cluster ion source and ionized-cluster beam deposition
US3986255A (en) * 1974-11-29 1976-10-19 Itek Corporation Process for electrically interconnecting chips with substrates employing gold alloy bumps and magnetic materials therein
US4082636A (en) * 1975-01-13 1978-04-04 Sharp Kabushiki Kaisha Ion plating method
US4091138A (en) * 1975-02-12 1978-05-23 Sumitomo Bakelite Company Limited Insulating film, sheet, or plate material with metallic coating and method for manufacturing same
US4042954A (en) * 1975-05-19 1977-08-16 National Semiconductor Corporation Method for forming gang bonding bumps on integrated circuit semiconductor devices
US4005472A (en) * 1975-05-19 1977-01-25 National Semiconductor Corporation Method for gold plating of metallic layers on semiconductive devices
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
US4139434A (en) * 1978-01-30 1979-02-13 General Dynamics Corporation Method of making circuitry with bump contacts
US4141782A (en) * 1978-01-30 1979-02-27 General Dynamics Corporation Bump circuits on tape utilizing chemical milling
USRE33193E (en) * 1981-09-30 1990-04-03 Hitachi, Ltd. Ion beam processing apparatus and method of correcting mask defects
JPS5887848A (ja) * 1981-11-19 1983-05-25 Mitsubishi Electric Corp 半導体装置
JPS59168652A (ja) * 1983-03-16 1984-09-22 Hitachi Ltd 素子修正方法及びその装置
US4556798A (en) * 1983-07-12 1985-12-03 Hughes Aircraft Company Focused ion beam column
DE3343362A1 (de) * 1983-11-30 1985-06-05 Siemens AG, 1000 Berlin und 8000 München Verfahren zur galvanischen herstellung metallischer, hoeckerartiger anschlusskontakte
US4639301B2 (en) * 1985-04-24 1999-05-04 Micrion Corp Focused ion beam processing
US4786545A (en) * 1986-02-28 1988-11-22 Seiko Epson Corporation Circuit substrate and method for forming bumps on the circuit substrate
JPH0763064B2 (ja) * 1986-03-31 1995-07-05 株式会社日立製作所 Ic素子における配線接続方法
US4750666A (en) * 1986-04-17 1988-06-14 General Electric Company Method of fabricating gold bumps on IC's and power chips
US4714517A (en) * 1986-05-08 1987-12-22 National Semiconductor Corporation Copper cleaning and passivating for tape automated bonding
JPS62281349A (ja) * 1986-05-29 1987-12-07 Seiko Instr & Electronics Ltd 金属パタ−ン膜の形成方法及びその装置
JPS6376332A (ja) * 1986-09-18 1988-04-06 Fujitsu Ltd 半導体装置の製造方法
US4875617A (en) * 1987-01-20 1989-10-24 Citowsky Elya L Gold-tin eutectic lead bonding method and structure
US5098737A (en) * 1988-04-18 1992-03-24 Board Of Regents The University Of Texas System Amorphic diamond material produced by laser plasma deposition
US4880708A (en) * 1988-07-05 1989-11-14 Motorola, Inc. Metallization scheme providing adhesion and barrier properties
US5196102A (en) * 1991-08-08 1993-03-23 Microelectronics And Computer Technology Corporation Method and apparatus for applying a compound of a metal and a gas onto a surface

Also Published As

Publication number Publication date
US5156997A (en) 1992-10-20
WO1992014260A1 (en) 1992-08-20
US5290732A (en) 1994-03-01

Similar Documents

Publication Publication Date Title
US5156997A (en) Method of making semiconductor bonding bumps using metal cluster ion deposition
TWI223427B (en) Interconnections to copper ICS
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US7098126B2 (en) Formation of electroplate solder on an organic circuit board for flip chip joints and board to board solder joints
US5208186A (en) Process for reflow bonding of bumps in IC devices
US5914274A (en) Substrate on which bumps are formed and method of forming the same
US7863741B2 (en) Semiconductor chip and manufacturing method thereof
US6033931A (en) Semiconductor device including stacked chips having metal patterned on circuit surface and one edge side of chip
JP2001308129A (ja) 鉛フリーバンプの形成方法
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
GB2252452A (en) Hybrid antenna structures
JPH0621140A (ja) 銅と半導体の化合物を含むメタラジを有する電子デバイス
TW488052B (en) Manufacture process of bumps of double layers or more
US5331172A (en) Ionized metal cluster beam systems and methods
JP2005094013A (ja) I/cチップ上にボンディング・パッドを形成する方法および得られる構造
CN1169413C (zh) 在有机电路板上进行电镀焊锡的方法
JPS59154041A (ja) 半導体装置の電極形成方法
JP3407839B2 (ja) 半導体装置のはんだバンプ形成方法
US7169627B2 (en) Method for inspecting a connecting surface of a flip chip
JPH02239627A (ja) 半導体チップの電極形成方法
EP1322146A1 (en) Method of electroplating solder bumps on an organic circuit board
TW418470B (en) Method for forming solder bumps on flip chips and devices formed
EP0581152B1 (de) Verfahren zur Herstellung eines Multichipmoduls mittels Kontakhöcker
JPH09330932A (ja) バンプ形成体およびバンプ形成方法