JPH0750563A - 自動トリガ回路 - Google Patents
自動トリガ回路Info
- Publication number
- JPH0750563A JPH0750563A JP6089157A JP8915794A JPH0750563A JP H0750563 A JPH0750563 A JP H0750563A JP 6089157 A JP6089157 A JP 6089157A JP 8915794 A JP8915794 A JP 8915794A JP H0750563 A JPH0750563 A JP H0750563A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- circuit
- floating gate
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/20—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage
- H02H3/207—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess voltage also responsive to under-voltage
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
- G01R19/1659—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 to indicate that the value is within or outside a predetermined range of values (window)
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/006—Calibration or setting of parameters
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Electronic Switches (AREA)
- Apparatus Associated With Microorganisms And Enzymes (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ＩＣカードに分野で特に使用されるリセット
回路に関するもので、閾値電圧が安定しており、且つ、
電子部品の寿命の始まりで、特に、電子部品のテスト中
に、調整可能なトリガ回路を提供する。 【構成】 自動トリガ回路を構成するために、電流ミラ
ーを構成する。検出用のフローティングゲートトランジ
スタＣ１、Ｃ２を有するセルが、電流ミラー回路の電流
路に、カスケード接続されて配置される。これらトラン
ジスタのフローティングゲートは、回路が蓄積電荷の差
の値の関数として動作するように、異なって充電され
る。従って、動作は、集積回路の製造方法に対して独立
しており、更に、温度または電源電圧に対して独立して
いる。
回路に関するもので、閾値電圧が安定しており、且つ、
電子部品の寿命の始まりで、特に、電子部品のテスト中
に、調整可能なトリガ回路を提供する。 【構成】 自動トリガ回路を構成するために、電流ミラ
ーを構成する。検出用のフローティングゲートトランジ
スタＣ１、Ｃ２を有するセルが、電流ミラー回路の電流
路に、カスケード接続されて配置される。これらトラン
ジスタのフローティングゲートは、回路が蓄積電荷の差
の値の関数として動作するように、異なって充電され
る。従って、動作は、集積回路の製造方法に対して独立
しており、更に、温度または電源電圧に対して独立して
いる。
Description
【０００１】
【産業上の利用分野】本発明は、自動トリガ回路に関す
るものであり、特に、電子回路に使用されるリセット回
路に関するものである。更に詳述するならば、本発明
は、チップカードとも称されるＩＣカードに分野で特に
使用されるリセット回路に関するものである。しかし、
本発明は、電源に関する基準が電子回路の改良のために
変更される可能性のあるどのような分野にも適用できる
ものである。
るものであり、特に、電子回路に使用されるリセット回
路に関するものである。更に詳述するならば、本発明
は、チップカードとも称されるＩＣカードに分野で特に
使用されるリセット回路に関するものである。しかし、
本発明は、電源に関する基準が電子回路の改良のために
変更される可能性のあるどのような分野にも適用できる
ものである。
【０００２】
【従来の技術】現在使用されている集積回路のほとんど
は、５Ｖ±10％の範囲の電源電圧で動作する。このこと
はＩＣカードにも当てはまる。しかし、どの分野でも、
例えば約３Ｖまたはそれ以下の電圧に電源電圧を下げる
市場の傾向がある。このために、携帯式のマイクロコン
ピータにおいて使用されている全回路が、約 3.3Ｖで動
作できねばならないことが要求されるている。ＩＣカー
ドの分野では、回路は、５Ｖ及び３Ｖまたそれより低い
電圧で動作できなければならない。これは、ＩＣカード
が、５Ｖ電源で動作する装置でも３Ｖ電源で動作する装
置でも使用できなければならないためである。
は、５Ｖ±10％の範囲の電源電圧で動作する。このこと
はＩＣカードにも当てはまる。しかし、どの分野でも、
例えば約３Ｖまたはそれ以下の電圧に電源電圧を下げる
市場の傾向がある。このために、携帯式のマイクロコン
ピータにおいて使用されている全回路が、約 3.3Ｖで動
作できねばならないことが要求されるている。ＩＣカー
ドの分野では、回路は、５Ｖ及び３Ｖまたそれより低い
電圧で動作できなければならない。これは、ＩＣカード
が、５Ｖ電源で動作する装置でも３Ｖ電源で動作する装
置でも使用できなければならないためである。
【０００３】全ての電子回路、特にＩＣカードにおいて
使用されている回路において、安全に係わる要因を考慮
する必要がある。実際、ＩＣカードは、特定の電源電圧
範囲内だけでなく、その特定の電源電圧範囲外において
も正確に動作して、不正使用者が例えばその特定の電源
電圧範囲外で誤動作させてＩＣカードの秘密事項を見つ
け出しおよび／または例えば金銭単位を追加してＩＣカ
ードの記憶内容を変更することを防止できねばならな
い。このような試みに対する保護のために、殆どの集積
回路には、或る電圧範囲外でのＩＣカードの動作を禁止
するトリガ回路が設けられている。
使用されている回路において、安全に係わる要因を考慮
する必要がある。実際、ＩＣカードは、特定の電源電圧
範囲内だけでなく、その特定の電源電圧範囲外において
も正確に動作して、不正使用者が例えばその特定の電源
電圧範囲外で誤動作させてＩＣカードの秘密事項を見つ
け出しおよび／または例えば金銭単位を追加してＩＣカ
ードの記憶内容を変更することを防止できねばならな
い。このような試みに対する保護のために、殆どの集積
回路には、或る電圧範囲外でのＩＣカードの動作を禁止
するトリガ回路が設けられている。
【０００４】例えば、５Ｖで動作する回路の場合、下限
トリガ電圧は、 3.5Ｖの範囲に設定されて、上限トリガ
電圧は、 6.5Ｖの範囲に設定されている。これらのマー
ジンは、±10％の範囲を越える値に相当しており、つぎ
の理由による。・これらトリガ閾値は、集積回路の製造
パラメータに関係しており、製造バッチごと変わる。・
これらトリガ閾値は、温度に大きく依存しているので、
５Ｖ±10％での動作仕様を満足するようにするには、実
質的なマージンをもうけねばならない。
トリガ電圧は、 3.5Ｖの範囲に設定されて、上限トリガ
電圧は、 6.5Ｖの範囲に設定されている。これらのマー
ジンは、±10％の範囲を越える値に相当しており、つぎ
の理由による。・これらトリガ閾値は、集積回路の製造
パラメータに関係しており、製造バッチごと変わる。・
これらトリガ閾値は、温度に大きく依存しているので、
５Ｖ±10％での動作仕様を満足するようにするには、実
質的なマージンをもうけねばならない。
【０００５】電圧を低くしなければならない場合、更に
深刻な問題が生じる。例えば、電子回路を 2.5Ｖから６
Ｖの間で良好に動作させるには、トリガ閾値を約２Ｖと
約７Ｖとに選択する必要が生じるであろう。しかし、温
度、および製造パラメータの変化で、これら閾値自体
が、 1.5Ｖから 2.5Ｖの間で、そして、６Ｖから８Ｖの
間で、変化する可能性がある。
深刻な問題が生じる。例えば、電子回路を 2.5Ｖから６
Ｖの間で良好に動作させるには、トリガ閾値を約２Ｖと
約７Ｖとに選択する必要が生じるであろう。しかし、温
度、および製造パラメータの変化で、これら閾値自体
が、 1.5Ｖから 2.5Ｖの間で、そして、６Ｖから８Ｖの
間で、変化する可能性がある。
【０００６】高い電圧については、問題はさぼと重要で
はない。その理由は、一般に、集積回路またはＩＣカー
ドは、６Ｖでも８でも良好に動作する。しかし、低い電
圧の場合、回路は 1.5Ｖで良好に動作せず、或る部品を
使用して低電圧での機能不良を利用して不正行為をする
ことが可能である。この問題のために、３Ｖ未満の電源
電圧の場合に信頼性を確保し且つ不正に対する保護を保
証するＩＣカードのための集積回路を構成することが非
常に困難である。
はない。その理由は、一般に、集積回路またはＩＣカー
ドは、６Ｖでも８でも良好に動作する。しかし、低い電
圧の場合、回路は 1.5Ｖで良好に動作せず、或る部品を
使用して低電圧での機能不良を利用して不正行為をする
ことが可能である。この問題のために、３Ｖ未満の電源
電圧の場合に信頼性を確保し且つ不正に対する保護を保
証するＩＣカードのための集積回路を構成することが非
常に困難である。
【０００７】
【発明が解決しようとする課題】そこで、本発明の目的
は、閾値電圧が安定しており、且つ、電子部品の寿命の
始まりで、特に、電子部品のテスト中に、調整可能なト
リガ回路を提供せんとするものである。これにより、製
造バッチのパラメータ、温度、電源電圧に対してトリガ
電圧が依存する問題を解消できるようにせんとするもの
である。更に、トリガ電圧を調整自在できるようにせん
とするものである。
は、閾値電圧が安定しており、且つ、電子部品の寿命の
始まりで、特に、電子部品のテスト中に、調整可能なト
リガ回路を提供せんとするものである。これにより、製
造バッチのパラメータ、温度、電源電圧に対してトリガ
電圧が依存する問題を解消できるようにせんとするもの
である。更に、トリガ電圧を調整自在できるようにせん
とするものである。
【０００８】
【課題を解決するための手段】本発明によるならば、差
動増幅器を使用して、その差動増幅器の入力の少なくと
も１つを、ＥＥＰＲＯＭ型の電気的に消去可能でプログ
ラム可能なフローティングゲートトランジスタを有する
セルに、接続することを提案する。この着想は、回路の
閾値を決定するために使用される基準電圧に対応する電
荷を、このような形式のＥＥＰＲＯＭセルのトランジス
タのフローティングゲートに蓄積することに基づく。
動増幅器を使用して、その差動増幅器の入力の少なくと
も１つを、ＥＥＰＲＯＭ型の電気的に消去可能でプログ
ラム可能なフローティングゲートトランジスタを有する
セルに、接続することを提案する。この着想は、回路の
閾値を決定するために使用される基準電圧に対応する電
荷を、このような形式のＥＥＰＲＯＭセルのトランジス
タのフローティングゲートに蓄積することに基づく。
【０００９】従って、この閾値電圧は、０Ｖから５Ｖの
間において、高い精度で簡単に設定することができる。
それ故、製造時の回路のテスト中に、トリガ閾値を調節
することができるので、製造方法のパラメータに対する
依存性を完全に解消することができる。製造バッチの変
動ならびに温度及び電源電圧の変動に対する閾値の独立
性が、差動増幅器により得ることができる。同一形式の
別のセルをその差動増幅器の他方の入力に設けられる。
この場合、トリガ閾値間の差が、監視されるべき電圧と
比較される。
間において、高い精度で簡単に設定することができる。
それ故、製造時の回路のテスト中に、トリガ閾値を調節
することができるので、製造方法のパラメータに対する
依存性を完全に解消することができる。製造バッチの変
動ならびに温度及び電源電圧の変動に対する閾値の独立
性が、差動増幅器により得ることができる。同一形式の
別のセルをその差動増幅器の他方の入力に設けられる。
この場合、トリガ閾値間の差が、監視されるべき電圧と
比較される。
【００１０】すなわち、本発明によるならば、基準電圧
の第２のレベルに対して監視すべき基準電圧の第１のレ
ベルを受けて、監視すべき電圧差が閾値と交叉すると出
力信号を変化させる電圧比較器を具備する、特にリセッ
ト動作の自動トリガのための自動トリガ回路であって、
直流電源と接地との間に接続されて、２つの電流路を有
する電流ミラーを有し、各電流路には電流調整用トラン
ジスタが設けられ、それらトランジスタはミラー回路の
形に接続されており、更に、上記電流ミラーの上記電流
路の各々において、上記電流調整用トランジスタの下流
側に検出トランジスタが設けられており、それら検出ト
ランジスタの少なくとも一方がフローティングゲートト
ランジスタであり、それら検出トランジスタの下流側で
上記２つの電流路は接地トランジスタに共通に接続され
ていることを特徴する自動トリガ回路が提供される。
の第２のレベルに対して監視すべき基準電圧の第１のレ
ベルを受けて、監視すべき電圧差が閾値と交叉すると出
力信号を変化させる電圧比較器を具備する、特にリセッ
ト動作の自動トリガのための自動トリガ回路であって、
直流電源と接地との間に接続されて、２つの電流路を有
する電流ミラーを有し、各電流路には電流調整用トラン
ジスタが設けられ、それらトランジスタはミラー回路の
形に接続されており、更に、上記電流ミラーの上記電流
路の各々において、上記電流調整用トランジスタの下流
側に検出トランジスタが設けられており、それら検出ト
ランジスタの少なくとも一方がフローティングゲートト
ランジスタであり、それら検出トランジスタの下流側で
上記２つの電流路は接地トランジスタに共通に接続され
ていることを特徴する自動トリガ回路が提供される。
【００１１】
【実施例】図１は、本発明によるトリガ回路の実施例の
回路図である。図示の回路は、差動増幅器／比較器を具
備しており、その差動増幅器／比較器は、２つの電流路
（アーム）を有する電流ミラーの形をとっている。電流
ミラーは、各電流路にトランジスタＴ３及びＴ４をそれ
ぞれ有している。これらトランジスタＴ３及びＴ４は、
例えばＰ型トランジスタであり、そのソースが電源電圧
Ｖccに接続され、ドレインがその下流において接地に接
続されている。これらトランジスタＴ３及びＴ４は、各
電流路の電流を調節するトランジスタである。これらト
ランジスタは、ミラー回路の形に接続されている。実際
には、トランジスタＴ３のゲートが、トランジスタＴ３
のドレインとトランジスタＴ４のゲートに接続されてい
る。
回路図である。図示の回路は、差動増幅器／比較器を具
備しており、その差動増幅器／比較器は、２つの電流路
（アーム）を有する電流ミラーの形をとっている。電流
ミラーは、各電流路にトランジスタＴ３及びＴ４をそれ
ぞれ有している。これらトランジスタＴ３及びＴ４は、
例えばＰ型トランジスタであり、そのソースが電源電圧
Ｖccに接続され、ドレインがその下流において接地に接
続されている。これらトランジスタＴ３及びＴ４は、各
電流路の電流を調節するトランジスタである。これらト
ランジスタは、ミラー回路の形に接続されている。実際
には、トランジスタＴ３のゲートが、トランジスタＴ３
のドレインとトランジスタＴ４のゲートに接続されてい
る。
【００１２】それら電流調節トランジスタＴ３及びＴ４
の下流側において、各電流路に検出トランジスタＣ１及
びＣ２がそれぞれ接続されている。これら検出トランジ
スタの少なくとも一方、すなわち、トランジスタＣ１
は、フローティングゲートトランジスタである。トラン
ジスタＣ１及びＣ２は、Ｎ型トランジスタである。これ
らトランジスタＣ１及びＣ２のドレインは、ノードＡ及
びＢにおいてトランジスタＴ３およびＴ４のドレインに
それぞれ接続されており、トランジスタＣ１及びＣ２の
ソースは、ノードＣにおいて、Ｎ型接地トランジスタＴ
１に共通接続されている。検出トランジスタＣ１のゲー
トは、監視すべき電圧、例えば、電源電圧Ｖccに接続さ
れている。トランジスタＣ２のゲートは、基準電圧、例
えば、接地に接続されている。かくして、監視される電
圧は、これら２つの基準電圧の電圧差である。
の下流側において、各電流路に検出トランジスタＣ１及
びＣ２がそれぞれ接続されている。これら検出トランジ
スタの少なくとも一方、すなわち、トランジスタＣ１
は、フローティングゲートトランジスタである。トラン
ジスタＣ１及びＣ２は、Ｎ型トランジスタである。これ
らトランジスタＣ１及びＣ２のドレインは、ノードＡ及
びＢにおいてトランジスタＴ３およびＴ４のドレインに
それぞれ接続されており、トランジスタＣ１及びＣ２の
ソースは、ノードＣにおいて、Ｎ型接地トランジスタＴ
１に共通接続されている。検出トランジスタＣ１のゲー
トは、監視すべき電圧、例えば、電源電圧Ｖccに接続さ
れている。トランジスタＣ２のゲートは、基準電圧、例
えば、接地に接続されている。かくして、監視される電
圧は、これら２つの基準電圧の電圧差である。
【００１３】トランジスタＣ１およびＣ２は、ＥＥＰＲ
ＯＭ型の電気的に消去可能でプログラム可能なトランジ
スタである。これらは、異なる導通閾値を有している。
トランジスタＣ１の導通閾値は、例えば電圧〔Ｖs−Ｖ
t〕に等しい。トランジスタＣ２の導通閾値は、−Ｖt
に等しい。このように構成された検出器は、監視すべき
電圧差（この場合、接地に対するＶcc）が、２つのトラ
ンジスタＣ１及びＣ２の検出閾値の間の差（Ｖsを意味
する）に等しい基準電圧レベルを横切ると（基準電圧レ
ベルより高いレベルから低いレベルなることおよび基準
電圧レベルより低いレベルから高いレベルなること）、
状態か変化する。ここで、Ｖt は、エンハンスメント型
の普通のトランジスタの導通閾値であり、このＶt の値
は、製造技術に関係するが、 0.5Ｖから１Ｖに等しい。
ＯＭ型の電気的に消去可能でプログラム可能なトランジ
スタである。これらは、異なる導通閾値を有している。
トランジスタＣ１の導通閾値は、例えば電圧〔Ｖs−Ｖ
t〕に等しい。トランジスタＣ２の導通閾値は、−Ｖt
に等しい。このように構成された検出器は、監視すべき
電圧差（この場合、接地に対するＶcc）が、２つのトラ
ンジスタＣ１及びＣ２の検出閾値の間の差（Ｖsを意味
する）に等しい基準電圧レベルを横切ると（基準電圧レ
ベルより高いレベルから低いレベルなることおよび基準
電圧レベルより低いレベルから高いレベルなること）、
状態か変化する。ここで、Ｖt は、エンハンスメント型
の普通のトランジスタの導通閾値であり、このＶt の値
は、製造技術に関係するが、 0.5Ｖから１Ｖに等しい。
【００１４】トランジスタＴ４のドレインは、更に、Ｐ
型トランジスタＴ５のゲートに接続されている。そのト
ランジスタＴ５は更に、Ｖccと接地との間において、Ｎ
型トランジスタＴ２とカスケード接続されている。Ｎ型
トランジスタＴ１及びＴ２のゲートは、ＶＩＲＥＦと称
する電位を受ける。このＶＩＲＥＦは、実際には、約１
Ｖに等しい。この電位ＶＩＲＥＦは、回路の動作に対し
て大きな影響を与えず、そして、回路の消費電力を制限
するために回路内を流れる基準電流を低くセットするこ
とを可能にしている。トランジスタＴ５とＴ２との間の
中点すなわちノードＤから、出力信号Ｓが取り出され
る。この出力信号Ｓは、監視すべき電圧が閾値Ｖs を横
切るとき、切り換わるすなわち反転する。
型トランジスタＴ５のゲートに接続されている。そのト
ランジスタＴ５は更に、Ｖccと接地との間において、Ｎ
型トランジスタＴ２とカスケード接続されている。Ｎ型
トランジスタＴ１及びＴ２のゲートは、ＶＩＲＥＦと称
する電位を受ける。このＶＩＲＥＦは、実際には、約１
Ｖに等しい。この電位ＶＩＲＥＦは、回路の動作に対し
て大きな影響を与えず、そして、回路の消費電力を制限
するために回路内を流れる基準電流を低くセットするこ
とを可能にしている。トランジスタＴ５とＴ２との間の
中点すなわちノードＤから、出力信号Ｓが取り出され
る。この出力信号Ｓは、監視すべき電圧が閾値Ｖs を横
切るとき、切り換わるすなわち反転する。
【００１５】図示の回路は、検出モードで以下のように
動作する。監視すべき電圧、本例の場合、ミラーＴ３、
Ｔ４に供給される電圧ＶccがＶsより低い間は、トラン
ジスタＴ３及びＴ４はオフ状態にある。実際には（図２
（ａ）から（ｅ）に示すように）、電圧Ｖccは、零ボル
トに近い値から上昇し始めたとき、トランジスタＣ２
は、その導通範囲でオンである。実際、トランジスタＣ
２は、負の導通閾値−Ｖt を有している。Ｐ型トランジ
スタＴ３及びＰ４は、Ｖccが上昇し始めるとき、Ｖt だ
け程度の導通閾値より以前として低いので、オフ状態で
ある。この状態では、トランジスタＣ２はノードＢを零
に引き下げる。零ボルトにあるノードＢの電位のため
に、ＶccがＶt により高くなり次第、トランジスタＴ５
は導通する。この結果、ノードＤでの信号Ｓは、Ｖccの
変化に追従する（図２（ｅ））。
動作する。監視すべき電圧、本例の場合、ミラーＴ３、
Ｔ４に供給される電圧ＶccがＶsより低い間は、トラン
ジスタＴ３及びＴ４はオフ状態にある。実際には（図２
（ａ）から（ｅ）に示すように）、電圧Ｖccは、零ボル
トに近い値から上昇し始めたとき、トランジスタＣ２
は、その導通範囲でオンである。実際、トランジスタＣ
２は、負の導通閾値−Ｖt を有している。Ｐ型トランジ
スタＴ３及びＰ４は、Ｖccが上昇し始めるとき、Ｖt だ
け程度の導通閾値より以前として低いので、オフ状態で
ある。この状態では、トランジスタＣ２はノードＢを零
に引き下げる。零ボルトにあるノードＢの電位のため
に、ＶccがＶt により高くなり次第、トランジスタＴ５
は導通する。この結果、ノードＤでの信号Ｓは、Ｖccの
変化に追従する（図２（ｅ））。
【００１６】Ｖt より高くなった電圧Ｖccが〔Ｖs−Ｖ
t〕より低い状態にある間は、トランジスタＴ１の全電
流は、ノードＢの電位を放電して、トランジスタＣ２を
流れる。トランジスタＴ３及びＴ４はオフ状態のままで
ある。トランジスタＴ４がオフであるので、ノードＢの
電位は、ほぼ０ボルトである。このような状態では、ト
ランジスタＴ５が導通状態であり、トランジスタＴ１及
びＴ２を流れる電流が非常に低い（約１μＡ）（トラン
ジスタＴ１及びＴ２が導通範囲にある）ので、ノードＤ
での出力信号Ｓは、Ｖccに等しい。
t〕より低い状態にある間は、トランジスタＴ１の全電
流は、ノードＢの電位を放電して、トランジスタＣ２を
流れる。トランジスタＴ３及びＴ４はオフ状態のままで
ある。トランジスタＴ４がオフであるので、ノードＢの
電位は、ほぼ０ボルトである。このような状態では、ト
ランジスタＴ５が導通状態であり、トランジスタＴ１及
びＴ２を流れる電流が非常に低い（約１μＡ）（トラン
ジスタＴ１及びＴ２が導通範囲にある）ので、ノードＤ
での出力信号Ｓは、Ｖccに等しい。
【００１７】高い電圧Ｖccが〔Ｖs−Ｖt〕より高くなる
と、ノードＣの電圧が上昇する。実際、電流ミラーにお
いて、トランジスタＴ３は、電流を流す。始めトランジ
スタＣ１はオフであったので、トランジスタＴ３は電流
を流すことができなかった。すなわち、オフであった。
従って、トランジスタＴ４はトランジスタＴ３の動作を
コピーするので、トランジスタＴ４もオフであった。か
かる条件において、ノードＣの電圧は零であった（図２
（ｄ））。
と、ノードＣの電圧が上昇する。実際、電流ミラーにお
いて、トランジスタＴ３は、電流を流す。始めトランジ
スタＣ１はオフであったので、トランジスタＴ３は電流
を流すことができなかった。すなわち、オフであった。
従って、トランジスタＴ４はトランジスタＴ３の動作を
コピーするので、トランジスタＴ４もオフであった。か
かる条件において、ノードＣの電圧は零であった（図２
（ｄ））。
【００１８】トランジスタＣ１の制御ゲートに印加され
る電圧Ｖccは電圧〔Ｖs−Ｖt〕に上昇するので、トラン
ジスタＣ１は導通する。印加される電圧が、〔Ｖs−Ｖ
t〕に等しい閾値より高くなるやいなや導通する。そし
て、トランジスタＣ１が導通すると即座に、トランジス
タＴ３及びＴ４は導通する。しかし、この正確な時点で
トランジスタＴ３により生じる電流は、低い。その理由
の第１は、その電流が（導通範囲にある）トランジスタ
Ｔ１により制限されるためであり、理由の第２は、トラ
ンジスタＴ１を流れる電流が、トランジスタＣ１を流れ
る電流とトランジスタＣ２を流れる電流とにより構成さ
れているためである。
る電圧Ｖccは電圧〔Ｖs−Ｖt〕に上昇するので、トラン
ジスタＣ１は導通する。印加される電圧が、〔Ｖs−Ｖ
t〕に等しい閾値より高くなるやいなや導通する。そし
て、トランジスタＣ１が導通すると即座に、トランジス
タＴ３及びＴ４は導通する。しかし、この正確な時点で
トランジスタＴ３により生じる電流は、低い。その理由
の第１は、その電流が（導通範囲にある）トランジスタ
Ｔ１により制限されるためであり、理由の第２は、トラ
ンジスタＴ１を流れる電流が、トランジスタＣ１を流れ
る電流とトランジスタＣ２を流れる電流とにより構成さ
れているためである。
【００１９】トランジスタＣ１が導通状態になる場合に
この過程の始めに、トランジスタＣ１の電圧〔Ｖgs−Ｖ
t 〕（なお、Ｖgsはゲート・ソース間電圧）は、トラン
ジスタＣ２の電圧〔Ｖgs−Ｖt 〕より小さい。これは、
トランジスタＣ２の方がトランジスタＣ１より強く導通
状態にあることを意味している。Ｖccが更に上昇し続け
ると、この状態が反転する。トランジスタＣ２はもはや
導通状態でなくなり、トランジスタＣ１の方がトランジ
スタＣ２より強く導通状態となる。トランジスタＣ１の
導通の開始とき、トランジスタＣ１の電圧〔Ｖgs−Ｖt
〕は低いままである。これは、ノードＣの電圧が、ノ
ードＢの電圧と同様に、Ｖccと共に上昇し始めることを
意味している（図２（ａ）および（ｂ））。
この過程の始めに、トランジスタＣ１の電圧〔Ｖgs−Ｖ
t 〕（なお、Ｖgsはゲート・ソース間電圧）は、トラン
ジスタＣ２の電圧〔Ｖgs−Ｖt 〕より小さい。これは、
トランジスタＣ２の方がトランジスタＣ１より強く導通
状態にあることを意味している。Ｖccが更に上昇し続け
ると、この状態が反転する。トランジスタＣ２はもはや
導通状態でなくなり、トランジスタＣ１の方がトランジ
スタＣ２より強く導通状態となる。トランジスタＣ１の
導通の開始とき、トランジスタＣ１の電圧〔Ｖgs−Ｖt
〕は低いままである。これは、ノードＣの電圧が、ノ
ードＢの電圧と同様に、Ｖccと共に上昇し始めることを
意味している（図２（ａ）および（ｂ））。
【００２０】反転時、すなわち、ＶccがＶs に等しいと
き、トランジスタＣ２はオフとなり、ノードＡ及びＣの
電圧は上昇し続ける。一方、トランジスタＴ４が導通状
態にあるために、そして、トランジスタＣ２がオフであ
るのでノードＢの電位を零に引き下げる素子がもはやな
いために、ノードＢの電位が切り換わるすなわち反転す
る。たとえトランジスタＣ２の導通閾値が負であって
も、ノードＣの電圧が絶対値においてその導通閾値より
大きくなるように上昇しているので、トランジスタＣ２
はオフである。
き、トランジスタＣ２はオフとなり、ノードＡ及びＣの
電圧は上昇し続ける。一方、トランジスタＴ４が導通状
態にあるために、そして、トランジスタＣ２がオフであ
るのでノードＢの電位を零に引き下げる素子がもはやな
いために、ノードＢの電位が切り換わるすなわち反転す
る。たとえトランジスタＣ２の導通閾値が負であって
も、ノードＣの電圧が絶対値においてその導通閾値より
大きくなるように上昇しているので、トランジスタＣ２
はオフである。
【００２１】トランジスタＣ１及びＣ２の導通閾値が上
記した値にプログラムされているならば、Ｖccの電圧が
Ｖs を越えやいなや、出力電圧Ｓは零になる。実際に、
この瞬間、トランジスタＣ１は、トランジスタＣ２のゲ
ート・ソース間電圧より大きなゲート・ソース間電圧を
受ける。これは、トランジスタＣ２のゲート・ソース間
電圧がノードＣの電圧の上昇により−Ｖt より低くなる
ためである。
記した値にプログラムされているならば、Ｖccの電圧が
Ｖs を越えやいなや、出力電圧Ｓは零になる。実際に、
この瞬間、トランジスタＣ１は、トランジスタＣ２のゲ
ート・ソース間電圧より大きなゲート・ソース間電圧を
受ける。これは、トランジスタＣ２のゲート・ソース間
電圧がノードＣの電圧の上昇により−Ｖt より低くなる
ためである。
【００２２】この回路は、温度ならびに製造パラメータ
から独立している。これは、電源電圧が、トランジスタ
Ｃ２に対する場合と同じようにトランジスタＣ１に対し
て変化するためである。検出電圧は、以下のように表さ
れる。 〔Ｖs−Ｖt＋α〕−〔−Ｖt ＋α〕 ここで、αは、製造パラメータ、温度、電圧などに係わ
る同一変動成分を表している。電圧Ｖs は、この回路の
動作のテスト時に回路に記憶される。電圧Ｖs は、プロ
グラム動作中に記憶される。
から独立している。これは、電源電圧が、トランジスタ
Ｃ２に対する場合と同じようにトランジスタＣ１に対し
て変化するためである。検出電圧は、以下のように表さ
れる。 〔Ｖs−Ｖt＋α〕−〔−Ｖt ＋α〕 ここで、αは、製造パラメータ、温度、電圧などに係わ
る同一変動成分を表している。電圧Ｖs は、この回路の
動作のテスト時に回路に記憶される。電圧Ｖs は、プロ
グラム動作中に記憶される。
【００２３】２つのフローティングゲートトランジスタ
Ｃ１及びＣ２をプログラムするために、以下の手順を使
用することが好ましい。ノードＡ及びＢがチャージポン
プＰ１及びＰ２にそれぞれ接続される。チャージポンプ
Ｐ１のみ図面に詳細に示す。チャージポンプＰ１は、プ
ログラミング電圧Ｖppを受けるための入力と、位相信号
φを受けるクロック入力とを有している。チャージポン
プＰ１は、カスケード接続された２つのＮ型トランジス
タＴ10及びＴ11を有している。トランジスタＴ10のドレ
インは、プログラミング電圧Ｖppの電圧源に接続され、
トランジスタＴ10のソースはトランジスタＴ11のドレイ
ンに接続され、トランジスタＴ11のソースは、チャージ
ポンプＰ１の出力を構成しており、トランジスタＴ10の
ゲートにも接続されている。トランジスタＴ11のゲート
は、トランジスタＴ10とＴ11との間の中点に接続されて
いる。位相信号入力は、コンデンサＫ１を介してその中
点に接続されている。
Ｃ１及びＣ２をプログラムするために、以下の手順を使
用することが好ましい。ノードＡ及びＢがチャージポン
プＰ１及びＰ２にそれぞれ接続される。チャージポンプ
Ｐ１のみ図面に詳細に示す。チャージポンプＰ１は、プ
ログラミング電圧Ｖppを受けるための入力と、位相信号
φを受けるクロック入力とを有している。チャージポン
プＰ１は、カスケード接続された２つのＮ型トランジス
タＴ10及びＴ11を有している。トランジスタＴ10のドレ
インは、プログラミング電圧Ｖppの電圧源に接続され、
トランジスタＴ10のソースはトランジスタＴ11のドレイ
ンに接続され、トランジスタＴ11のソースは、チャージ
ポンプＰ１の出力を構成しており、トランジスタＴ10の
ゲートにも接続されている。トランジスタＴ11のゲート
は、トランジスタＴ10とＴ11との間の中点に接続されて
いる。位相信号入力は、コンデンサＫ１を介してその中
点に接続されている。
【００２４】プログラミング中に電圧ＶccでノードＡ及
びＢの短絡を防止するために、Ｎ型のデカップリングト
ランジスタＴ７及びＴ８が、それぞれのノードとトラン
ジスタＴ３及びＴ４との間にそれぞれ接続されている。
それらトランジスタの制御ゲートは、電源電圧Ｖccを受
けるように接続されている。トランジスタＴ７及びＴ８
がトランジスタＴ３及びＴ４から受ける正の電位を伝達
しなければならないときは、それらトランジスタＴ７及
びＴ８は導通状態となる。しかし、ノードＡ及びＢの電
位がＶccより高くなると、この場合そのゲート電位がそ
のソース電位と同じになるので、トランジスタＴ７及び
Ｔ８はオフとなる。
びＢの短絡を防止するために、Ｎ型のデカップリングト
ランジスタＴ７及びＴ８が、それぞれのノードとトラン
ジスタＴ３及びＴ４との間にそれぞれ接続されている。
それらトランジスタの制御ゲートは、電源電圧Ｖccを受
けるように接続されている。トランジスタＴ７及びＴ８
がトランジスタＴ３及びＴ４から受ける正の電位を伝達
しなければならないときは、それらトランジスタＴ７及
びＴ８は導通状態となる。しかし、ノードＡ及びＢの電
位がＶccより高くなると、この場合そのゲート電位がそ
のソース電位と同じになるので、トランジスタＴ７及び
Ｔ８はオフとなる。
【００２５】クロックによりコンデンサＫ１に送られる
各パルスごとに（図３（ｄ））、少量のエネルギーがノ
ードＡ及びノードＢに送られる。プログラミング時、信
号ＰＲＯＧが選択トランジスタの制御ゲートに印加され
る。その選択トランジスタは、それぞれ、Ｎ型トランジ
スタＴ12及びＰ型トランジスタＴ13である。トランジス
タＴ12は、信号ＰＲＯＧの入力端子に接続されている。
トランジスタＴ13は、監視すべき電圧（Ｖcc）を受け
て、その電圧をトランジスタＣ１のゲートに印加する。
トランジスタＴ12が、正の信号ＰＲＯＧを受けたとき、
閾値電圧Ｖs をフローティングゲートトランジスタＣ１
のゲートに供給する。プログラミングのこの状態におい
て、トランジスタＴ13はオフである。反対にプログラミ
ング以外のときには、トランジスタＴ12がオフであり、
トランジスタＴ13が短絡状態にある。トランジスタＣ１
は、トランジスタＴ13から供給されてそのトランジスタ
Ｃ１に印加される電圧を監視する。本例の場合にあって
はＶccを監視する。
各パルスごとに（図３（ｄ））、少量のエネルギーがノ
ードＡ及びノードＢに送られる。プログラミング時、信
号ＰＲＯＧが選択トランジスタの制御ゲートに印加され
る。その選択トランジスタは、それぞれ、Ｎ型トランジ
スタＴ12及びＰ型トランジスタＴ13である。トランジス
タＴ12は、信号ＰＲＯＧの入力端子に接続されている。
トランジスタＴ13は、監視すべき電圧（Ｖcc）を受け
て、その電圧をトランジスタＣ１のゲートに印加する。
トランジスタＴ12が、正の信号ＰＲＯＧを受けたとき、
閾値電圧Ｖs をフローティングゲートトランジスタＣ１
のゲートに供給する。プログラミングのこの状態におい
て、トランジスタＴ13はオフである。反対にプログラミ
ング以外のときには、トランジスタＴ12がオフであり、
トランジスタＴ13が短絡状態にある。トランジスタＣ１
は、トランジスタＴ13から供給されてそのトランジスタ
Ｃ１に印加される電圧を監視する。本例の場合にあって
はＶccを監視する。
【００２６】プログラミングの間、カスケード接続され
ているＮ型トランジスタＴ６及びＴ９が、ノードＣの接
地へのバイパス接続路を構成するように使用される。ト
ランジスタＴ６はダイオードのように機能する。好まし
くは、そのゲートがそのドレインに接続される。トラン
ジスタＴ９のゲートは信号ＰＲＯＧを受ける。チャージ
ポンプＰ１及びＰ２は、プログラミング中、ノードＡ及
びＢに電圧Ｖppを印加する。φが脈動し始めると、チャ
ージポンプＰ１及びＰ２の出力電圧は、Ｖpp＋Ｖt に上
昇する。これらチャージポンプＰ１及びＰ２の利点は、
ノードＡまたはＢの電位が急激に降下したとしても、信
号φのエネルギーのみが消費されるだけなので、過剰な
電流消費が全くない。
ているＮ型トランジスタＴ６及びＴ９が、ノードＣの接
地へのバイパス接続路を構成するように使用される。ト
ランジスタＴ６はダイオードのように機能する。好まし
くは、そのゲートがそのドレインに接続される。トラン
ジスタＴ９のゲートは信号ＰＲＯＧを受ける。チャージ
ポンプＰ１及びＰ２は、プログラミング中、ノードＡ及
びＢに電圧Ｖppを印加する。φが脈動し始めると、チャ
ージポンプＰ１及びＰ２の出力電圧は、Ｖpp＋Ｖt に上
昇する。これらチャージポンプＰ１及びＰ２の利点は、
ノードＡまたはＢの電位が急激に降下したとしても、信
号φのエネルギーのみが消費されるだけなので、過剰な
電流消費が全くない。
【００２７】プログラミング動作の始め、チャージポン
プＰ１及びＰ２によってゆっくり充電されるノードＡ及
びＢの電位は、上昇する（図３（ａ））。トランジスタ
Ｃ１及びＣ２の各々は通常、消去された状態、例えば６
Ｖの閾値電圧を有する消去状態にある。そして、例えば
最初、トランジスタＣ２がプログラミングされ始める。
トランジスタＣ２の閾値電圧（図３（ｂ））は、実際に
はホールである電荷がフローティングゲートに注入され
るために、変わり始める。
プＰ１及びＰ２によってゆっくり充電されるノードＡ及
びＢの電位は、上昇する（図３（ａ））。トランジスタ
Ｃ１及びＣ２の各々は通常、消去された状態、例えば６
Ｖの閾値電圧を有する消去状態にある。そして、例えば
最初、トランジスタＣ２がプログラミングされ始める。
トランジスタＣ２の閾値電圧（図３（ｂ））は、実際に
はホールである電荷がフローティングゲートに注入され
るために、変わり始める。
【００２８】問題のトランジスタすなわちトランジスタ
Ｃ２の閾値が必要な閾値に達したとき（すなわち、ホー
ルが形成する電界によって、導通チャネルを導通状態に
するとき）、このトランジスタは導通し始め、プログラ
ミングは終了する。トランジスタＣ２の場合には、この
必要な閾値は−Ｖt である。この必要な閾値は、トラン
ジスタＣ２の制御ゲードを接地に接続することによって
得られる。導通状態が生じると、トランジスタの閾値電
圧は、ゲート・ソース間電圧より低く降下する。Ｖt ＜
Ｖgs。トランジスタＣ２の場合、ダイオードの形に接続
されたトランジスタＴ６がノードＣの電位を強制的にＶ
t にするので、トランジスタＣ２のゲート・ソース間電
圧は−Ｖt に等しい。すなわち、最初、Ｖgsは、−Ｖt
に等しい。
Ｃ２の閾値が必要な閾値に達したとき（すなわち、ホー
ルが形成する電界によって、導通チャネルを導通状態に
するとき）、このトランジスタは導通し始め、プログラ
ミングは終了する。トランジスタＣ２の場合には、この
必要な閾値は−Ｖt である。この必要な閾値は、トラン
ジスタＣ２の制御ゲードを接地に接続することによって
得られる。導通状態が生じると、トランジスタの閾値電
圧は、ゲート・ソース間電圧より低く降下する。Ｖt ＜
Ｖgs。トランジスタＣ２の場合、ダイオードの形に接続
されたトランジスタＴ６がノードＣの電位を強制的にＶ
t にするので、トランジスタＣ２のゲート・ソース間電
圧は−Ｖt に等しい。すなわち、最初、Ｖgsは、−Ｖt
に等しい。
【００２９】関係するチャージポンプ、すなわちチャー
ジポンプＰ２は、信号φの各パルスごとに送られるエネ
ルギー量が小さいので、漏れ電流が全くないため、関係
するノードすなわちノードＢの電圧はその導通のために
降下し、プログラミングが終了する。これは、ノードＡ
の場合、トランジスタＣ１の閾値を〔Ｖs −Ｖt 〕にプ
ログラミングする場合にも当てはまる。
ジポンプＰ２は、信号φの各パルスごとに送られるエネ
ルギー量が小さいので、漏れ電流が全くないため、関係
するノードすなわちノードＢの電圧はその導通のために
降下し、プログラミングが終了する。これは、ノードＡ
の場合、トランジスタＣ１の閾値を〔Ｖs −Ｖt 〕にプ
ログラミングする場合にも当てはまる。
【００３０】従って、図示の回路は、それ自身でプログ
ラムする。トランジスタＣ１のゲートに基準電圧Ｖs を
供給すれば十分である。或る場合、トランジスタＣ１及
びＣ２は、プログラミングの前に消去しなければならな
い。実際には、製造ラインからでてきたとき、ＥＥＰＲ
ＯＭ型セルは、−Ｖt より低い閾値を有している（この
閾値は、−４Ｖに達することもある）。
ラムする。トランジスタＣ１のゲートに基準電圧Ｖs を
供給すれば十分である。或る場合、トランジスタＣ１及
びＣ２は、プログラミングの前に消去しなければならな
い。実際には、製造ラインからでてきたとき、ＥＥＰＲ
ＯＭ型セルは、−Ｖt より低い閾値を有している（この
閾値は、−４Ｖに達することもある）。
【００３１】より簡単な動作モードでは、装置は、多少
精度が低下する別の装置に置き換えることができる。こ
の場合、普通のトランジスタ、すなわちフローティング
ゲートを有さず、製造時に導通チャネルに不純物を注入
する工程を省略して導通閾値を０Ｖ程度に調整した普通
のトランジスタにトランジスタＣ２を置き換える。この
ようにな装置の場合、ＥＥＰＲＯＭセルがたった１つで
ある。この装置は、Ｖcc＝Ｖs でトリガされる。しか
し、この装置は、２つのトランジスタＣ１及びＣ２の閾
値電圧が温度の関数として同じように変化しないので、
精度は落ちる。この方法で簡単化した装置では、温度の
関数としてトリガ電圧の値の許容範囲をみれば、 0.2Ｖ
から 0.3Ｖ程度の変動が見られる。
精度が低下する別の装置に置き換えることができる。こ
の場合、普通のトランジスタ、すなわちフローティング
ゲートを有さず、製造時に導通チャネルに不純物を注入
する工程を省略して導通閾値を０Ｖ程度に調整した普通
のトランジスタにトランジスタＣ２を置き換える。この
ようにな装置の場合、ＥＥＰＲＯＭセルがたった１つで
ある。この装置は、Ｖcc＝Ｖs でトリガされる。しか
し、この装置は、２つのトランジスタＣ１及びＣ２の閾
値電圧が温度の関数として同じように変化しないので、
精度は落ちる。この方法で簡単化した装置では、温度の
関数としてトリガ電圧の値の許容範囲をみれば、 0.2Ｖ
から 0.3Ｖ程度の変動が見られる。
【００３２】上記した装置は、回路の内部のトリガ電圧
の選択に係わる問題を解決するために使用することがで
きる。更に、この回路は、製造方法のパラメータおよび
温度に独立している。ここに提案した方法は、特にＩＣ
カードのためのどのような形式の回路の要件を満たすよ
うに使用できる。加えて、１マイクロアンペア未満の非
常に低い消費電力であるという利点があり、従って、全
ての低消費回路に適用できる。
の選択に係わる問題を解決するために使用することがで
きる。更に、この回路は、製造方法のパラメータおよび
温度に独立している。ここに提案した方法は、特にＩＣ
カードのためのどのような形式の回路の要件を満たすよ
うに使用できる。加えて、１マイクロアンペア未満の非
常に低い消費電力であるという利点があり、従って、全
ての低消費回路に適用できる。
【００３３】装置の安定性は、フローティングゲートに
電荷を保持するトランジスタＣ１またはＣ２の能力に関
係する。実際、ＥＥＰＲＯＭ型セルのフローティングゲ
ートに蓄積される電荷は、僅かに漏洩するかもしれな
い。現在のセルについて測定した。その測定によれば、
ＥＥＰＲＯＭ型セルの閾値の変化は、10年で僅か 0.2Ｖ
程度である。これが、装置をプログラミングするときに
必要なトリガ電圧に対して取るマージンである。かくし
て、信号Ｓが、例えば動作を無効とするために回路内で
利用される。
電荷を保持するトランジスタＣ１またはＣ２の能力に関
係する。実際、ＥＥＰＲＯＭ型セルのフローティングゲ
ートに蓄積される電荷は、僅かに漏洩するかもしれな
い。現在のセルについて測定した。その測定によれば、
ＥＥＰＲＯＭ型セルの閾値の変化は、10年で僅か 0.2Ｖ
程度である。これが、装置をプログラミングするときに
必要なトリガ電圧に対して取るマージンである。かくし
て、信号Ｓが、例えば動作を無効とするために回路内で
利用される。
【図１】 本発明によるトリガ回路の実施例の回路図で
ある。
ある。
【図２】 本発明による回路をプログラムするための電
気信号のタイミングチャートである。
気信号のタイミングチャートである。
【図３】 本発明による回路をプログラムするための電
気信号のタイミングチャートである。
気信号のタイミングチャートである。
Ｔ１、Ｔ２、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ10、Ｔ11、Ｔ
12 Ｎ型トランジスタ Ｔ３、Ｔ４、Ｔ５、Ｔ13 Ｐ型トランジスタ Ｃ１、Ｃ２ フローティングゲートトランジスタ Ｐ１、Ｐ２ チャージポンプ Ａ、Ｂ、Ｃ、Ｄ ノード Ｖcc 電源電圧 Ｖpp プログラミング電圧 Ｖs 基準電圧 Ｖt 閾値電圧 ＰＲＯＧ プログラミング信号 φ 位相信号
12 Ｎ型トランジスタ Ｔ３、Ｔ４、Ｔ５、Ｔ13 Ｐ型トランジスタ Ｃ１、Ｃ２ フローティングゲートトランジスタ Ｐ１、Ｐ２ チャージポンプ Ａ、Ｂ、Ｃ、Ｄ ノード Ｖcc 電源電圧 Ｖpp プログラミング電圧 Ｖs 基準電圧 Ｖt 閾値電圧 ＰＲＯＧ プログラミング信号 φ 位相信号
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０６Ｋ 19/07 Ｈ０３Ｋ 17/24 9184−5Ｊ
Claims (6)
- 【請求項１】 基準電圧の第２のレベルに対して監視す
べき基準電圧の第１のレベルを受けて、監視すべき電圧
差が閾値と交叉すると出力信号を変化させる電圧比較器
を具備する、特にリセット動作の自動トリガのための自
動トリガ回路であって、直流電源と接地との間に接続さ
れて、２つの電流路を有する電流ミラーを有し、各電流
路には電流調整用トランジスタが設けられ、それらトラ
ンジスタはミラー回路の形に接続されており、更に、上
記電流ミラーの上記電流路の各々において、上記電流調
整用トランジスタの下流側に検出トランジスタが設けら
れており、それら検出トランジスタの少なくとも一方が
フローティングゲートトランジスタであり、それら検出
トランジスタの下流側で上記２つの電流路は接地トラン
ジスタに共通に接続されていることを特徴する自動トリ
ガ回路。 - 【請求項２】 一方の電流路において、上記電流調整用
トランジスタと上記フローティングゲート検出トランジ
スタとの間に、該フローティングゲート検出トランジス
タのプログラミングを可能にするようにデカップリング
トランジスタが接続されていることを特徴する請求項１
に記載の自動トリガ回路。 - 【請求項３】 上記電流路の各々にフローティングゲー
トトランジスタが設けられ、それら２つのフローティン
グゲートトランジスタの導通閾値の差が、監視すべき電
圧差に等しく、温度または電源電圧の値から独立したト
リガ回路が構成されることを特徴する請求項１または２
に記載の自動トリガ回路。 - 【請求項４】 各検出トランジスタをプログラミングす
るために制限された電流スループットを有するチャージ
ポンプを具備することを特徴する請求項１〜３のいずれ
か１項に記載の自動トリガ回路。 - 【請求項５】 上記フローティングゲートトランジスタ
は、ＥＥＰＲＯＭ型トランジスタであることを特徴する
請求項１〜４のいずれか１項に記載の自動トリガ回路。 - 【請求項６】 プログラミング電圧を供給するチャージ
ポンプと、フローティングゲートトランジスタの一方に
第１の基準電圧を印加する第１の回路と、フローティン
グゲートトランジスタの他方に第２の基準電圧を印加す
る第２の回路と、２つのフローティングゲートトランジ
スタの同時プログラミングを実行する第３の回路とを具
備したフローティングゲートトランジスタプログラミン
グ回路を有することを特徴する請求項１〜５のいずれか
１項に記載の自動トリガ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9303934 | 1993-04-02 | ||
| FR9303934A FR2703526B1 (fr) | 1993-04-02 | 1993-04-02 | Circuit de déclenchement automatique. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750563A true JPH0750563A (ja) | 1995-02-21 |
Family
ID=9445708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6089157A Ceased JPH0750563A (ja) | 1993-04-02 | 1994-04-04 | 自動トリガ回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5512852A (ja) |
| EP (1) | EP0618657B1 (ja) |
| JP (1) | JPH0750563A (ja) |
| DE (1) | DE69400020T2 (ja) |
| ES (1) | ES2078131T3 (ja) |
| FR (1) | FR2703526B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215352B1 (en) | 1998-01-28 | 2001-04-10 | Nec Corporation | Reference voltage generating circuit with MOS transistors having a floating gate |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| DE69626975T2 (de) * | 1996-09-02 | 2003-11-06 | Siemens Ag | Leseverstärker in Strombetriebsart |
| US5949265A (en) * | 1997-10-31 | 1999-09-07 | International Business Machines Corporation | Soft latch circuit having sharp-cornered hysteresis characteristics |
| US6040719A (en) * | 1998-03-17 | 2000-03-21 | Vanguard International Semiconductor Corporation | Input receiver for limiting current during reliability screening |
| JP3416063B2 (ja) * | 1998-10-29 | 2003-06-16 | インターナショナル・ビジネス・マシーンズ・コーポレーション | センスアンプ回路 |
| US6281731B1 (en) | 1999-10-27 | 2001-08-28 | International Business Machines Corporation | Control of hysteresis characteristic within a CMOS differential receiver |
| US7168624B2 (en) * | 2002-04-26 | 2007-01-30 | Renesas Technology Corp. | Semiconductor device and IC card |
| CN111175545B (zh) * | 2019-12-31 | 2022-02-11 | 河北华通燃气设备有限公司 | Ic卡耐久测试工装 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3984703A (en) * | 1975-06-02 | 1976-10-05 | National Semiconductor Corporation | CMOS Schmitt trigger |
| GB1480984A (en) * | 1975-09-25 | 1977-07-27 | Standard Telephones Cables Ltd | Schmitt trigger circuit |
| JPS56168168A (en) * | 1980-05-29 | 1981-12-24 | Toshiba Corp | Window comparator circuit |
| US4464587A (en) * | 1980-10-14 | 1984-08-07 | Tokyo Shibaura Denki Kabushiki Kaisha | Complementary IGFET Schmitt trigger logic circuit having a variable bias voltage logic gate section |
| US4431927A (en) * | 1981-04-22 | 1984-02-14 | Inmos Corporation | MOS Capacitive bootstrapping trigger circuit for a clock generator |
| JPS5974721A (ja) * | 1982-10-21 | 1984-04-27 | Toshiba Corp | シユミツト・トリガ回路 |
| US4563595A (en) * | 1983-10-27 | 1986-01-07 | National Semiconductor Corporation | CMOS Schmitt trigger circuit for TTL logic levels |
| GB8420651D0 (en) * | 1984-08-14 | 1984-09-19 | British Telecomm | Interface circuit |
| JPS61107594A (ja) * | 1984-10-31 | 1986-05-26 | Toshiba Corp | センス増幅回路 |
| FR2609831B1 (fr) * | 1987-01-16 | 1989-03-31 | Thomson Semiconducteurs | Circuit de lecture pour memoire |
| FR2610134B1 (fr) * | 1987-01-27 | 1989-03-31 | Thomson Semiconducteurs | Circuit de lecture pour memoire |
| FR2613491B1 (fr) * | 1987-04-03 | 1989-07-21 | Thomson Csf | Dispositif de detection du niveau haut d'une tension en technologie mos |
| GB2206010A (en) * | 1987-06-08 | 1988-12-21 | Philips Electronic Associated | Differential amplifier and current sensing circuit including such an amplifier |
| FR2617979B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Dispositif de detection de la depassivation d'un circuit integre |
| FR2617976B1 (fr) * | 1987-07-10 | 1989-11-10 | Thomson Semiconducteurs | Detecteur electrique de niveau logique binaire |
| US4859873A (en) * | 1987-07-17 | 1989-08-22 | Western Digital Corporation | CMOS Schmitt trigger with independently biased high/low threshold circuits |
| FR2618579B1 (fr) * | 1987-07-21 | 1989-11-10 | Thomson Semiconducteurs | Circuit integre a memoire comportant un dispositif anti-fraude |
| FR2622019B1 (fr) * | 1987-10-19 | 1990-02-09 | Thomson Semiconducteurs | Dispositif de test structurel d'un circuit integre |
| FR2622038B1 (fr) * | 1987-10-19 | 1990-01-19 | Thomson Semiconducteurs | Procede de programmation des cellules memoire d'une memoire et circuit pour la mise en oeuvre de ce procede |
| FR2623018B1 (fr) * | 1987-11-06 | 1990-02-09 | Thomson Semiconducteurs | Circuit integre protege contre les decharges electrostatiques avec seuil de protection variable |
| FR2623016B1 (fr) * | 1987-11-06 | 1991-06-14 | Thomson Semiconducteurs | Dispositif de fusion d'un fusible dans un circuit integre de type cmos |
| US4904884A (en) * | 1988-04-21 | 1990-02-27 | Western Digital Corporation | Schmitt trigger adapted to interface between different transistor architectures |
| FR2642543B1 (fr) * | 1989-01-27 | 1991-04-05 | Gemplus Card Int | Dispositif de securite pour circuit integre |
| US5148395A (en) * | 1989-04-26 | 1992-09-15 | Exar Corporation | Dual eeprom cell with current mirror differential read |
| FR2649817B1 (fr) * | 1989-07-13 | 1993-12-24 | Gemplus Card International | Carte a microcircuit protegee contre l'intrusion |
| JP3142542B2 (ja) * | 1990-06-13 | 2001-03-07 | 沖電気工業株式会社 | 電圧測定回路 |
| FR2667714A1 (fr) * | 1990-10-09 | 1992-04-10 | Gemplus Card Int | Procede pour repartir la memoire d'un circuit integre entre plusieurs applications. |
| FR2673016B1 (fr) * | 1991-02-19 | 1993-04-30 | Gemplus Card Int | Procede de protection d'un circuit integre contre les utilisations frauduleuses. |
| FR2673316B1 (fr) * | 1991-02-22 | 1994-12-23 | Gemplus Card Int | Dispositif d'adressage sequentiel d'une memoire, notamment pour carte a memoire. |
| FR2681180B1 (fr) * | 1991-09-05 | 1996-10-25 | Gemplus Card Int | Circuit de regulation de tension de programmation, pour memoires programmables. |
| FR2686997B1 (fr) * | 1992-01-30 | 1994-04-01 | Gemplus Card International | Carte a puce a deux contacts et procede de communication avec un lecteur de carte. |
-
1993
- 1993-04-02 FR FR9303934A patent/FR2703526B1/fr not_active Expired - Fee Related
-
1994
- 1994-04-01 US US08/222,260 patent/US5512852A/en not_active Expired - Lifetime
- 1994-04-04 JP JP6089157A patent/JPH0750563A/ja not_active Ceased
- 1994-04-05 ES ES94400736T patent/ES2078131T3/es not_active Expired - Lifetime
- 1994-04-05 DE DE69400020T patent/DE69400020T2/de not_active Expired - Fee Related
- 1994-04-05 EP EP94400736A patent/EP0618657B1/fr not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215352B1 (en) | 1998-01-28 | 2001-04-10 | Nec Corporation | Reference voltage generating circuit with MOS transistors having a floating gate |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69400020T2 (de) | 1996-03-07 |
| EP0618657B1 (fr) | 1995-09-27 |
| US5512852A (en) | 1996-04-30 |
| EP0618657A1 (fr) | 1994-10-05 |
| ES2078131T3 (es) | 1995-12-01 |
| FR2703526B1 (fr) | 1995-05-19 |
| FR2703526A1 (fr) | 1994-10-07 |
| DE69400020D1 (de) | 1995-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983857A (en) | Power-up reset circuit | |
| US5184031A (en) | Semiconductor integrated circuit | |
| KR100301368B1 (ko) | 파워온리셋회로 | |
| US6219277B1 (en) | Device and method for the reading of EEPROM cells | |
| US6052006A (en) | Current mirror triggered power-on-reset circuit | |
| US6181173B1 (en) | Power-on reset circuit | |
| EP0157905A2 (en) | Semiconductor device | |
| US5619165A (en) | Voltage threshold detection circuit with very low consumption | |
| JPH07326194A (ja) | 不揮発性メモリ用電圧ブースタ | |
| JPS63261168A (ja) | Ｍｏｓ技術の高圧レベル検出回路 | |
| JPH06510390A (ja) | プログラム可能なメモリのためのプログラミング電圧調整回路 | |
| EP0802632B1 (en) | Auto-reset circuit with improved testability | |
| JP6847997B2 (ja) | 低自己消費電流パワーオンリセット回路 | |
| JPH06251584A (ja) | 半導体記憶装置 | |
| KR19990030295A (ko) | 전력 오프의 매우 빠른 검출을 사용하는 전력 온 검출 및인에이블링 회로 | |
| JPH0750563A (ja) | 自動トリガ回路 | |
| KR940004408B1 (ko) | 반도체 메모리 장치의 자동 스트레스 모드 테스트장치 | |
| EP0600527A1 (en) | Stress mode circuit for an integrated circuit with on-chip voltage down converter | |
| US6404680B1 (en) | Circuit to check overerasing of repair fuse cells | |
| JP2881729B2 (ja) | 半導体メモリのバーンイン感知回路 | |
| US6400605B1 (en) | Method and system for pulse shaping in test and program modes | |
| US5463335A (en) | Power up detection circuits | |
| JPH0736516B2 (ja) | パワーオンリセット回路 | |
| US6140831A (en) | Apparatus and methods selectively deriving a boosted voltage exceeding an internal voltage | |
| JPH09265797A (ja) | 高電圧検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A045 | Written measure of dismissal of application [lapsed due to lack of payment] |
Free format text: JAPANESE INTERMEDIATE CODE: A045 Effective date: 20040928 |