JPH0750577A - ステートマシン - Google Patents
ステートマシンInfo
- Publication number
- JPH0750577A JPH0750577A JP19606493A JP19606493A JPH0750577A JP H0750577 A JPH0750577 A JP H0750577A JP 19606493 A JP19606493 A JP 19606493A JP 19606493 A JP19606493 A JP 19606493A JP H0750577 A JPH0750577 A JP H0750577A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- flip
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 ステートを出力するＪＫフリップフロップを
使用したジョンソンカウンタと、ジョンソンカウンタを
制御する信号を出力するデコーダとの接続関係にかかわ
らず、規則性をもった状態遷移を実現できるステートマ
シンを得る。 【構成】 複数のデコーダの出力信号をひとつの信号に
合成する合成手段としてのＯＲ回路８を備えている。
使用したジョンソンカウンタと、ジョンソンカウンタを
制御する信号を出力するデコーダとの接続関係にかかわ
らず、規則性をもった状態遷移を実現できるステートマ
シンを得る。 【構成】 複数のデコーダの出力信号をひとつの信号に
合成する合成手段としてのＯＲ回路８を備えている。
Description
【０００１】
【産業上の利用分野】この発明は、論理回路で構成され
る制御装置において利用されるステートマシンに関す
る。
る制御装置において利用されるステートマシンに関す
る。
【０００２】
【従来の技術】図７は、例えばＣＱ出版社発行の「ＰＬ
Ｄの論理回路設計法」の図9.11に記述されたものと同様
な従来のＪＫフリップフロップを使用したステートマシ
ンの一例を示す回路図であり、この例ではデコーダ４個
とＪＫフリップフロップ２個を用いた４ステートのステ
ートマシンを示している。図において、１は複数の信号
で構成されたバス幅をもつ入力信号、２ａ，２ｂ，２
ｃ，２ｄはデコーダ、３ａ，３ｂ，３ｃ，３ｄは各デコ
ーダ２からの出力信号である。４ａ，４ｂ，４ｃ，４ｄ
はＡＮＤ回路、５はクロック、６ａ，６ｂはＪＫフリッ
プフロップ、７ａ，７ｂはステータス信号である。デコ
ード信号３ａはＡＮＤ回路４ａへ、３ｂは４ｂへ、３ｃ
は４ｃへ、３ｄは４ｄへそれぞれ印加されるべく接続さ
れている。なお、入力信号１はクロック５と同期してい
るとして述べる。
Ｄの論理回路設計法」の図9.11に記述されたものと同様
な従来のＪＫフリップフロップを使用したステートマシ
ンの一例を示す回路図であり、この例ではデコーダ４個
とＪＫフリップフロップ２個を用いた４ステートのステ
ートマシンを示している。図において、１は複数の信号
で構成されたバス幅をもつ入力信号、２ａ，２ｂ，２
ｃ，２ｄはデコーダ、３ａ，３ｂ，３ｃ，３ｄは各デコ
ーダ２からの出力信号である。４ａ，４ｂ，４ｃ，４ｄ
はＡＮＤ回路、５はクロック、６ａ，６ｂはＪＫフリッ
プフロップ、７ａ，７ｂはステータス信号である。デコ
ード信号３ａはＡＮＤ回路４ａへ、３ｂは４ｂへ、３ｃ
は４ｃへ、３ｄは４ｄへそれぞれ印加されるべく接続さ
れている。なお、入力信号１はクロック５と同期してい
るとして述べる。
【０００３】次に動作について説明する。ステータス７
ａが０レベル、ステータス７ｂが１レベルの状態から説
明する。まず、入力信号１がその値に対応するデコーダ
２に印加される。例えば２ｄに印加されると、出力され
るデコード信号３ｄはＪＫフリップフロップ６ａのＱ−
出力信号（なお便宜上、本明細書においてはＱ信号の反
転信号をＱ−で表すものとする）とともにＡＮＤ回路４
ｄに印加し、ＪＫフリップフロップ６ｂのＫ入力信号と
なる。このとき、ＪＫフリップフロップ６ａのＱ−出力
信号は１であるから、ＪＫフリップフロップ６ｂのＫ入
力信号は１となり、ＪＫフリップフロップ６ｂのＱ−出
力信号は１、すなわちステータス７ｂは０になる。つま
り、デコード信号３ｄが出力された時、クロック５に同
期して状態遷移が起こり、ステータス７ａ，７ｂがとも
に０レベルとなる。デコード信号３ｄが無くなると、次
にデコード信号３ａが出力されるまで、ステータス７
ａ，７ｂはそれぞれ０レベルを保持する。
ａが０レベル、ステータス７ｂが１レベルの状態から説
明する。まず、入力信号１がその値に対応するデコーダ
２に印加される。例えば２ｄに印加されると、出力され
るデコード信号３ｄはＪＫフリップフロップ６ａのＱ−
出力信号（なお便宜上、本明細書においてはＱ信号の反
転信号をＱ−で表すものとする）とともにＡＮＤ回路４
ｄに印加し、ＪＫフリップフロップ６ｂのＫ入力信号と
なる。このとき、ＪＫフリップフロップ６ａのＱ−出力
信号は１であるから、ＪＫフリップフロップ６ｂのＫ入
力信号は１となり、ＪＫフリップフロップ６ｂのＱ−出
力信号は１、すなわちステータス７ｂは０になる。つま
り、デコード信号３ｄが出力された時、クロック５に同
期して状態遷移が起こり、ステータス７ａ，７ｂがとも
に０レベルとなる。デコード信号３ｄが無くなると、次
にデコード信号３ａが出力されるまで、ステータス７
ａ，７ｂはそれぞれ０レベルを保持する。
【０００４】続いて入力信号１がデコーダ２ａに印加す
ることでデコード信号３ａが出力されると、その出力信
号３ａはＪＫフリップフロップ６ｂのＱ−出力信号とと
もにＡＮＤ回路４ａに印加し、ＪＫフリップフロップ６
ａのＪ入力信号となる。このとき、ＪＫフリップフロッ
プ６ｂのＱ−出力信号は１であるから、ＪＫフリップフ
ロップ６ａのＪ入力信号は１となり、ＪＫフリップフロ
ップ６ａのＱ出力信号は１、すなわちステータス７ａは
１になる。つまり、デコード信号３ａが出力された時、
クロック５に同期して状態遷移が起こり、ステータス７
ａ，７ｂはそれぞれ１，０レベルとなる。デコード信号
３ａが無くなると、次にデコード信号３ｂが出力される
まで、ステータス７ａ，７ｂはそれぞれ１，０レベルを
保持する。
ることでデコード信号３ａが出力されると、その出力信
号３ａはＪＫフリップフロップ６ｂのＱ−出力信号とと
もにＡＮＤ回路４ａに印加し、ＪＫフリップフロップ６
ａのＪ入力信号となる。このとき、ＪＫフリップフロッ
プ６ｂのＱ−出力信号は１であるから、ＪＫフリップフ
ロップ６ａのＪ入力信号は１となり、ＪＫフリップフロ
ップ６ａのＱ出力信号は１、すなわちステータス７ａは
１になる。つまり、デコード信号３ａが出力された時、
クロック５に同期して状態遷移が起こり、ステータス７
ａ，７ｂはそれぞれ１，０レベルとなる。デコード信号
３ａが無くなると、次にデコード信号３ｂが出力される
まで、ステータス７ａ，７ｂはそれぞれ１，０レベルを
保持する。
【０００５】以下同様にして、入力信号１がデコーダ２
に印加されるごとに、図８に示すような規則性をもった
状態遷移が起こる。また、図９は各デコード信号とステ
ータスとの関係を示した図である。以上のように、デコ
ード信号（２ａ，２ｂ，２ｃ，２ｄ）が１レベルになる
順番、および各デコーダとＪＫフリップフロップとの接
続位置を設定することによって、規則性のある状態遷移
が実現される。
に印加されるごとに、図８に示すような規則性をもった
状態遷移が起こる。また、図９は各デコード信号とステ
ータスとの関係を示した図である。以上のように、デコ
ード信号（２ａ，２ｂ，２ｃ，２ｄ）が１レベルになる
順番、および各デコーダとＪＫフリップフロップとの接
続位置を設定することによって、規則性のある状態遷移
が実現される。
【０００６】
【発明が解決しようとする課題】従来のステートマシン
は以上のように構成されているので、目的の規則性をも
った状態遷移を実現するためには、複数のデコーダから
出力されるデコード信号が１レベルになる順番、および
各デコーダとＪＫフリップフロップとの接続関係を遵守
する必要があった。また、その接続関係が複雑となるた
めに、接続が間違い易く誤動作してしまうといった問題
点があった。さらに、ジョンソンカウンタに使用してい
るクロックとは非同期である信号をデコードした場合に
は、図１０に示すように、同期した１周期分の信号を生
成するための１ショットパルス生成回路９がデコーダの
数だけ必要で、回路が繁雑になってしまうといった問題
点があった。
は以上のように構成されているので、目的の規則性をも
った状態遷移を実現するためには、複数のデコーダから
出力されるデコード信号が１レベルになる順番、および
各デコーダとＪＫフリップフロップとの接続関係を遵守
する必要があった。また、その接続関係が複雑となるた
めに、接続が間違い易く誤動作してしまうといった問題
点があった。さらに、ジョンソンカウンタに使用してい
るクロックとは非同期である信号をデコードした場合に
は、図１０に示すように、同期した１周期分の信号を生
成するための１ショットパルス生成回路９がデコーダの
数だけ必要で、回路が繁雑になってしまうといった問題
点があった。
【０００７】この発明は上記のような問題点を解消する
ためになされたもので、各デコーダとＪＫフリッブフロ
ップとの接続関係にかかわらず規則性のある状態遷移を
実現できるステートマシンを得ることを目的とする。
ためになされたもので、各デコーダとＪＫフリッブフロ
ップとの接続関係にかかわらず規則性のある状態遷移を
実現できるステートマシンを得ることを目的とする。
【０００８】
【課題を解決するための手段】この発明に係るステート
マシンは、複数のデコーダの出力信号をＯＲ回路によっ
てひとつの信号に合成する手段を備えている。
マシンは、複数のデコーダの出力信号をＯＲ回路によっ
てひとつの信号に合成する手段を備えている。
【０００９】また、デコーダから出力される信号がジョ
ンソンカウンタに使用しているクロックとは非同期であ
る場合、ＯＲ回路から出力される信号を入力しクロック
に同期した１周期分のパルスを生成する１ショットパル
ス生成回路を備えている。
ンソンカウンタに使用しているクロックとは非同期であ
る場合、ＯＲ回路から出力される信号を入力しクロック
に同期した１周期分のパルスを生成する１ショットパル
ス生成回路を備えている。
【００１０】
【作用】この発明においては、複数のデコーダの出力信
号がＯＲ回路によってひとつの信号に合成され、このひ
とつの信号をＪＫフリップフロップの各入力端子の前段
に接続されたＡＮＤ回路に印加することによってジョン
ソンカウンタが制御される。
号がＯＲ回路によってひとつの信号に合成され、このひ
とつの信号をＪＫフリップフロップの各入力端子の前段
に接続されたＡＮＤ回路に印加することによってジョン
ソンカウンタが制御される。
【００１１】また、１ショットパルス生成回路から出力
される信号をＪＫフリップフロップの各入力端子の前段
に接続されたＡＮＤ回路に印加することによってジョン
ソンカウンタが制御される。
される信号をＪＫフリップフロップの各入力端子の前段
に接続されたＡＮＤ回路に印加することによってジョン
ソンカウンタが制御される。
【００１２】
実施例１．以下、この発明の一実施例を図について説明
する。図１はデコーダ４個とＪＫフリップフロップ２個
を用いた４ステートのステートマシンの回路図である。
図において、１〜７は従来のものと同一または相当部分
を示す。８はデコーダ２ａ，２ｂ，２ｃ，２ｄから出力
されるデコード信号３ａ，３ｂ，３ｃ，３ｄを合成する
ＯＲ回路であり、８ａはＯＲ回路から出力される合成信
号である。合成信号８ａはＪＫフリップフロップの前段
にあるＡＮＤ回路４ａ，４ｂ，４ｃ，４ｄに印加される
べく接続されている。なお、入力信号１はクロック５に
同期した信号として述べる。
する。図１はデコーダ４個とＪＫフリップフロップ２個
を用いた４ステートのステートマシンの回路図である。
図において、１〜７は従来のものと同一または相当部分
を示す。８はデコーダ２ａ，２ｂ，２ｃ，２ｄから出力
されるデコード信号３ａ，３ｂ，３ｃ，３ｄを合成する
ＯＲ回路であり、８ａはＯＲ回路から出力される合成信
号である。合成信号８ａはＪＫフリップフロップの前段
にあるＡＮＤ回路４ａ，４ｂ，４ｃ，４ｄに印加される
べく接続されている。なお、入力信号１はクロック５に
同期した信号として述べる。
【００１３】次に、動作について説明する。ステータス
７ａが０レベル、ステータス７ｂが１レベルの状態から
説明する。このとき、ＡＮＤ回路４ａの入力端子の一方
にはＪＫフリップフロップ６ｂのＱ−出力信号（０レベ
ル）が印加されている。また、ＡＮＤ回路４ｂの入力端
子の一方にはＪＫフリップフロップ６ａのＱ出力信号
（０レベル）が、ＡＮＤ回路４ｃの入力端子の一方には
ＪＫフリップフロップ６ｂのＱ出力信号（１レベル）
が、ＡＮＤ回路４ｄの入力端子の一方にはＪＫフリップ
フロップ６ａのＱ−出力信号（１レベル）がそれぞれ印
加されており、次に各ＡＮＤ回路の入力端子の他方に信
号が入力されると、ＡＮＤ回路４ｃおよび４ｄだけがＯ
Ｎする状態にある。ここで、入力信号１がその値に対応
するデコーダ２に印加される。例えば２ｄに印加される
と、出力されるデコード信号３ｄはＯＲ回路８に印加さ
れて合成され、合成信号８ａを生成する。合成信号８ａ
はすべてのＡＮＤ回路に印加されるが、ＡＮＤ回路４ｃ
と４ｄとだけがＯＮする状態にあるので、ＪＫフリップ
フロップ６ａのＫ入力信号およびＪＫフリップフロップ
６ｂのＫ入力信号はともに１レベルとなる。したがっ
て、ステータス７ａおよびステータス７ｂは０レベルと
なる。つまり、デコード信号３ｄが出力された時、クロ
ック５に同期して状態遷移が起こり、ステータス７ａ，
７ｂがともに０レベルとなる。
７ａが０レベル、ステータス７ｂが１レベルの状態から
説明する。このとき、ＡＮＤ回路４ａの入力端子の一方
にはＪＫフリップフロップ６ｂのＱ−出力信号（０レベ
ル）が印加されている。また、ＡＮＤ回路４ｂの入力端
子の一方にはＪＫフリップフロップ６ａのＱ出力信号
（０レベル）が、ＡＮＤ回路４ｃの入力端子の一方には
ＪＫフリップフロップ６ｂのＱ出力信号（１レベル）
が、ＡＮＤ回路４ｄの入力端子の一方にはＪＫフリップ
フロップ６ａのＱ−出力信号（１レベル）がそれぞれ印
加されており、次に各ＡＮＤ回路の入力端子の他方に信
号が入力されると、ＡＮＤ回路４ｃおよび４ｄだけがＯ
Ｎする状態にある。ここで、入力信号１がその値に対応
するデコーダ２に印加される。例えば２ｄに印加される
と、出力されるデコード信号３ｄはＯＲ回路８に印加さ
れて合成され、合成信号８ａを生成する。合成信号８ａ
はすべてのＡＮＤ回路に印加されるが、ＡＮＤ回路４ｃ
と４ｄとだけがＯＮする状態にあるので、ＪＫフリップ
フロップ６ａのＫ入力信号およびＪＫフリップフロップ
６ｂのＫ入力信号はともに１レベルとなる。したがっ
て、ステータス７ａおよびステータス７ｂは０レベルと
なる。つまり、デコード信号３ｄが出力された時、クロ
ック５に同期して状態遷移が起こり、ステータス７ａ，
７ｂがともに０レベルとなる。
【００１４】デコード信号３ｄが無くなると、次にデコ
ード信号３ａが出力されるまで、合成信号８ａは０レベ
ルとなり、ステータス７ａ，７ｂはそれぞれ０レベルを
保持する。この状態においては、ＡＮＤ回路４ａの入力
端子の一方にはＪＫフリップフロップ６ｂのＱ−出力信
号（１レベル）が、ＡＮＤ回路４ｂの入力端子の一方に
はＪＫフリップフロップ６ａのＱ出力信号（０レベル）
が、ＡＮＤ回路４ｃの入力端子の一方にはＪＫフリップ
フロップ６ｂのＱ出力信号（０レベル）が、ＡＮＤ回路
４ｄの入力端子の一方にはＪＫフリップフロップ６ａの
Ｑ−出力信号（１レベル）がそれぞれ印加されており、
次に各ＡＮＤ回路の入力端子の他方に信号が入力される
と、ＡＮＤ回路４ａおよび４ｄだけがＯＮする状態にあ
る。ここで、入力信号１がデコーダ２ａに印加すること
でデコード信号３ａが出力されると、デコード信号３ａ
はＯＲ回路８に印加されて合成され、合成信号８ａを生
成する。同様に合成信号８ａはすべてのＡＮＤ回路に印
加されるが、ＡＮＤ回路４ａと４ｄとだけがＯＮする状
態なので、ＪＫフリップフロップ６ａのＪ入力信号およ
びＪＫフリップフロップ６ｂのＫ入力信号は１レベルと
なる。したがって、ステータス７ａは１レベル、ステー
タス７ｂは０レベルとなる。つまり、デコード信号３ａ
が出力された時、クロック５に同期して状態遷移が起こ
り、ステータス７ａ，７ｂがそれぞれ１，０レベルとな
る。
ード信号３ａが出力されるまで、合成信号８ａは０レベ
ルとなり、ステータス７ａ，７ｂはそれぞれ０レベルを
保持する。この状態においては、ＡＮＤ回路４ａの入力
端子の一方にはＪＫフリップフロップ６ｂのＱ−出力信
号（１レベル）が、ＡＮＤ回路４ｂの入力端子の一方に
はＪＫフリップフロップ６ａのＱ出力信号（０レベル）
が、ＡＮＤ回路４ｃの入力端子の一方にはＪＫフリップ
フロップ６ｂのＱ出力信号（０レベル）が、ＡＮＤ回路
４ｄの入力端子の一方にはＪＫフリップフロップ６ａの
Ｑ−出力信号（１レベル）がそれぞれ印加されており、
次に各ＡＮＤ回路の入力端子の他方に信号が入力される
と、ＡＮＤ回路４ａおよび４ｄだけがＯＮする状態にあ
る。ここで、入力信号１がデコーダ２ａに印加すること
でデコード信号３ａが出力されると、デコード信号３ａ
はＯＲ回路８に印加されて合成され、合成信号８ａを生
成する。同様に合成信号８ａはすべてのＡＮＤ回路に印
加されるが、ＡＮＤ回路４ａと４ｄとだけがＯＮする状
態なので、ＪＫフリップフロップ６ａのＪ入力信号およ
びＪＫフリップフロップ６ｂのＫ入力信号は１レベルと
なる。したがって、ステータス７ａは１レベル、ステー
タス７ｂは０レベルとなる。つまり、デコード信号３ａ
が出力された時、クロック５に同期して状態遷移が起こ
り、ステータス７ａ，７ｂがそれぞれ１，０レベルとな
る。
【００１５】以下同様にして、入力信号１がデコーダ２
に印加されるごとに合成信号８ａが生成され、この合成
信号８ａによって従来と同じ規則性をもった状態遷移が
実現される。図２にデコード信号（合成信号を含む）と
ステータスとの関係を示す。以上により、各デコーダと
ＪＫフリップフロップの接続関係にかかわらず、簡単な
接続によって規則性をもった状態遷移を実現することが
できる。なお、デコード信号が１レベルになる順番を３
ｄ，３ａ，３ｂ，３ｃ，３ｄ，・・・として説明した
が、本実施例においては、その順番にかかわらず合成信
号８ａが出力されて規則性をもった状態遷移が実現され
るので、デコード信号が１レベルになる順番を設定する
必要がなくなる。
に印加されるごとに合成信号８ａが生成され、この合成
信号８ａによって従来と同じ規則性をもった状態遷移が
実現される。図２にデコード信号（合成信号を含む）と
ステータスとの関係を示す。以上により、各デコーダと
ＪＫフリップフロップの接続関係にかかわらず、簡単な
接続によって規則性をもった状態遷移を実現することが
できる。なお、デコード信号が１レベルになる順番を３
ｄ，３ａ，３ｂ，３ｃ，３ｄ，・・・として説明した
が、本実施例においては、その順番にかかわらず合成信
号８ａが出力されて規則性をもった状態遷移が実現され
るので、デコード信号が１レベルになる順番を設定する
必要がなくなる。
【００１６】実施例２．なお、実施例１では入力信号を
ＪＫフリップフロップが使用しているクロックと同期し
た信号の場合を示したが、非同期信号の場合にも同様な
効果を奏する。以下、実施例２について説明する。図３
は、本例によるステートマシンの回路図であり、図にお
いて１〜８は実施例１のものと同一または相当部分であ
る。ただし、入力信号１は本例ではクロック５と非同期
であるとする。９は１ショットパルス生成回路で合成信
号８ａを入力し、クロックと同期した信号９ａを出力す
る。この１ショットパルス信号９ａはＪＫフリップフロ
ップの前段にある各ＡＮＤ回路に印加されるべく接続さ
れている。
ＪＫフリップフロップが使用しているクロックと同期し
た信号の場合を示したが、非同期信号の場合にも同様な
効果を奏する。以下、実施例２について説明する。図３
は、本例によるステートマシンの回路図であり、図にお
いて１〜８は実施例１のものと同一または相当部分であ
る。ただし、入力信号１は本例ではクロック５と非同期
であるとする。９は１ショットパルス生成回路で合成信
号８ａを入力し、クロックと同期した信号９ａを出力す
る。この１ショットパルス信号９ａはＪＫフリップフロ
ップの前段にある各ＡＮＤ回路に印加されるべく接続さ
れている。
【００１７】次に動作について説明する。なお、デコー
ド信号３が合成されて合成信号８ａが出力されるまでの
動作と１ショットパルス９ａが出力されたあとの動作と
は実施例１と同一であるので、合成信号８ａを入力して
１ショットパルス９ａを出力する１ショットパルス生成
回路の動作を重点に述べる。図４は１ショットパルス生
成回路９の回路図で、図５は１ショットパルス生成回路
の動作のタイムチャートである。入力信号８ａが１レベ
ルになり、クロック５が１レベルになると、Ｄフリップ
フロップ１０ａのＱ出力信号１１ａは１レベルとなる。
次にクロック５が１レベルに立ち上がると、Ｄフリップ
フロップ１０ｂのＱ−出力信号１１ｂは１レベルから０
レベルとなるため、出力信号１１ａと１１ｂとをＡＮＤ
回路で合成することにより、クロックと同期した１周期
のパルス信号９ａを生成することになる。このパルスは
入力信号８ａを入力するたびに生成される。
ド信号３が合成されて合成信号８ａが出力されるまでの
動作と１ショットパルス９ａが出力されたあとの動作と
は実施例１と同一であるので、合成信号８ａを入力して
１ショットパルス９ａを出力する１ショットパルス生成
回路の動作を重点に述べる。図４は１ショットパルス生
成回路９の回路図で、図５は１ショットパルス生成回路
の動作のタイムチャートである。入力信号８ａが１レベ
ルになり、クロック５が１レベルになると、Ｄフリップ
フロップ１０ａのＱ出力信号１１ａは１レベルとなる。
次にクロック５が１レベルに立ち上がると、Ｄフリップ
フロップ１０ｂのＱ−出力信号１１ｂは１レベルから０
レベルとなるため、出力信号１１ａと１１ｂとをＡＮＤ
回路で合成することにより、クロックと同期した１周期
のパルス信号９ａを生成することになる。このパルスは
入力信号８ａを入力するたびに生成される。
【００１８】以上の動作とステータス７ａおよび７ｂの
状態遷移との関係を図６のタイムチャートに示す。デコ
ード信号３ｄの出力により合成信号８ａが出力され、こ
の合成信号８ａによってクロックに同期した１周期のパ
ルス信号９ａが出力されると、実施例１と同様に、クロ
ック５に同期してステータス７ｂが１レベルから０レベ
ルになる。次にデコード信号３ａの出力により合成信号
８ａが出力され、この合成信号８ａによって１周期のパ
ルス信号９ａが出力されると、今度はステータス７ａが
０レベルから１レベルになる。以上のように、ジョンソ
ンカウンタが使用しているクロックとは非同期である信
号を入力する場合にも、ひとつの１ショットパルス生成
回路を用いた簡単な回路で、規則性をもった状態遷移を
実現することが可能となる。
状態遷移との関係を図６のタイムチャートに示す。デコ
ード信号３ｄの出力により合成信号８ａが出力され、こ
の合成信号８ａによってクロックに同期した１周期のパ
ルス信号９ａが出力されると、実施例１と同様に、クロ
ック５に同期してステータス７ｂが１レベルから０レベ
ルになる。次にデコード信号３ａの出力により合成信号
８ａが出力され、この合成信号８ａによって１周期のパ
ルス信号９ａが出力されると、今度はステータス７ａが
０レベルから１レベルになる。以上のように、ジョンソ
ンカウンタが使用しているクロックとは非同期である信
号を入力する場合にも、ひとつの１ショットパルス生成
回路を用いた簡単な回路で、規則性をもった状態遷移を
実現することが可能となる。
【００１９】
【発明の効果】以上のように、この発明によれば複数の
デコーダから出力されるデコード信号をＯＲ回路によっ
てひとつの信号に合成し、この合成信号によってジョン
ソンカウンタを制御するようにしたので、各デコーダと
ジョンソンカウンタに使用しているＪＫフリップフロッ
プとの接続関係にかかわらず、規則性をもった状態遷移
を実現することが可能となる。また、デコード信号がジ
ョンソンカウンタに使用しているクロックとは非同期で
ある場合に、クロックと同期した信号を生成するために
デコーダに接続される１ショットパルス生成回路がひと
つでよく、回路が簡素化されるといった効果がある。
デコーダから出力されるデコード信号をＯＲ回路によっ
てひとつの信号に合成し、この合成信号によってジョン
ソンカウンタを制御するようにしたので、各デコーダと
ジョンソンカウンタに使用しているＪＫフリップフロッ
プとの接続関係にかかわらず、規則性をもった状態遷移
を実現することが可能となる。また、デコード信号がジ
ョンソンカウンタに使用しているクロックとは非同期で
ある場合に、クロックと同期した信号を生成するために
デコーダに接続される１ショットパルス生成回路がひと
つでよく、回路が簡素化されるといった効果がある。
【図１】この発明の実施例１によるステートマシンを示
す回路図である。
す回路図である。
【図２】図１のデコード信号とステータスとの関係を示
した図である。
した図である。
【図３】この発明の実施例２によるステートマシンを示
す回路図である。
す回路図である。
【図４】図３の１ショットパルス生成回路を示す回路図
である。
である。
【図５】図４の１ショットパルス生成回路の動作を示す
タイムチャートである。
タイムチャートである。
【図６】図３によるステートマシンの動作を示すタイム
チャートである。
チャートである。
【図７】従来のステートマシンを示す回路図である。
【図８】規則性をもった状態遷移の例を示した図であ
る。
る。
【図９】図７のデコード信号とステータスとの関係を示
した図である。
した図である。
【図１０】従来のステートマシンにおいて、非同期信号
を入力する場合を示す回路図である。
を入力する場合を示す回路図である。
１ 入力信号 ２ａ，２ｂ，２ｃ，２ｄ デコーダ ３ａ，３ｂ，３ｃ，３ｄ デコード信号 ５ クロック ６ａ，６ｂ ＪＫフリップフロップ ７ａ，７ｂ ステータス ８ 合成手段 ８ａ 合成信号 ９ １ショットパルス生成回路
Claims (2)
- 【請求項１】 ＪＫフリップフロップとその各入力端子
の前段に接続されたＡＮＤ回路とを使用したジョンソン
カウンタを備え、複数のデコーダから出力される信号を
所定の上記ＡＮＤ回路に入力することによって、上記ジ
ョンソンカウンタを制御し状態遷移を生成するステート
マシンにおいて、 上記複数のデコーダの出力信号をＯＲ回路によってひと
つの信号に合成する手段を備え、上記ＯＲ回路から出力
される信号を上記ＡＮＤ回路に入力することを特徴とす
るステートマシン。 - 【請求項２】 デコーダから出力される信号がジョンソ
ンカウンタに使用しているクロックとは非同期である場
合、ＯＲ回路から出力される信号を入力しクロックに同
期した１周期分のパルスを生成する１ショットパルス生
成回路を備え、この１ショットパルス生成回路から出力
される信号をＡＮＤ回路に入力することを特徴とする請
求項１記載のステートマシン。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606493A JPH0750577A (ja) | 1993-08-06 | 1993-08-06 | ステートマシン |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19606493A JPH0750577A (ja) | 1993-08-06 | 1993-08-06 | ステートマシン |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0750577A true JPH0750577A (ja) | 1995-02-21 |
Family
ID=16351602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19606493A Pending JPH0750577A (ja) | 1993-08-06 | 1993-08-06 | ステートマシン |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0750577A (ja) |
-
1993
- 1993-08-06 JP JP19606493A patent/JPH0750577A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06209246A (ja) | マルチプレクサ | |
| JPH08307247A (ja) | Ｎ＋１周波数分周カウンタおよび方法 | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| WO2002069499A2 (en) | Divide-by-three circuit | |
| JPH04258023A (ja) | 高速カウンタ／ 除算器及び当該カウンタ／ 除算器をスワローワーカウンタに使用する方法 | |
| JPH0750577A (ja) | ステートマシン | |
| US5003201A (en) | Option/sequence selection circuit with sequence selection first | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| JP2000049593A (ja) | 計数装置及びその駆動方法 | |
| JP3382329B2 (ja) | 奇数カウンタ回路 | |
| JP2988360B2 (ja) | クロック生成回路 | |
| JP3342044B2 (ja) | パルス発生回路 | |
| JP2710476B2 (ja) | クロック発生回路 | |
| JPH04237208A (ja) | 単安定マルチバイブレータ回路 | |
| JPH07273642A (ja) | 非同期式カウンタのテスト回路 | |
| JP2002318637A (ja) | タイマ制御回路 | |
| JP2543108B2 (ja) | 同期パルス発生装置 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPS609286B2 (ja) | タイミング信号発生回路 | |
| JPH10290156A (ja) | 多段カウンタの試験回路 | |
| JPH05120162A (ja) | ノイズ除去回路 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH0437309A (ja) | パワーオンリセット回路付電気回路 |