JPH07506230A - 復調対数増幅器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の名称 復調対数増幅器 光朋Ω背量 １−光朋Ω分野 本発明は、一般的に、対数増幅器の分野に関するものである。更に特定すれば、 本発明は、高精度の対数修正差（ｉｎｔｅｒｃｅｐｔ）および傾斜応答が得られ る多段対数増幅器に用いるための、高性能低電力対数増幅器セルに関するもので ある。

λ−ス温技衡Ω説明 最近まで、低周波数および高周波数用途の双方に有用であり、かつ能動素子を含 む装置の温度のばらつきおよび製造許容差に本質的に感応せず、広い温度範囲に わたってしかも大きな製造上のばらつきがあっても、高精度の対数−法則にした がって動作する。対数増幅器は実際上入手することは不可能であった。

アメリカ合衆国特許第４，９２９．９０９号および４，９９０，８０３号（以下 、それぞれｒ’９０９特許」およびｒ’８０３特許」）は、本発明と同一譲受人 に譲渡され、本願にも含まれているとするものであるが、先に記した制限を受け ない対数増幅器を記載している。

第１図は、′８０３特許に開示された対数増幅器のブロック図である。この増幅 器は、複数の増幅器／リミッタ／検波器段（以後「利得」段（“ｇａｉｎ″ｓｔ ａｇｅｓ）または「対数増幅器の利得段」（ｌｏｇａｒｉｔｈｍｉｃ　ａｍｐｌ ｉｆｉｅｒ　ａｇａｉｎ　ｓｔａｇｅｓ”）と呼ぶ）１００−１ないし１００− ｎ、利得バイアス発生器１０２、倍率バイアス発生器（ｓｃａｌｅ　ｂｉａｓ　 ［１ｅｎｅｒａｔｏｒ）　１０４、およびオフセット発生器１０６を含み、これ らは全利得段に共通のものである。全ての利得段が一緒に作動して、入力信号に 対応する対数出力信号を生成する。第２Ｉ２Ｉは、利得段１００−１ないし１０ ０−ｎの各々のブロック図である。各利得段１００−ｉは、差動入力と平衡出力 とを有するエミッタフォロワ１１２−ｉ、全波検波器１１４−ｉ、および制限増 幅器１１６−ｉを含む、エミッタフォロワ１１２−ｉは、約０．０７ｄＢの小さ な利得損失を生じる。制限増幅器１１６−ｉは、１０．０７ｄＢの利得を得るよ うに設計することができるので、段全体としての利得は１０ｄＢとなる。

”９０９および°８０３特許の対数増幅器は良好に動作するが、復調対数増幅器 は、比較的多数の能動構成物、正および負双方の電源を有する、比較的複雑な利 得段を必要とし、１０段の増幅器には約３００ミリワツトの電力が必要となる。

几明の概！ 本発明は、その−側面によれば、瞬時入力信号に応答して、該入力信号の対数値 に対応する出力信号を供給する、対数増幅器の利得段を提供するものである。

また、前記利得段は、交流入力信号に応答して、前記入力信号の対数値に対応す る復調出力信号も生成する。前記対数増幅器の利得段は、入力信号を受け取る入 力と中間出力信号を供給する中間出力とを有するトランジスタ増幅器と、前記ト ランジスタ増幅器の中間出力に結合され前記中間出力信号を受け取る入力と、出 力信号を供給する出力とを有する全波検波器とを含む、前記全波検波器は、異な る有効エミッタ領域を有する複数のトランジスタから成る整流器を含む、これら 異なるエミッタ領域は、整流器のトランジスタのエミッタ領域の物理的な相違に よって形成することができる。本発明の他の実施例では、異なるエミッタ領域の 効果は、前記整流器内の少なくとも１つのトランジスタのベースおよびエミッタ 間のバイアス電圧を用いることによって合成することができる０本発明の他の実 施例は、余分に電力を消費することなく利得段のスルーレート（ｓｌｅｗ　ｒａ ｔｅ）を高めることによって、使用可能な周波数範囲を拡張する手段を含む、前 記対数増幅器の利得段は、更に、入力信号のレベルのばらつきを用いて、出力信 号の位相のばらつきを低減する手段も含む。

本発明の対数増幅器の利得段は、従来技術よりも簡素でしかも消費電力も少なく 、一方の極性の電源のみからの電力があればよい。本発明では、利得段が簡素化 され、全波検波器は復調機能を実行すると共に、後続の利得段の入力をＤＣレベ ルシフティングによって駆動する１本発明の対数増幅器の利得段は、特に多段対 数増幅器システムでの使用に、非常に適したものである。各段の応答は、対数増 幅器全体が所望の応答を有するように、自由に設計することができる。

また、第１の入力を有するＮ１１ｌの利得段から成る第１の直列結合連鎖体と、 第２の入力を有するＭ個の利得段から成る第２の直列結合連鎖体と、前記第１の 入力と前記第２の入力との間に結合された減衰器と、直列結合された加算器の連 鎖体とを含み、各加算器は前記第１の直列結合連鎖体と前記第２直列結合連鎖体 の各利得段からの出力信号を受け取り、加算信号を供給する、対数増幅器の一形 態も提供される。温度に対する対数修正差を安定化する回路も、提供される。こ の回路は、反転入力と非反転入力とを有する出力増幅器を含み、前記非反転入力 は複数の利得段の出力を受け取り、前記反転入力は温度の負係数を有する電圧を 受け取り、前記出力増幅器は、その出力に、温度に対して安定な対数修正差を供 給する。

本発明の特徴および利点は、添付図面と関連付けて読むべき、以下に述べる本発 明の詳細な説明、および詳細な説明の最後に添えた特許請求の範囲から、更に容 易に理解され、明白となろう。

図面の簡単な説明 図面は、本願に含まれるものとし、同様な要素には同様な参照符号を付しである 。ここで、 第１図は、９０９および゛８０３特許に示された従来技術の対数増幅器のブロッ ク図である。

第２図は、第１図に示された利得段１００−ｉの各々の、簡略化したブロック図 である。

第３図は、第１図に示した基本的な対数増幅器の設計に用いることができる、本 発明の対数増幅器の利得段の簡略化したブロック図である。

第４図は、第３図に示された全波検波器および制限増幅器の、簡略化した概略回 路図である。

第４Ａ図は、異なるエミッタ領域を如何にして電気的に形成することができるか を示す、全波検波器の別の実施例を図示する。

第４Ｂ１２１は、第４図および第４Ａ図の検波器における、スルーレート制限を 図示する。

第４Ｃ図は、余分に電力を消費することなくスルーレート制限を克服する、第４ ［２Ｉおよび第４Ａ図の全波検波器の一変更例を図示する。

第５図は、本発明の利得段の一実施例の詳細な回路構成図である。

第６図は、本発明の一側面による、対数増幅器全体のブロック図である。

第７（２１は、第６図に示された２つの増幅器連鎖体の応答を図示したグラフで ある。

第７Ａ図は、第６図の対数増幅器の全出力信号を図示したグラフである。

第８図は、本発明の一側面による対数増幅器に用いることができる、典型的なバ イアス回路のブロック図である。

第９図は、本発明の対数増幅器に用いることができる出力回路の簡略化したブロ ック図である。

第１０図は、第９図の出力回路の一実施例の詳細な回路構成図である。

註担皇説明 第２図は、゛８０３特許の対数増幅器内の利得段１００−ｉの各々の構成を図示 するものである。各段には、別個のエミッタフォロワ１１２−ｉ、全波検波器回 路１１４−ｉ、および制限増幅器１１６−ｉがある。

ここで１本発明の対数増幅器の利得段の簡略化したブロック図を示す第３図を参 照する。第３図の利得段２００−ｉの各々は、第１図に示したタイプの増幅器に おいて、第２図に示した利得段１００−ｉに置き代わるものである。利得段２０ ０−ｉは各々、制限増幅器２１６−ｉおよび全波検波器２１４−ｉを含む。

第２図にある別個のエミッタフォロワ回路は用いられず、その機能は全波検波器 回路２１４−ｉに組み込まれる。したがって、本発明では、利得段が簡素化され 、全波検波器内のトランジスタは復調機能を実行すると共に、後続の利得段の入 力に対して出力利得およびＤＣレベル変換を与える。

次に、第３図に示した利得段２００−ｉの簡略化した回路図である、第４図を参 照する１本発明は、バイポーラＮＰＮ）−ランジスタを用いて実施されるものと して図示されているが、利得段が負の単一極性電源によって給電される場合、Ｐ ＮＰトランジスタを用いることができる。利得段２００−ｉは、単一極性電源、 例えば÷５ボルト電源によって、給電される。プラス５ボルトは、端子２３２に 印加される。制限増幅器２１６−ｉは、トランジスタ２２２および２２４ならび に抵抗器２２６および２２８から成る、ロングテール対（Ｉｏｎｇ　ｔａｉｌ　 ｐａｉｒ＞　２２０を含む。入力信号ＶＨＢが、ノード２２１および２２３間に 印加される。抵抗器２２６および２２８は、同一値の抵抗器である。テール電流 発生器（ｔａｉｌｃｕｒｒｅｎｔ　ｇｅｎｅｒａｔｏｒ）は、実質的に絶対温度 （ＰＴＡＴ）に比例するテール電流Ｉ。を発生する。テール電流発生器２３０は 、制限増幅器１１６−ｉについて、９０９および′８０３特許に記載されている ように動作すればよい。

全波検波器２１４−ｉは、トランジスタ２３４，２３６．２３８、および２４０ で構成されている。抵抗器２４２および２４４は、トランジスタ２３６と２３８ との間のベースノード２３６にバイアスをかける。トランジスタ２３４および２ ４０はエミッタフォロワとして機能し、ノード２４８および２５０に接続されて いる後続の増幅器段を駆動する電流を供給すると共に、全波検波器の一部として 機能する。トランジスタ２３４および２３６が第１の半波検波器を形成し、一方 トランジスタ２３８および２３０が第２の半波検波器を形成するので、入力信号 の包絡線全体を復調することができる。復調された対数出力は、ノード２５２に 電流として現れる。

本発明の形態の別の利点は、′８０３特許では検波器１１４−ｉに用いられてい るカスコードトランジスタ１６２および１６４を除去したことである。以下によ り詳細に説明するが、ノード２４６における電圧は、信号には独立したものであ る。結果的に、出力ノード２５２に乱れを与え得る、トランジスタ２３６および ２３８のベース−コレクタキャパシタンスによる電流のずれが生じない、結果と して、カスコードトランジスタ１６２および１６４は不要となる。

検波器電流発生器２５４および２５６は、゛８０３特許に記載しであるように、 温度には安定な検波器バイアス電流Ｉ６を発生する。

′８０３特許の利得段では、エミッタフォロワ回路１１２−ｉのバイアス電流は ＰＴＡＴとされていた。これに対して、本発明では、エミッタフォロワ２３４お よび２４０のバイアス電流Ｉ４は、これらが全波検波器内に組み込まれており、 エミッタフォロワとしてだけでなく検波器回路の一部としても機能するので、° ８０３特許の安定した検波器−倍率電流（ｄｅｔｅｃｔｏｒ−ｓｅａｌｉｎｌｒ ｃｕｒｒｅｎｔ）に対応する。

共通ベースノード２４６は抵抗器２４２および２４４によってバイアスされるの で、利得Ａを決定する負荷抵抗器Ｒａの実効値（ｅｆｆｅｃｔｉｖｅ　ｖａｌｕ ｅ）は、ロングテール対の各脚部のコレクタ抵抗２２６または２２８の値と、ベ ース抵抗２４２または２４４の値の並列結合と等しい、したがって、利得段の実 効負荷抵抗Ｒ１は、以下の式から得られる。

ここで、 旧は、抵抗器２２６または２２８いずれかの抵抗、Ｒ５は、抵抗器２４２または ２４４いずれかの抵抗である。

結果的に得られる実効値Ｒ８が所望の利得を与える限りＲｃおよびＲ５の値は広 い範囲から選択できるので、この形態は有用である。抵抗Ｒｂを低くし、一方抵 抗Ｒｃを高くするか、或いはその逆にしても、全く横わない。

トランジスタ２３６または２３８のいずれかにおける電流を変化させるのに必要 なベース電荷（ｂａｓｅ　ｃｈａｒｇｅ）は、ベース抵抗２４２および２４４の 電流によってではなく、この対の対向する部材によって供給されるので、ベース 回路に高い抵抗があることが、回路のスルーレートに重大な影響を与えることは ない、即ち、トランジスタ２３８をオンにすると、トランジスタ２３６および２ ３８それぞれのエミッタにおける電圧駆動の対称性により、その時点でオフに切 り替わりつつあるトランジスタ２３６からベース電荷が供給される。

同様に、抵抗器２２６および２２８の高い値によって、コレクタ負荷間にＤＣ電 圧降下を導入できるようになり、これを用いて、対数増幅器の利得段のスルーレ ートには悪影響を及ぼすことなく、増幅器の出力ノード２４８および２５０にお いて好ましいバイアスレベルを形成することができる。

この抵抗器ＲｂおよびＲ，間の純粋な負荷を分割することの柔軟性による付加的 な利点のため、コレクタおよびベース抵抗をある単位数の整数倍として作成する ことができ、この値を対数増幅器全体に対するバイアス系のどこかに用いること により、前記単位値が目標値とはかなり異なっていても、非常に精度の高い較正 を保証することができる。この単位値の全てが同一である限り、目標値からの単 位値のばらつきに対する補償を行うことができる。即ち、抵抗器の相対値は、抵 抗器の絶対値よりも重要である。

また、ノード２５８および２６０間の信号を、対数増幅器の次の利得段に直接接 続することもできる。しかしながら、後続の利得段は前の利得段に直接負荷をか けるので、トランジスタ２２２および２２４のベータに対する感度を補償するた めに、別の補償回路が必要となる。

本発明の全波検波器２１４−ｉの鍵となる特徴は、トランジスタ２３６および２ ３８の有効エミッタ領域が、トランジスタ２３４および２４０の有効エミッタ領 域よりも狭いことである。このトランジスタ対２３４．２３６および２３８．２ ４０間のエミッタ領域比は、λで表わされ、ここでλは１より大きい、即ち、ト ランジスタ１１２および１１４が「ｅ」のエミッタ領域を有するとすれば、この 場合トランジスタ１１０および１１６は、（λ）　（ｅ）のエミッタ領域比を有 することになる。「有効エミッタ領域」という用語を用いるのは、以下に説明す るように、エミッタ領域または領域比の差が、エミッタ領域を物理的に異ならせ ることによって、或は検波器のトランジスタの電気的制御によって、達成するこ とができるからである。

ゼロ信号状態では、トランジスタ２３４ないし２４０のベース間の電圧差は本質 的にはない。検波器のバイアスを流■６の一部が、以下のように、検波器の各ト ランジスタのエミッタ領域に比例して分割される。

Ｉ　Ｃ２３１はトランジスタ２３４のコレクタ電流、Ｉ　Ｃ２４゜はトランジス タ２４０のコレクタ電流である。

Ｉ　Ｃ２３６はトランジスタ２３６のコレクタ電流、Ｉｃ２゜はトランジスタ２ ３８のコレクタ電流である。

トランジスタ２３８および２４０は、一方の極性を有する信号に応答し、トラン ジスタ２３４および２３６は反対の極性を有する信号に応答する。検波器２１４ −ｉは全波検波器であるので、信号が一方の極性を有する場合、トランジスタ２ ３８および２４０は通電状態であり、トランジスタ２３４および２３６は遮断さ れる。逆に、信号が反対極性を有する場合、トランジスタ２３４および２３６が 通電状態となり、トランジスタ２３８および２４０は遮断される。

式（２）および（３）によって示されるように、出力ノード１２８に到達する検 波器バイアス電流Ｉ６の割合は、全波検波器内のトランジスタ対（２３４，２３ ６または２３８．２４０）の各々におけるエミッタ領域比の関数である。λには 「最適なｊ値があり、これは、バイアス電流ｌ、のいがなる所与の値に対し差に 対する検波器の感度を低下させることになる。

当業者であれば認めるであろう。全く逆に、λが非常に大きい時にも、ノード２ ５８および２６０における制限増幅器２１６−ｉがらの電圧出力が、トランジス タ２３４．２３６および２３８．２４０間の領域比のために、組み込みオフセッ ト電圧Ｖ。、を超えることができないので、検波器の効率はゼロに近付く、この オフセリｌ−を圧は５以下のように表わすことができる。

ここで、ｋはボルツマン係数、 Ｔは絶対温度、 ｑは＄荷である。

λが１００に等しい場合を考える０式（４）を用いて、Ｔ＝３００’　Ｋにおけ る有効オフセット電圧は、［２５，８５ミリボルト］・　［Ｉｎ　（１００）］ 、即ち１１９ミリボルトとなる。増幅器２１６−ｉの利得が１０ｄＢであるとす ると、トランジスタ２２２および２２４のコレクタ間のピーク出力電圧は、（３ ００″Ｋにおける理想的なトランジスタに対してＨ６３，５ミリボルトとなり、 したがって、トランジスタ対２３４，２３６または２３８．２４０のいずれかに 対するピーク差動駆動電圧は、（抵抗器２・↓２および２４４によるコレクタ信 号の分割により）８１．７５ミリボルトとなる。８１．７５ミリボルトはオフセ ット電圧の１１９ミリボルトよりも少ないので、このように高い値のλに対する 検波器がらの整流出力電圧は、非常に小さい。

利得段のいかなる所与の利得Ａに対しても、検波器のオフセット電圧■。１、あ る６表１は、利得Ａの所与の値に対するλの最適値の例を示す。

表１ 波器出力信号が得られる。

続の利得段において幾分信号が減衰することになる。この減衰は、入力ノード２ ２１．２２３および出力ノード２４８．２５０間の段の利得全体を正確に決定す るためには、知らなくてはならないものである。トランジスタ２３４および２３ ６の動作を説明するが、この説明には、トランジスタ２３８および２４０の動ｆ １１：についても同等の力を入れる。

増幅器段２１６−ｉからの出力は完全に差動的であるので、ノード２４６の電圧 は実質的に固定されている。逆に、小さい信号に対しては、トランジスタ２３検 波器のバイアスＮＦ＆は、検波器のトランジスタ間で、式（２）および（３）に したがって分割するので、トランジスタ２３４および２３６の動的エミッタ抵抗 は、次のようになる。

ｒ　＠２３４は、トランジスタ２３４の動的エミッタ抵抗、Ｔ　ｌｊ、１は、ト ランジスタ２３４のコレクタ電流、ｌ、は、検波器のバイアスを流である。

ｒ−２１６は、トランジスタ２３６の動的エミッタ抵抗、Ｉ　ｅ２３Ｇは、トラ ンジスタ２３６のコレクタ電流、Ｉ６は、検波器のバイアス電流である。

結果的に、小信号に対する動的エミッタ抵抗は、次の比となる。

動的エミッタ面積は、■、或はＩ６のいずれからも独立している。動的エミ・７ り抵抗は、エミッタ領域の比と同−比である。結果として、信号Δｖｅｘｓ。番 よ、係数λ７　（Ｘ＋λ）だけ減衰される。この損失は予測可能であり、増幅器 ２１６−ｉにｊ）いて代かに高い利得を用いることによって、容易に補償を与え ること力ｆできる。この高い利得をＡｏと命名し、次の通りである。

本発明の利得段（ｇａｉｎ　ｓｔａｇｅ）のトポロジーの性能に関する重要な利 点は、利得段２１６−ｉが本来的に対称形であるため、ノード２４６の電圧が本 質的に信号に影響されないという事実から得られるものである。入力ノード２２ １及び２２３の夫々の信号電圧は、トランジスタ２２２及び２２４の夫々のコレ クタに変（ヒを生じさせ、それらコレクタの変化は、大きさが互いに完全に等し く、極性が互いに逆である。その結果として、また、ノード２４６の電圧が本質 的に一定不変であることから、トランジスタ２３６及び２３８のコレクターベー ス容量によって、入力信号に起因する電流変位が発生するということがない、こ のように対数出力への容量性結合が存在していないということは、高周波対数増 幅器にとって非常に重要なことであり、なぜならば、その種の電流変位は、高周 波領域における対数の精度を著しく劣化させるおそれがあるからである。既に述 べたように、カスコード・トランジスタ１６２及び１６４を省略することが可能 であるのは、以上の理由からである。

次に図４Ａについて説明すると、同図は、本発明の別実施例に係る対数利得段（ ｌａｇａｒｉｔｈｍｉｃ　ｇａｉｎ　ｓｔａｇｅ＞を示した図である０図４Ａに 示した利得段の動作は１図４に示した実施例に関して説明した動作と完全に同一 である。ただし、この図４Ａの実施例では、トランジスタ２３４Ａ、２３６Ａ、 ２３８Ａ及び２４ＯＡには同一のトランジスタを使用しており、それらのエミッ タ面積が互いに等しい、従って物理的なエミツタ面積比は「１」である、しかし ながら、トランジスタのＶｂｔの電圧を増減することによって、実効エミッタ面 積を異ならせることができる。従って、図４Ａにおいては、ノード２４６Ａへ印 加する電圧を増減することによって、トランジスタ２３４Ａと２３６Ａとの間と 、トランジスタ２３８Ａと２４０Ａとの間の実効エミツタ面積比を「１」でない 値にすることができる。ノード２４６Ａの電圧を低下させると、トランジスタ２ ３６Ａ及び２３８Ａが、あたかもそれらのエミッタ面積が夫々トランジスタ２３ ４Ａ及び２４０Ａのエミッタ面積よりも物理的に小さいかのように動作するよう になる。同様に、ノード２４６Ａの電圧を上昇させると、トランジスタ２３６Ａ 及び２３８Ａが、あたかもそれらのエミッタ面積が夫々トランジスタ２３４Ａ及 び２４０Ａのエミッタ面積よりも物理的に大きいかのように動作するようになる 。

これらを行なうことを、トランジスタの間の面積比を「合成する」と言う。

図４Ａに示したように、電流Ｉｂを供給する更に別の電流源２７ＯＡを追加する と、それによって、ノード２４６Ａの電圧を低下させる効果が得られ、そのため 、トランジスタ２３６Ａ及び２３８Ａのエミッタが、所与のノード２４６Ａのバ イアス電圧に対して通常流れるはずの電流よりも少ない電流しか流さないように なる。そのため、トランジスタ２３６Ａ及び２３８Ａの夫々のエミッタは、あた かもそれらが、トランジスタ２３４Ａ及び２４０Ａの夫々のエミッタよりも物理 的に小さいかのように動作するようになる。電流源２７０Ａによって発生される ｔ！（即ち１．）は、必ずＰＴＡＴ（絶対温度比例性）の電流であるため、トラ ンジスタ２３６Ａと２３６Ａとの間と、トランジスタ２３８Ａと２４ＯＡとの間 の「合成した面積比」は、温度変化に対して安定性を有するものになる。

このように電圧を利用して面積比を合成することで、トランジスタ２３６Ａ及び ２３８Ａの物理的な寸法を小さくすることができ、ひいてはそれらトランジスタ の夫々のベース−コレクタ容量を小さくすることができる。そして、ベース・コ レクタ容量を小さくすれば、増幅段２１６−ｉの容量性負荷が小さくなり、その 結果として帯域幅が広くなる。更には、抵抗２４２Ａ及び２４４Ａの値、及び／ または、電流Ｉ、を変化させることによっても、面積比を合成することができる 。また、抵抗２４２Ａ及び２４４Ａの抵抗値と電流Ｉ、の大きさとを、任意の比 率で組み合わせて、所望の面積比を合成することができる。更に、物理的面積比 と合成面積比とを任意の比率で組み合わせて、所望の総合面積比を得ることがで きる。この独特の特徴によって、モノリシック集積回路を製作する上での融通性 が得られており、なぜならば、物理的面積比と合成面積比との夫々の比率を適宜 選択することによって、様々なダイの寸法及び間隔に関する要件に適合させるこ とができるからである。

本発明は、例えば°８０３特許に記載されている対数利得段等の、同程度の対数 利得段の消費電力と比べて、その数分の１程度の１かな電力しか消費しない対数 増幅器の利得段を畳供するようシー設計したＬのである。しかしながら、対数利 得段が消費する電力を減少させると利用可能なダイナミックレンジも狭まって行 き、その原因の一端はトランジスタの寄生容量にある０本発明では、正確な対数 動作が得られる上限周波数は、検波を流Ｉ４が減少して消費電力が減少するとき の、ノード２４８Ａ及び２５０Ａ（またはノード２４８及び２５０）における有 限のスルーレートによって制約される０図４Ｂは、図４Ａの回路におけるこのス ルーレートによる制約を図示したものである（ここでは、スルーレートによる制 約をＩＩＺ４Ａの回路に関して説明するが、この説明は図４の回路にも全く同じ ように当てはまる）。キャパシタンス２８０Ｂ及び２８２Ｂは、寄生の影響と、 ノード２４８Ｂ及び２５０Ｂに夫々に接続される後続の回路の入力キャパシタン スとに起因する、出力ノードの合計キャパシタンスを表わしている。エミッタ・ フォロワ・トランジスタ２３４Ｂ及び２４０Ｂのうちの一方のトランジスタのベ ースが急に負電位に切り換えられたならば、そのトランジスタのエミッタの電圧 は、ノード・キャパシタンス及び検波電ｉｍＩ　ａによって定まる速度で低下し て行く。

ここでは具体的な例として、図４Ｂに示したように、ノード２５８Ｂに供給され ている入力信号が、正方向へ変化したものとする。また同様に、ノード２６０Ｂ に供給されている入力信号が、負方向へ変化したものとする。ノード２４８Ｂの 電圧は、波形２９０Ｂに示したように殆ど瞬間的に上昇して、ノード・キャパシ タンス２８０Ｂを充電する。これと対照的に、ノード２５０Ｂの電圧は低下せね ばならないが、その低下速度はノード・キャパシタンス２８２Ｂの可能な放電速 度によって制約される。この遅延を波形２８８Ｂで示した。その結果、ノード２ ５０Ｂの電圧が低下して行く間、トランジスタ２３８Ｂが実質的に非導通状態の ままであって、ノード２５２Ｂにおける検波回路及び利得段の合計出力には寄与 することができないことになる。この現象の全体としての結果は、入力信号の周 波数が高くなるにつれて実効利得（ｅｆｆｅｃｔｉｖｅ　ｇａｉｎ）が低下する ということであり、これによって、この利得段の利用可能な帯域幅が制約される ことになる。この状況が発生する主たる原因は、利得段の消費電力が小さいこと にあるが、ただしこの状況は、対数増幅器の利得段が単極性電源から電力を供給 されている場合に１±更に二化し、なぜならば、その場合には、ノード・キャパ シタンス２８０Ｂを速やかに放電させるために使用できたはずの負供給電圧が存 在しないからである。

次に図４Ｃについて説明すると、同図は、図４Ｂの回路のスルーレートに関する 制約を克服した、全波検波回２＆　（ｄｅｔｅｃｔｏｒ　ｃｉｒｃｕｉｔ）を示 した図である。この図４０の検波回路では、トランジスタ３００Ｃと抵抗３０２ Ｃとで電流源２５４Ｃが構成されており、また、トランジスタ３０４Ｃと抵抗３ ０６Ｃとで電流源２５６Ｃが構成されている。端子２９９Ｃへは、適当な温度安 定性バイアス電圧が供給されている。ノード３１０Ｃと３１２Ｃとの間にはキャ パシタ３０８Ｃが接続されている。ノード３１６Ｃと３１８Ｃとの間には第２の キャパシタ３１４Ｃが接続されている。

信号２８４Ｃがトランジスタ２３４Ｃのベース（ノード２５８Ｃ）へ供給される と、このトランジスタ２３４Ｃのコレクタには、その大きさが（ΔＶｘ＋ｏｅ） Ｘ（Ｃ：Ｉ２．、）の電荷Ｑｃのパルスが発生する。信号２８６Ｃの高速の立上 りを阻止しようとするキャパシタ３０８Ｃのインピーダンスは、負荷抵抗３１８ Ｃのインピーダンスよりもはるかに小さく、それゆえ、その電荷Ｑｃの殆ど全て がノード３１２Ｃへ伝達される。このノード３１２Ｃも、その電流パルスに対し ては低いインピーダンスを示す、ノード３１２Ｃの電圧は低下し、それによって トランジスタ３０４Ｃが、電荷Ｑｃを伝達するのに充分な時間に互って電流を導 通させる状態になる。そのため、ノード・キャパシタンス２８０Ｃは、何ら遅延 を伴わずにトランジスタ３０４Ｃからの電流によって充電される。ノード３１２ Ｃへ供給される電流の大きさは、信号２８６Ｃによって引き起こされた電圧変動 分だけノード２５０Ｃの電圧を変位させるのに必要な電流の大きさと厳密に一致 しているが、それでもなお、検波・セルのためのバイアス電流の適当な一部分が 残されている。

以上のトポロジーによれば、電源から余計な電力を供給することを必要とせずに 、負方向へ変化する出力端子のノード・キャパシタンスを、検波回路の正方向へ 変化する部分からの電流で充電することができる。

次にコ別二ついて＝ｔ′ｔ！すると、同図は、本発明の一実施例に係る対数増幅 器の利得段２００−ｉの詳細な回路図である１図５の回路は、単極性電源から電 力を供給するようにした非常に低消費電力の利得段であって、一般的には゛８０ ３特許の利得段の１つあたり消費電力の１０分の１以下の電力しが消費しない、 利得段２００−ｉは、制限増幅回路２１６−ｉと全波検波回路２１４−ｉとを含 んでいる。この利得段は、５ボルトの単極性電源がら電力の供給を受けて動作し 、その＋５ポル１〜の電圧は端子３３０に接続され、またグラウンドが端子３３ ２に接続される。端子３３４と３３６との間に対数入力信号が供給され、端子３ ３８と３４０との間に対数出力信号が発生される。また、復調出力信号が端子３ ８２に発生される。

トランジスタ３４２及び３４４と、抵抗３４６．３４８及び３５０とで、差動制 限増幅段２１６−ｉが構成されている。トランジスタ３５２と、抵抗３５４及び ３５６と、キャパシタ３５８とで、このトランジスタ増幅段のためのＰＴＡＴ（ 絶対温度比例性）の電流源が構成されている。’８０３特許及び′９０９特許に 記載されている方式で発生されるＰＴＡＴのベータ補償バイアス電圧が、端子３ ６０へ供給されるようにしである。

トランジスタ３６２．３６４．３６６、及び３６８と、抵抗３７０．３７２．３ ７４、及び３７６と、キャパシタ３７８及び３８０とで、全波検波段が構成され ている。抵抗３４６．３４８．３５０．３７０、及び３７２はいずれも、既述の 如く単位抵抗値を有する抵抗である。更に、端子３８２を利用して、この対数増 幅器の利得段の切片を調節するための電流を受け取るようにしても良い０図５に 示した実施例では、トランジスタ３６２．３６４．３６６、及び３６８はいずれ も、互いに等しいエミッタ面積を有するトランジスタである。トランジスタ３８ ４と、抵抗３８６．３８８．８９０及び３９２とは、トランジスタ３６２と３６ ４との間と、トランジスタ３６６と３６８との間の面積比を、図４に関連して説 明したのと同様の方式で７−ド３６５において合成するために用いられている。

トランジスタ３６８は、必要なＰＴＡＴのバイアス電圧を、端子３６０から抵抗 ３９２を介して受け取っている。

スルーレートを一二１を十−なうのキャパシタ３９４及−（３９６を、図４Ｃに 関して説明したようにして接続してあり、これらキャパシタは図４０に関して説 明したように動１ヤして、この利得段の高周波応答を強化する。

トランジスタ３９８及び４０４と、抵抗４００及び４０６と、キャパシタ４゜２ 及び４０８とで、全波検波回路のための温度安定性電流源が構成されている。

°８０３持許及び°９０９持許に記載されている方式で発生させた、温度補償を 施したバイアス電圧と、端子４１０に供給することによって、抵抗４１２を介し てトランジスタ３９８及び４０４のベースにバイアスをがけている。

ダイオード接続にしたトランジスタ４１４と、ピンチ抵抗４１６と、キャパシタ ４１８とは、出力端子３３８及び３４０のＤＣレベルを低下させるためのもので あり、そうすることによって、検波回路のトランジスタのバイアスの「上方余裕 」を増大させて、高周波領域における電源配線の反結合（ｄｅｃｏｕｐ　ｌ　ｉ 　ｎｇ　）が得られるようにしている。より詳しくは、１６にの抵抗であるピン チ抵抗４１６と、１０ピコフアラドのキャパシタであるキャパシタ４１８とによ って、がなり長い時定数が提供されるようにしており、それによって電源配線へ の外乱をフィルタ除去するようにしている。トランジスタ４１４を使用してその ベースを抵抗４１６に接続しているため、抵抗４１６の抵抗値が、トランジスタ を接続せずにがなり長い時定数を得るために必要な抵抗値よりも小さい値で済ん でいる。このフィルタはコーナー周波数が約ＩＭＨｚであるため、それより高い １００ＭＨｚ程度以上の高周波外乱が大きく減衰され、差動増幅回路のための更 なるノイズ・フィルタ除去の機能が得られている。ピンチ抵抗４１６の抵抗値は ベータ倍される（ＮＭＸ１６Ｋ）ため、このフィルタは、トランジスタを接続せ ずに温度変化を伴うフィルタ処理機能を得ようとする場合に必要な大容量のキャ パシタを使用せずに済むようになっている。

この対数増幅器の利得段を、複数の利得段をカスケード接続して構成した完全な 対数増幅器システムの中で使用する場合には、正確な動作を維持するために入力 信号レベルの変動に伴う位相の変動を抑制する必要がある。周知の如く、位相誤 差は、いかなる多極システムでも発生する位相遅れの自然累積によって生じる。

しかしながら、位！！！れの大きさを予測する５：とは、対数増幅器のような非 線形システムでは、線形システムの場合よりはるかに困難である。フィードパ・ ツク用キャパシタ４２０及び４２２は、入力信号レベルの変動に伴う位相の変動 を可及的に小さく抑えるためのものである。

本発明の別の一局面によれば、以上に説明した対数増幅器の利得段を、２つの増 幅段チェーンを備えた対数増幅器において特に有利に使用できるということがあ る。ただし、以上に開示した対数増幅器の利得段をそのような増幅器構成におい て利用することができるということは、それを利用することが必須だということ ではない。例えば゛８０３特許に開示されている対数増幅器の利得段等の、その 他の対数増幅器の利得段も同様に利用することができる。

°８０３特許の図５には、複数の利得段（Ｎ個のゲイン要素）または複数の減衰 段（５個の減衰器）を介して駆動される、複数のリミッタ要素から成るパラレル ・アレイが図示されている。それら複数のリミツタ段の各々の複数の出力がその まま加え合わされて、対数出力信号が生成されている。このパラレル・チェーン は、更なる増幅を必要としない大振幅の入力信号に対しては、良好に機能する。

しかしながら、リミッタ・セルの複数の出力がそのまま加え合わされて出力信号 とされ、更なる増幅が行なわれないために、この種の回路トポロジーの有用性は 、入力信号が小振幅のものである場合には限られたものとなっている。

°８０３特許の図６には、複数の増幅段３２−ｎを直列に接続した直列接続チェ ーンであって、そのチェーンの出力と個々の増幅段の複数の出力とを加え合わせ ることによって平均出力信号を得るようにしたものが示されている。この回路ト ポロジーによれば、小信号入力に対する増幅は行なわれるが、一般的に入力信号 が大振幅のものであると、そのチェーンの中の全ての増幅段を限界状態にしてし まうため、回路全体としてはその入力信号に対応した適正な出力信号を発生する ことができない場合がある。

寓精度の対数増幅器を設計する際には、利得段に対してそのダイナミックレンジ を広げるような変更を加えることが望まれるが、その種の変更を加えると回路の ノイズ・レベルが上昇する傾向があるため、一般的に利得段に対してその種の変 更を加えろこと）まノイズ条件の点で不可前である。特にこの二とが言えるのは 、複数の利得段を、通常行なわれているように、ＡＣ結合ではな（ＤＣ結合によ って結合した多段対数増幅器の場合である。ＡＣ結合では、直前の増幅段のノイ ズを除去するバイパス・フィルタ機能を提供できないため、各増幅段からのノイ ズが増幅回路のチェーンの全体を通して伝達されて、使用可能なダイナシックレ ンジの中にひずみを発生させることになる。

図６に示した対数増幅器の回路トポロジーは、対数増幅器のダイナシックレンジ を広げることによって、比較的大振幅の入力信号を取り扱えるようにすると同時 に、比較的小振幅の入力信号の増幅機能も得られるようにし、しがも、適当なノ イズ余裕を維持して高性能を達成するようにした回路トポロジーである６図６の 回路５００は、２つの対数増幅段チェーン５０２，５０４を備えている。それら 対数増幅段チェーン５０２，５０４は、各々が複数の対数増幅段５０６−ｉ、５ ０７−ｉを含んでいる。増幅段チェーン５０２はＮ個の増幅段を含んでおり、増 幅段チェーン５０４はＭｉｌｌの増幅段を含んでいる。ＮとＭとは互いに等しく ても良く、異なっていても良い。各々の増幅段５０６−ｉ、５０７−ｉの出力は 、加算器５０８−ｉ（例えばアナログ加算器）に供給されている。更に、各加算 器の出力は隆続の加算器へ供給されており、これが加算器チェーンの中の最後の 加算器５０８−ｎまで連続しており、この最後の加算器５０８−ｎから対数出力 が送出される。入力信号Ｖ１は、増幅段チェーン５０２へは直接供給され、一方 、増幅段チェーン５０４へは減衰器５１０を介して供給される。従って、増幅段 チェーン５０４へ供給される信号の振幅は、増幅段チェーン５０２へ供給される 信号の振幅よりも小さい。

図７は、増幅段チェーン５０２．５０４の動作を示した図である。増幅段チェー ン５０２は入力信号を直接受は取るため、曲線５１２に対応した出力を発生する 。これに対して、増幅段チェーン５０４は、曲線５１４に対応した出力を発生す る１曲線５１２と曲線５１４との間の入力信号軸の方向のずれの距離は、減衰器 ５１０が提供する減衰量Ａ（単位はｄＢ）の関数になる。図７から明らかなよう に、増幅段チェーン５０４は、減衰器５１０へ充分な大きさの信号が供給される ように？、−Ｓまで１烈即九へ力信号が点５１６へ２するまでは応答を開始しな い。

しかしながら入力がそれより小さな領域でも、増幅段チェーン５０２の方は既に 入力信号■、に応答しており、曲線部分５１８に対応した出力を発生している。

入力信号レベルが充分に大きくなり、従って入力信号Ｖ、の振幅が大きくなった ために、増幅段チェーン５０２の中の全ての増幅段が限界状態に至ったならば、 増幅段チェーン５０４が、曲線部分５２０で示したようにその入力信号■、に応 答し始める。

１２１７Ａは加算器５０８ｎから発せられる出力を示した図である１曲線５２２ は、曲線５１２と曲線５１４とを単純に加え合わせたものである。従って図６の トポロジーを採用すれば、対数増幅器を、小振幅の入力信号に応答して最小のノ イズで増幅機能を提供し得るようにすると同時に、大振幅の入力信号に対して正 確に応答し得るように、そのダイナミックレンジを広げることができる。

°８０３特許に特記されているように、同特許に記載されているシステムの対数 切片に、温度安定性を付与する方法には、完成した増幅システムの前方にＰＴＡ Ｔの減衰器を備えるという方法や、出力ノード（即ち電流加算接続点）へ、何も 手段を講じなければ発生するはずの切片移動を相殺するように、温度と共に変１ ヒするＮａを導入するという方法がある０本発明の更に別の一局面として、出力 が電圧の形で発生される場合に、対数切片に温度安定性を付与するということが ある。

図５には、ロング・テールド・ベア（ｌｏｎｇ−Ｌａｉｌｅｄ　ｐａｉｒ）を増 幅段として使用した回路を示してあり、このロング・テールド・ベアは、トラン ジスタ３４２及び３４４と、抵抗３４６．３４８及び３５０とを含んでいる。ロ ング・テールド・ベアを使用したことの必然的な結果として、対数切片が温度に 比例するようになっている。解析によって判明したところによれば、結果的に得 られる対数関数の切片は、約２７℃では約０．０２８９　ｄＢ／”Ｃの割合で、 温度の上昇と共に値が増大する。従って、対数切片を温度変化に対して安定させ るためには、対数増幅器の出力部に、−０，０２８９ｄＢ／’Ｃに相当する補正 を加える必要がある。更に、用途によっては、ＣＭＯＳアナログ・ディジタル・ コンバータ等の後続の回路へ適切なレンジ″ニー洪するなうに１±出力信号を増 幅する必要がある場合もある。更に、この種類の回路を使用しているときには、 対数増幅器の出力をグラウンド電位（即ち「０」ボルト）にまで落せるようにし ておくことがしばしば望まれる（特に対数増幅器に電力を供給している電源が単 極性電源である場合にそれが望まれる）、更に、用途によっては、出力に対して 何らかの復調後フィルタ処理を施すことが必要なこともある。

（２１８は、以下に詳細に説明する本発明の出力増幅回路において使用可能な、 バイアス回路を示した図である。このバイアス回路６００は、端子６０２が電源 電圧に接続され、端子６０４がグラウンドに接続される。また、このバイアス回 路６００は、端子６０６にバイアス電力を発生する。この種のバイアス回路を使 用した場合の必然的な結果として、端子６０６におけるバイアス信号は、トラン ジスタ６０８のベース−エミッタ電圧に起因した小さな負の温度係数を持つこと になる。この温度係数は、約−２Ｊ／”Ｃである。端子６０６のバイアス電圧は 、図示した定数の部品を選択した場合には、電源電圧の約４分の１に、上記温度 係数を含んでいるベース−エミッタ電圧を加えた電圧になる。

図９は出力増幅回路を示した図であり、この出力増幅回路は、対数切片を温度補 償する機能と、ｆｌｌ後後フィルタ処理機能と、必要なゲインとを提供すると共 に、二の出力増幅回路の出力をグラウンド電位（即ち「０」ボルト）にまで落せ るようにしたものである。この回路７００は、その端子７０２に（即ちオペアン プ７１２の非反転入力に）対数増幅器の利得段の例えば端子３３８ないし３４０ の出力が洪給される。ノード７０２が、利得段の出力とこのノード７０２との間 に介装されたカレント　ミラー等によって電流駆動されている場合には、抵抗７ ０４．７０６と、キャパシタ７０８．７１０と、オペアンプ７１２とによってサ レン・キー　フィルタ（Ｓａｌｌｅｎ−ｋｅｙ　ｆｉｌｔｅｒ　）が構成され、 それによって復調後フィルタ処理機能が得られるようにしている。オペアンプ７ １２のゲインは、抵抗７１４．７１６．７１８、及び７２０を選定することによ って設定される。バイアス電力は１図８のバイアス回路から端子７２２へ洪給さ れる。

負の温度（糸数を有するバイアス電圧を使用すると共に、オペアンプ７１２の反 −人力：こ氏抗をｎ−すＳ二とによって、良磐に規定された負の温度係数が得ら れるようにしており、この負の温度係数を、複数の利得段から発生される対数電 圧出力に加え、それによって、利得段の中のトランジスタ増幅回路への温度の影 響を相殺するようにしている。使用する夫々の抵抗の抵抗値は、適切な温度係数 が得られる値に選定する。ただし、それら抵抗７１４．７１６．７１８及び７２ ０はその他の機能ら併せて提供し得るものである。即ち、図示の実施例では、そ れら抵抗７１４．７１６．７１８．７２０の抵抗値は、以下に詳細に説明する３ つの条件を同時に満足する値に選定しである。第１に、それらの抵抗値は、対数 切片を温度変化に対して安定した値に維持するのに碇・要な、対数切片補正の機 能を提供できるように選定しである。第２に、それら抵抗の抵抗値は、増幅回路 ７１２のゲインを個々の用途の必要条件に適合した値に設定するように選定しで ある。

第３に、それら抵抗の抵抗値は、出力ツードア２４の電圧をｒ□、ボルトに落す ことができるように選定しである。

以上に具体的なバイアス回路及び温度補償回路を図示して説明したが、良好に規 定された負の温度係数を有する電圧をオペアンプ７１２の反転入力へ供給できる 回路でありさえすれば、以上に説明した以外のその他の回路を使用することも可 能であることに注意されたい、総体的概念というべきものは、良好に規定された 負の温度係数を有する電圧を、出力増幅回路（この出力増幅回路は単なるバッフ ァ増幅回路であっても良い）の反転入力へ供給することによって、利得段の中の ロング・テールド・ベアの温度係数を目的に適うように補償して、温度補償した 対数切片を有する対数出力を、出力増幅回路の出力部に発生させるということに 他ならない。

具体的な例を示すことが、説明のために有用であろう。

１２１１０は、以上の条件を満足した具体的な回路の例を示した図である０図１ ０の回路８００は、出力ノード８０２の出力を「ｏ」ボルトにすることができ、 増幅率が「２」の増幅機能を提供し、また更に、対数切片に温度変化に対する安 定性を付与するために必要な補正電圧を提供する。この回路８ｏｏにおいて、端 子８０４は電源電圧に接続され、端子８０６はグラウンドに接続される。端子８ １１：よノイズ性ＭＩ　Ａ、１１３　ｒ’＝するための分離グラウンドを提供し ている。端子８０８へは、回路６００からバイアス電力が供給される。端子８１ ０へは、増幅段から対数信号が供給される。端子８１２を、図５に関して説明し た方式で利用して、対数増幅器の利得段の切片を調節するための電流を供給する ようにしても良い、この図１０の回路の特別の利点の１つとして、オペアンプ７ １２が、トランジスタＱＮＩ、ＱＮ２、ＱＮ４、及びＱＮ３で構成されているた め、容易に構成できる簡明な構造になっているということがある。ただしこの回 路には、端子８１０へ供給する電圧信号を適切に「０」ボルト信号にすることが できないという短所があり、その原因は、ＱＮ４のベース・エミッタ電圧がトラ ンジスタＱＮＩのコレクタを順方向バイアスしているということにある。しかし ながら、以下に説明するように、負・帰還経路内の抵抗の抵抗値を適宜選定する ことによって、この簡明な構成の出力増幅回路を使用して、しかも出力ノード８ ０２を「ｏ」ボルトにすることが可能になる。

図９のサレン・キー・フィルタは、［２１１０では、キャパシタＣＮＩと、キャ パシタＣＮ２と、抵抗ＲＮ２と、抵抗ＲＮＩＡ、ＲＮＩＢ及びＲＮＩＣとで構成 されている。抵抗７１４に相当しているのは抵抗ＲＮ５であり、抵抗７１６に相 当しているのは抵抗ＲＮ６Ａ及びＲＮ６Ｂである。抵抗７１８に相当しているの は抵抗ＲＮ７Ａ及びＲＮ７Ｂである。抵抗７２０に相当しているのは抵抗ＲＮ１ ２Ａ、ＲＮＩ２Ｂ、ＲＮＩ２Ｃ及びＲＮ１２Ｄである。トランジスタＱＮ５、Ｑ Ｎ６、ＱＮ７と、抵抗ＲＮ４と、キャパシタＣＮ４とで、出力ノード８０２を駆 動している。抵抗ＲＮ４は、ＱＮ４とＱＮ３とで構成されているカレント・ミラ ーからの駆動電流が、ＱＮ６以外へ流れるのを防止している。

入力に関する対数勾配が１８．７５　ｍＶ／ｄＢである場合には、対数切片を温 度変化に対する安定性を備えたものにするために出力増幅回路の入力部へ導入す る必要のある補正量は−０，０２８９＼１８．７５　ｍｖ、／’Ｃである。これ を計算すると、この補正量は−０，５４２ｍＶ、／”（：になり、これを、増幅 回路７１２の反転入力（即ちトランジスタＱＮ２のベース）に導入するようにす る。端子８０８の電圧は、約２１Ｃ（これは、バイアス電圧に、２７°Ｃにおけ る■６．の０．７　Ｖを加えた値である〉から、＋　Ｓ＋　、、＋１．１，１℃ （二ｌ−は、！北６００の中のトランジスタ６０８のベースバンド・ンタ電圧の 温度係数である）を差し引いた値になる。図中に記入した、抵抗ＲＮ１２Ａ、Ｒ Ｎ１２Ｂ、ＲＮ１２Ｃ，ＲＮ１２Ｄ、ＲＮ７Ａ、ＲＮ７Ｂ、ＲＮ５、ＲＮ６Ａ、 及びＲＮ６Ｂの夫々の抵抗値は、補正量等の値が以上の値である場合に、必要な 温度補償が得られ、しかも出力段のゲインが「２」になるように選定した抵抗値 でりる。

以上の回路は更に、ノード８０２のＤＣレベル即ち出力を約１．３２Ｖだけ低下 方向ヘシフトさせるという利点も有しており、従って、オペアンプから成る増幅 回路への入力電圧を常に、グラウンド電位より、充分に高い電圧分だけ上に維持 して、二の増幅回路のコモン・モード　レンジに関する制約を回避しつつ、出力 ノード８０２の電圧を最小出力である「０」ボルトにすることが可能になってい る。二の出力回路によれば、オペアンプから成る出力増幅回路の反転入力へ補正 係数を導入して対数切片に温度安定性を付与することができ、出力増幅回路のゲ インを制御することができ、そして更に、出力増幅回路の出力ノードのＤＣレベ ルをシフトさせることができる。

以上の回路の説明は復調用の対数増幅器に関するものであったが、対数切片に温 度安定性を付与するこの技法は、入力信号値の大きさだけが変］ヒしてその正負 符号が変化しないような瞬間入力に応答するベースバンド対数増幅器にも同様に 適用可能である。

以上、本発明の具体的な実施例について説明したが、当業者であれば、様々な変 更、改変、及び改良にも容易に相当するであろう、それらの変更、改変、及び改 良は、ここには明示しないが、本発明の開示の一部たるべきものであり、本発明 の概念並びに範囲に含まれるべきものである。従って、以上の説明はあくまでも 具体例を示すためのものであって、本発明を限定するものと解釈されてはならな い。本発明の範囲は、請求項に明記されたちの並びにそれと均等なものとして限 定される以外は、何ものによっても限定されるものではない。

〈鳴−一１１インリ ＜ｆ來　イナ１す 補正書の翻訳文提出書 （特許法第１８４条の８）

Claims (1)

1. 【特許請求の範囲】 １．瞬時入力信号に応答して該入力信号の対数値に対応した出力信号を発生する 対数増幅器の利得段において、 前記入力信号を受け取る入力部と中間出力信号を発生する中間出力部とを有する トランジスタ増幅回路と、 前記トランジスタ増幅回路の前記中間出力部に接続した前記中間出力信号を受け 取る入力部と、前記出力信号を発生する出力部とを有し、整流回路を含んでいる 全波検波回路であって、前記整流回路が、該全波検波回路の前記入力部へ供給さ れた信号を復調するための互いに異なった実効エミッタ面積を有する複数のトラ ンジスタを含んでいる、全波検波回路と、を備えたことを特徴とする対数増幅器 の利得段。 ２．電力を余計に消費することなく前記利得段のスルーレートを増大させるスル ーレート増大手段を更に備えたことを特徴とする請求項１記載の対数増幅器の利 得段。 ３．前記全波検波回路が、互いに異なった極性を有する入力信号に夫々応答する ２つの半波整流回路を含んでいることを特徴とする請求項２記載の対数増幅器の 利得段。 ４．前記スルーレート増大手段が、前記２つの半波整流回路の間に接続した複数 のキャパシタを含んでいることを特徴とする請求項３記載の対数増幅器の利得段 。 ５．前記入力信号のしベルの変動に伴う前記出力信号の位相の変動を低減するた めの出力信号位相変動低減手段を更に備えたことを特徴とする請求項１記載の対 数増幅器の利得段。 ６．前記入力信号のレベルの変動に伴う前記出力信号の位相の変動を低減するた めの前記出力信号位相変動低減手段が、前記入力部と前記出力部との間に接続し た少なくとも１つのキャパシタを含んでいることを特徴とする請求項５記載の対 数増幅器の利得段。 ７．前記利得段が必要とする電力を単極柱電源からの電力だけでまかなえること を特徴とする請求項１記載の対数増幅器の利得段。 ８．前記互いに異なったエミッタ面積を、前記整流回路の前記複数のトランジス タのエミッタ面積を物理的に異ならせることによって達成していることを特徴と する請求項１記載の対数増幅器の利得段。 ９．前記整流回路の中の少なくとも１つのトランジスタのベースとエミッタとの 間の電圧を制御することによって前記互いに異なったエミッタ面積を合成する手 段を更に備えたことを特徴とする請求項１記載の対数増幅器の利得段。 １０．対数増幅器において、 Ｎ個の利得段を直列接続した第１直列接続チェーンであって、第１入力部を有し 、前記Ｎ個の利得段の各々が、瞬時入力信号に応答して該入力信号の対数値に対 応した出力信号を発生するようにした、第１直列接続チェーンと、Ｍ個の利得段 を直列接続した第２直列接続チェーンであって、第２入力部を有し、前記Ｍ個の 利得段の各々が、瞬時入力信号に応答して該入力信号の対数値に対応した出力信 号を発生するようにした、第２直列接続チェーンと、前記第１入力部と前記第２ 入力部との間に接続した減衰器と、複数の加算器を直列接続した加算器直列接続 チェーンであって、前記複数の加算器の各々が、前記第１直列接続チェーン及び 前記第２直列接続チェーンの中の夫々の利得段からの出力信号を受け取ってそれ ら出力信号を加え合わせた合計信号を発生するようにした、加算器直列接続チェ ーンと、を備えたことを特徴とする対数増幅器。 １１．Ｎ個の利得段から成る前記チェーン及びＭ個の利得段から成る前記チェー ンの中の各々の利得段が、 前記入力信号を受け取る入力部と中間出力信号を発生する中間出力部とを有する トランジスタ増幅回路と、 前記トランジスタ増幅回路の前記中間出力部に接続した前記中間出力信号を受け 取る入力部と、前記出力信号を発生する出力部とを有し、整流回路を含んでいる 全波検波回路であって、前記整流回路が、該全波検波回路の前記入力部へ供給さ れた信号を復調するための互いに異なった実効エミッタ面積を有する複数のトラ ンジスタを含んでいる、全波検波回路と、を備えた利得段であることを特徴とす る請求項１０記載の対数増幅器。 １２．電力を余計に消費することなく前記利得段のスルーレートを増大させるス ルーレート増大手段を更に備えたことを特徴とする請求項１１記載の対数増幅器 の利得段。 １３．前記全波検波回路が、互いに異なった極性を有する入力信号に夫々応答す る２つの半波整流回路を含んでいることを特徴とする請求項１２記載の対数増幅 器の利得段。 １４．前記スルーレート増大手段が、前記２つの半波整流回路の間に接続した複 数のキャパシタを含んでいることを特徴とする請求項１３記載の対数増幅器の利 得段。 １５．前記入力信号のレベルの変動に伴う前記出力信号の位相の変動を低減する ための出力信号位相変動低減手段を更に備えたことを特徴とする請求項１１記載 の対数増幅器の利得段。 １６．前記入力信号のレベルの変動に伴う前記出力信号の位相の変動を低減する ための前記出力信号位相変動低域手段が、前記入力部と前記出力部との間に接続 した少なくとも１つのキャパシタを含んでいることを特徴とする請求項１５記載 の対数増幅器の利得段。 １７．前記利得段が必要とする電力を単極性電源からの電力だけでまかなえるこ とを特徴とする請求項１１記載の対数増幅器の利得段。 １８．前記互いに異なったエミッタ面積を、前記整流回路の前記複数のトランジ スタのエミッタ面積を物理的に異ならせることによって達成していることを特徴 とする請求項１１記載の対数増幅器の利得段。 １９．前記整流回路の中の少なくとも１つのトランジスタのベースとエミッタと の間の電圧を制御することによって前記互いに異なったエミッタ面積を合成する 手段を更に備えたことを特徴とする請求項１１記載の対数増幅器の利得段る２０ ．対数増幅器において、 各々が瞬時入力信号に応答して該入力信号の対数値に対応した出力信号を発生す る複数の利得段を備えており、 前記複数の利得段の各々は、前記入力信号を受け取る入力部と中間出力信号を発 生する中間出力部とを有するトランジスタ増幅回路と、全波検波回路とを含んで おり、該全波検波回路は、前記トランジスタ増幅回路の前記中間出力部に接続し た前記中間出力信号を受け取る入力部と、前記出力信号を発生する出力部とを有 しており、該全波検波回路は整流回路を含んでおり、該整流回路は、該全波検波 回路の前記入力部へ供給された信号を復調するための互いに異なった実効エミッ タ面積を有する複数のトランジスタを含んでおり、反転入力と非反転入力とを有 する出力増幅回路を備えており、前記非反転入力は前記複数の利得段の出力を受 け取り、前記反転入力は負の温度係数を有する電圧を受け取るようにしてあり、 該出力増幅回路はその出力部に、温度安定性を備えた対数切片を有する出力信号 を発生する、ことを特徴とする対数増幅器。 ２１．所定抵抗値比を有する少なくとも２つの抵抗によって前記負の温度係数を 有する電圧が供給されるようにしてあることを特徴とする請求項２０記載の対数 増幅器。 ２２．前記出力増幅回路が更に、前記所定抵抗値比によって定まるゲインを有す ることを特徴とする請求項２１記載の対数増幅器。 ２３．前記出力増幅回路は単極性電源から電力を供給されているロング・テール ド・ペア差動増幅回路であり、前記所定抵抗値比が更に、前記出力増幅回路の出 力を、該差動増幅回路のコモン・モード・レンジを超えることなくグラウンド電 位に至らせることができる抵抗値比であることを特徴とする請求項２２記載の対 数増幅器。 ２４．前記トランジスタ増幅回路に接続した、ベータ倍したピンチ抵抗とキャパ シタとを含んでいるノイズ・フィルタ回路を更に備えたことを特徴とする請求項 １記載の対数増幅器の利得段。