JPH07507182A

JPH07507182A - 三次元マルチチップモジュール

Info

Publication number: JPH07507182A
Application number: JP5515866A
Authority: JP
Inventors: バーンハーツ、アンソニー、フレデリック; ピーターセン、ロバート、ウイリアム
Original assignee: US Department of Energy
Current assignee: US Department of Energy
Priority date: 1992-03-13
Filing date: 1993-03-08
Publication date: 1995-08-03
Also published as: EP0630521A1; WO1993018547A1; US5241450A; EP0630521A4

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】三次元マルチチップモジュール合衆国政府は、ローレンス・リバーモア・ナショナル・ラボラトリ（ＬａｗｒｅｎｃｅＬｉｖｅｒｎｔ＋ｒｅ　Ｎａｔｉｏｎａｌ　Ｌａｂｏｒａｔｏｒｙ）の作業に関する合衆国エネルギー省とカリフォルニア大学との間の契約番号Ｗ−７４０５−ＥＮＧ−４８に従って、本発明の権利を有する。

閃浬出願Ω担豆釜胆本件出願は、本件出願と同日に出願され、発明時及び現時点において同出願人によって所有され、フェースダウンボンディングチップのマイクロチャネル冷却（ＭＩＣＲＯＣＨＡＮＮＥＬ　Ｃ００ＬＩＮＧ　ＯＦ　ＦＡＣＥ　ＤＯＷＮ　ＢＯＮＤＥＤ　ＣＨＩＰＳ）と題する米国特許出願に関連する。

発明Ω背量発明の分野本発明は、集積回路実装技術に関し、より詳細には、集積回路の高密度スタックを含む三次元実装に関する。

閃浬芝座り置型コンパクトな集積回路実装体を製造する必要性が増大している。パッケージの遅延はコンピュータのサイクル時間の重要な部分に貢献して集積回路のクロ・ツク速度が増大するので、実装技術は改善されなければならない。従って、ボードレベルの演算要素（例えば、パッケージされたダイス又は集積回路チップ）も、基本となる集積回路の演算要素のサイズがチップのクロック速度の増大を許容するために収縮しなければならないように、収縮しなければならない。また、航空宇宙産業、航空機産業及び他の用途においては、サイズ及び重量の減少は、速度に無関係にそれ自身極めて重要な目標である。

高速のロジックデバイス又はパワーデバイスにおいては、上述の目標を達成するために必要とされる高実装密度は、冷却に関する重要な問題を提起する。商業的なメインフレームコンピュータは、１平方センチメートル当たり概ね２０ワツトを消費するが、次世代のガリウム砒素ロジックの場合には、１平方センチメートル当たり４０ワツト以上を消費する。将来のＥＣＬバイポーラロジックの場合には、１平方センチメートル当たり１００ワ・ノド以上の熱を発生することがあり得る。

高密度集積回路の実装技術に関連する他の問題は、通常使用されるワイヤボンディング、自動化されたテープボンディング（ＴＡＢ）　、及び、フリップチップ接続技術に起因する。特に、そのような技術は、高密度実装型のシステムの入出力能力を制限する。また、クロック速度が引き続き増大するに連れ、ＴＡＢ及びワイヤボンドのインダクタンスが、エツジ速度及びクロック速度を制限し始める。

上述の問題の多くを解決するために、ハイブリッドウェーハスケールの実装体すなわちパッケージが開発されている。そのようなハイブリッドウェーハスケールのパッケージは、シリコン回路基板に接続された集積回路から構成され、上記シリコン回路基板は、マイクロチャネル型のヒートシンクに接続することができる。集積回路チップは、薄膜の共晶接続すなわち共晶ボンドによって、シリコン回路基板に接続される。そのような接続は、親密な端子、並びに、回路基板との機械的な接触をもたらす。シリコン回路基板は、平坦化された薄膜相互接続システムを有する。レーザパターニングは、チップの回路基板に対する相互接続を取り付けられたチップの垂直壁の上に直接形成することを許容する。このレーザバターニングはワイヤボンディング又はＴＡＢによって得られるものよりも、より高いＩ１０密度、並びに、より良好な電気的な特性を生ずる。マイクロチャネル型のヒートシンクの採用は、通常のコンピュータ冷却技術に比較して、パッケージの全体的な熱抵抗を単位面積当たり５０以上の割合で減少させる。

従って、ハイブリッドウェーハスケールのパッケージは、密に実装された集積回路を可能とすると同時に、高速のＬＳＩ、ＶＬＳＩＳＵＬＳ１部品に一般に伴う大きな熱流束及び高いビンアウトを許容する。更に前進させるために、上記技術及び関連する技術をボードレベルにおける二次元からシステムレベルにおける三次元へ拡張することが望ましい。

灸町歩１本発明は、ハイブリッドウェーハスケールのパッケージ技術を三次元に拡張し、集積回路システムのサイズ及び重量を減少させるものである。ボード間のワイヤ長さを大幅に減少させることができるので、サイズの減少は速度も増加させる。

本発明の１つの特徴によれば、複数のマルチチップモジュール（ＭＣＭ）が重ね合わされて接続される。少なくとも１つの側部を接続しない状態で残し、ＭＣＭの特定の設計構想に応じて、冷却材の分配のため、より多くの相互接続構造のため、あるいは他の特徴のために使用することができる。ＭＣＭは、第１の主表面においてアクセス可能な平坦化された相互接続構造を有する回路基板と、該回路基板に接続された集積回路チップとを備える。

チップは、「フリップチップ」型の技術を用いて回路基板に接続することができ、また、レーザバターニング技術を用いてチップの側部の周囲にバターニングされた相互接続によって、回路基板の平坦な相互接続である裏側に接続すること　 ′ができる。

各々の回路基板の周辺部の周囲では、長く狭い「ダミーチップ」が完成した回路基板に接続されて周壁を形成する。その壁部は、回路基板のどのチップよりも高く、これにより、上記回路基板の平坦な背面は周壁に接触するだけである。モジュール間の相互接続は、回路基板の側部並びに周壁の上に同一の態様でレーザパターニングされ、また、恐らく同時に、チップの回路基板に対する相互接続がレーザパターニングされる。上方の接続は下方の接続から容易に分けられ、これにより、モジュール間の接続は、モジュール自身の上で処理することができる。

この理由により、また、モジュール間の接続の密度により、モジュールスタックとは別のマルチレベル相互接続、あるいは、他の背面相互接続構造は全く必要とされない。モジュール間の相互接続は、同一平面上にある伝送線を用いて形成され、これにより、回路基板間のインターフェースにおける信号反射すなわち信号反射が防止される。回路基板間のスペースは名目的なものであり、また、機械的及び熱流を考慮した回路基板の厚みは２〜３＋ミルである。幾つかの用途においうことができる。

スタックとしての重ね合わせ（重積）及び接続の前に、各々の回路基板を検査するために、同一平面上の伝送線を側方に拡張し、モジュールの背面のプローブ点の二次元配列にする。これにより、プローブの分離を回路基板の側部及び接続面に、レーザパターニングを使用することにより得ることのできる約４ミルの分離から好適な１５〜２０ミルの分離にすることができる。これは一般に、高い値の品物すなわちチップを取り付ける前に、未形成のモジュールの相互接続構造を検査することを可能にする。次に、形成されたモジュールの機能性を検査することができる。スタックの底部モジュールのプローブ列を用いて完成したスタックの機能性を検査することができる。そのようなテストの後に、背後のテストブローブパソトをレーザアブレーションによって回路基板の相互接続から切断し、これにより、そのようなパッドが、信号立ち上がり時間を減少させるスタブにならないようにすることができる。

スタックを垂直方向に通る熱流路を提供する内壁すなわちペデスタルを形成することにより、スタックの熱流特性を改善することができる。また、伝送線又は電源及び接地導体をペデスタル又は内壁に接続し、これにより、相互接続構造の柔軟性を改善することができる。

本発明の他の特徴及び１す点は、以下の図面の簡単な説明、並びに、請求の範囲から理解されよう。

吐り巳１ピヒ壱朋本発明の好ましい実施例を図１乃至図１２を参照して詳細に説明する。

図１は、重ね合わされ且つ周辺部の周囲にハンダバンプ接続された個々のマルチチップモジュール（例えばモジュール１０）を備える三次元ハイブリッドウェーハスケール型のパッケージを示している。ハンダは、同一平面上の伝送線を１つのモジュールから他のモジュールに接続し、これにより、インピーダンスの不連続及び寄生（ｐａｒａｓｉｔｉｃｓ）を阻止している。モジュール間の接続は、回路基板の周辺部の周囲に形成されるので、検査可能且つ修理可能である。

各々のマルチチップモジュール１０は、回路基板１１と、例えば該回路基板に設けられた複数の集積回路チップ１２．１３．１４とを備えている。周壁１５は、回路基板１１の周辺部に接続されている。周壁１５は、モジュール間の接続を行うための伝送線並びに電源及び接地用の導体を保持している。

図２は、本発明のマルチチップモジュールの相互接続構造の詳細図である。図２に示すように、回路基板１１は、第１の主表面２０と、第２の主表面２１とを備えている。第１の主表面２０には、平坦化されたマルチレベル型の薄層相互接続構造２２が形成されている。集積回路チップ（例えばチップ２３）が、薄膜共晶２４を用いて、チップの背面に接続されている。チップ２３の頂面２５には、集積回路接続パッド（図示せず）への開口が形成されている。相互接続導体２６．２７が、チップ２３の周囲で平坦化された相互接続構造２２までレーザパターニングされ、マルチレベル型の薄層相互接続２２の中のそれぞれの導体２８．２９に接続されている。

レーザパターン技術（レーザパントグラフィー）は、１９９１年４月８日に出願すｔＬｔニー”　ＰＲＯＣＥＳＳ　ＦＯＲＰＲＥＰＡＲＡＴＩＯＮ　ＯＦ　Ａ　５ＥＥＤ　ＬＡＹＥＲＦＯＲＡ　５ＥＬＥＣＴＩＶＥ　ＭdＴＡＬＤＥＰＯ３ＩＴ１ＯＮ”と題する本発明者の米国特許出願シリアル番号第０７／６８２．５０６号に詳細に記載されている。基本的に、相互接続は、チップが回路基板に接続された後に、チップの側部の周囲にレーザパターニングされる。

マルチチップモジュールはまた、共晶接続によって平坦な相互接続構造に接続される周壁３０を備えている。レーザパターニングされた相互接続３２．３３．３４．３５が、周壁３０の内側且っ周壁の頂部に形成されている。レーザパターニングされた導体、例えば導体３５は、平坦化された相互接続２２のそれぞれの導体、例えば導体３６に接続されている。

同様に、レーザパターニングされた導体４１．４２．４３．４４は、回路基板１１の側部４５の周囲にバターニングされ、回路基板の第２の主表面２１まで伸長している。

ハンダバンプ４６又は他の導電性接続要素を用いて、隣接するマルチチップモジュール（図示せず）の周壁の頂部にある導体と回路基板１１の第２の主表面２１にある導体との間の接続を形成している。

回路基板１１の側部４５の周囲並びに周壁３０の頂部の上にある相互接続は、マルチチップモジュールの間の導体４１．４２．４３によって形成される如き同一平面上にある伝送線を備えている。また、導体４４．３２の如きより大きな導体を用いて電源ブスを形成することができる。

導体４１．４２．４３は、同一平面上にある伝送線４１を備えており、該伝送線において、導体４１が接地され、導体４２は信号線であり、導体４３は接地されている。接地、信号、接地、信号のこのパターンは、回路基板の側部に沿って且つ周壁３０の上で連続し、これにより、一連の同一平面上にある伝送線を形成している。これらの同一平面上にある伝送線は、平坦化された薄膜相互接続２２の伝送線に接続され、これにより、信号は、接続されたチップ２３からインピーダンス制御された伝送線をチップからチップへ、またモジュールからモジュールへの光の速度で伝送される。平坦化された相互接続２２の伝送線は、マイクロストリップ技術を用いて形成することができ、上記伝送線は、信号線例えば線２８から等距離にある接地平面４９を備えている。また、当業界においては周知のように、接地−信号一接地一信号ではなく、伝送線は、信号線と交互に設けられる電源電圧線で形成することができる。

伝送線又はインピーダンス制御された相互接続を用いて、当業界において周知のように、線抵抗Ｒは、伝送線のインピーダンスの２倍よりも小さいことを条件として、伝送距離に実質的に関係無く、チップからチップへの信号伝送の品質が維持される。従って、スタックの第１のチップに発生する矩形波信号は、スタックの同じ回路基板にあるかあるいは発生チップとは異なる回路基板モジュールにある他のチップへ矩形波として伝送される。

マルチチップモジュール間の相互接続は、回路基板の側部に形成されるので、製造の間に、あるいは、システムの診断を行う際に、検査及びテストのために容易にアクセス可能である。

図２から分かるように、周壁３０は、第１の表面４０１と、第２の表面４０２と、第３の表面４０３と、第４の表面４０４とを備えている。モジュール間の相互接続構造は、上記４つの表面の少なくとも２つに形成される。図示のように、相互接続は、接続位置３６から平坦化された相互接続２２の表面の薄膜導体４０５まで接続されている。次に、薄膜導体４０５は、平坦化された相互接続２２０表面と側部４０２の上の周壁３０の第２の側部４０２とによって形成されたコーナ部４０６の周囲、並びに、第２の表面４０２と周壁３０の第３の表面とによって形成されるコーナ部４０７の周囲を通り、周壁の第３の表面４０３へ続く。周壁の２つの側部を横断する上記薄膜相互接続構造は、レーザパントグラフィを用いて形成され、本発明のモジュールの間の伝送線相互接続、並びに、高いコンパクト性を有する三次元集積回路の実装システムを有するモジュールの独特なスタックモジュールを許容する。

本発明の好ましい実施例によれば、回路基板１１及び周壁３０はシリコンを用いて形成される。シリコンは、図２に示すように、共晶的な又はハンダバンブ、並びに、相互接続構造の形成に適した良好な特徴を有する材料である。代替実施例においては、回路基板及び周壁に窒化アルミニウムＡＩＮを使用することができる。また、上述の材料を混合することもできる。窒化アルミニウムが好ましい材＃：１であり、その理由は、単位厚み当たりの優れた強度を有すると共に、優れた熱伝導特性を有するからである。また、窒化アルミニウムの熱膨張率は、上述のシステムのチップ２３に良く使用されるシリコンの熱膨張率に極めて近い。代替例のシステムは、埋め込まれたあるいは表面の相互接続構造を有する共焼成されたセラミックボードを用いることができる。

図３に示すように、マルチチップモジュールは更に、回路基板１１に接続された、あるいは、回路基板１１に形成された、若しくは、回路基板１１に連結されたマイクロチャネルヒートシンクの如きヒートシンク５０を備えている。この実施例においては、レーザパターニングされた導体４１．４２．４３は、回路基板５０の周囲を通ってヒートシンクの後側５１まで伸びてスタックの隣接するモジュールにハンダバンプ接続され、また、冷却材が、スタックの側部にあるモジュールの一端部からヒートシンクに供給され、同−又は反対側の端部から取り除かれる。

図３に示す集積回路基板モジュールは、スタックの底部モジュールとしてのみ使用することができ、これにより、スタックの中でより高い位置にあるモジュールから伝達される熱は、周壁を通ってヒートシンク５０まで下方へ移動する。代替例においては、ヒートシンク５０の如きヒートシンクをスタック全体を通じて介挿し、冷却材の流れの供給源をスタックの露出した側部に沿ってヒートシンクに接触させることができる。

ヒートシンク５０は一般に、回路基板１１に対する優れた熱伝導並びに構造部材をもたらすために、シリコン又は窒化アルミニウムを用いて製造される。

スタックを垂直方向に通る熱流を改善するために、モジュールのスタックは、図４に示すように構成することができる。図４に示す実施例においては、スタックのモジュールは、回路基板８ｏを備えており、該回路基板は、回路基板８ｏの周辺部に接続された周壁８１を有している。また、周壁８１と同じ高さを有するペデスタル８２．８３．８４．８５又は内壁が、回路基板８ｏの周壁の内側に接続されている。ペデスタル８２〜８５は、回路基板８ｏの第１の主表面、並びに、回路基板モジュール８６の第２の主表面に接続されている。その接続は、スタックを垂直方向に通る熱伝導通路を形成する。また、モジュール内の相互接続は、ペデスタルに又はペデスタルを貫通して形成することができ、上記ペデスタルは、回路基板８６の第２の主表面に設けられる薄層相互接続によって、あるいは、回路基板を貫通する通路によって、回路基板モジュール８６の第１の主表面の平坦な相互接続に接続することができる。この実施例においては、ヒートシンク８７は、スタックの底部モジュールに取り付けられ、該底部モジュールによって、周壁に沿ってまたスタックのモジュールのペデスタルを通って伝達される熱が放散される。

図５は、モジュール１００の下側のテストプローブパターンを示している。モジュール１００は、複数のレーザパターニングされた相互接続（例えば１０１〜１０７）を備えており、これら相互接続は、回路基板の側部に沿って通過してモジュール１００の下側１０８の周囲に巻がれている。下側１０８の周囲において、相互接続は、図の相互接続１０４等に小さな円１０９によって概略的に示すように、ハンダバンブ接続されるようになされている。本発明のこの特徴によれば、相互接続は、拡大されたプローブパッドまで伸長しており、回路基板をテスト装置で検査することを容易にする。このようにすると、１インチの１ｏｏｏ分の１乃至４０００分の１　（ミル）程度の狭い間隔を有することのできる相互接続は、１５ミル程度の大きさの間隔を有することのできるテストパッドに接続することができる。回路基板を組み立てた後で、且つ、集積回路が反対側に取り付けられる前に、相互接続構造は、プローブパッド（例えばパッド１１ｏ）に接触させることによりテストすることができる。次の製造工程においては、集積回路チップは、モジュール１００の頂部に取り付けられる。集積回路を取り付けた後に、モジュールの機能性をプローブを用いてテストすることができる。集積回路を取り付けた状態のモジュール全体を検査した後に、レーザアブレーションを用いることにより、線１１１に沿って相互接続から分離することができる。同様に、最終製造工程において、モジュールをスタックの中に接続した後に、スタックの底部のモジュールは、組み立てられたスタックの検査を行うために使用することのできるテストパターンを有することかできる。

図６乃至図１２は、集積回路の頂部にマイクロチャネル冷却構造を有するスタックモジュール上の「フリップチップ」接続された集積回路を用いた本発明の実施例を示している。

図６に示すように、各々のモジュールは、第１の主表面１２１及び第２の主表面１２２を有する回路基板１２０を備えている。回路基板１２０の第１の主表面１２１付近には、平坦化された薄膜相互接続１２３が形成されている。相互接続１２３は、第１の主表面において接触可能なチップボンディングサイト（例えば１２４）を有している。チップボンディングサイトは、集積回路チップ１２５の対応する接続部分にフリップチップ又はハンダバンブ接続されるようになっている。集積回路チップ１２５の背後に接続されるか、該背後に形成されるか、あるいは、該背後に連結されているのは、複数の溝（例えば１２７）を有する基板１２６である。溝カバー１２８か、溝付きの基板１２６に接続され、基板１２６の溝１２７に沿って冷却通路を形成している。溝の各端部には開口か形成され、これにより、溝に沿って冷却材流路が形成されている。次に、圧縮可能なエラストマシール１３０を用いて、冷却材供給マニホールド１２９が、溝カバー１２０に接続されている。圧縮可能なエラストマシール１３０は、溝１２７の両端部で冷却材供給マニホールドの開口を包囲し、これにより、溝により形成された通路を通る冷却材の流れを閉じ込めている。また、圧縮可能なエラストマシール１３０は、製造公差又は他の変動要因に起因する高さの変動を許容するのに十分な厚みを有している。マイクロチャネル冷却が形成されたモジュール用の周壁１３１は、フリップチップ接続された集積回路１２５、マイクロチャネル溝基板１２ＯＳ溝カバー１２８、エラストマシール１３０及び冷却材供給マニホールド１２９の複合高さよりも大きな高さを有している。図示の実施例においては、熱放散は、１２　Ｘ　１２ｍｍのチップに関して１５０Ｗ／ｃｍ”と考えられ、冷却材供給マニホールドは、冷却材として水を各々使用する１ｏのチップの一対の列を冷却する寸法になされている。その結果形成される周壁の高さは約７ｍｍである。この周壁は、図２に関して説明したように、共晶接続１３２を用いて接続される。

回路基板１２０の側部に沿って且っ周壁１３１の側部上に、レーザバターニングされた相互接続が形成される。

図７は、周壁１４０を回路基板１４１に取り付けるための代替的な技術を示している。この技術によれば、制御された収縮ハンダバンブ接続を頂面及び底面の両方に用いて、チップ１４２か回路基板１４１に取り付けられるのと同じ態様で、周壁１４０を回路基板に取り付けている。従って、平坦な相互接続は、周壁の導体１４４にハンダバンブ接続されるようになされた接続部分１４３を含む。導体が、周壁の回りに巻かれており、そのような導体は、レーザバントグラフィを用いて形成される。この実施例においては、レーザパントグラフィは、第１の工程ニオいて底部のコーナ一部１４５の回りに導体を形成する工程と、第２の工程において頂部のコーナ一部１４６の回りに導体を形成する工程との２つの工程で実施される。

図６のマ、イクロチャネル冷却システムに使用される冷却材は、水、クーラノール（Ｃｏｏ　ｌ　ａｎｏ　ｌ　：ミズーリ州セントルイスのモンサント社から入手可能なケイ酸エステル）の如き誘電流体、空気又は他の冷却流体すなわち気体とすることかできる。大きな熱容量及び熱伝導度を有する冷却材は、小さな寸法の構造を可能とし、これにより、集積回路を密に実装することを容易にする。

図８は、各々１０のチップから成り約２０Ｗ／ｃｍ’を発生する列の対の空冷を行うようになされた実施例を示している。この実施例においては、周壁２００は、約１０ｍｍの高さとすることができる。これにより、高さが約５ｍｍの冷却材供給マニホールド２０１と、集積回路２０３、溝付きの基板２０４及びカバー２０５を備えると共に約２ｍｍの高さを有する集積回路モジュール２０２が搭載可能となる。

図９は、スタック化された相互接続システムから分離した集積回路モジュールの断面図である。この実施例によれば、各々のモジュールは、チップ３００の第１の主表面３０３に形成された複数のハンダバンブ接続部分（例えば３０１．３０２）を有する集積回路チップ３００を備えている。第１の主表面３０３にはまた、チップに集積回路が形成されている。

集積回路チップの第２の主表面３０４は、複数の溝３０６を有するマイクロチャネル構造体３０５か接続されている。マイクロチャネルカバーマニホールドが、マイクロチャネル構造体３０５に接続されている。マニホールド３０７は、マイクロチャネル構造体３０５への接続に適したガラス又は他の材料を用いて製造されている。カバーマニホールド３０７は、冷却材排出通路３０８．３０９を備えており、これら冷却材排出通路は、カバーマニホールド３０７を通ってマイクロチャネル構造体３０５の溝３０６に至る冷却材流路を形成している。冷却材排出通路３０８．３０９には、冷却材供給マニホールド３１０を介して冷却材が供給される。冷却材供給マニホールド３１０は、第１の流路３１１、及び、第２の流路３１２を備えている。第１の流路３１１は、冷却材排出通路３０８に高い圧力の冷却材を供給し、一方、流路３１２は、冷却材排出通路３０９からの低い圧力の流路を形成する。エラストマシール３１３が、流路３１１と冷却材排出通路３０８との間の接続部を封止し、エラストマシール３１４が、冷却材排出通路３０９と冷却材流路３１２との間の接続部を封止する。エラストマシール３１３．３１４は、ネオプレン、パイトン（ｖｉｔｏｎ　）等の圧縮可能な材料から形成され、そのような材料は、冷却材供給マニホールド３１０を十分な圧力で図９のチップモジュールに被嵌して冷却材の流れを封止すると共に、製造公差、巻き付き、その他に起因するある回路基板上の集積回路モジュールの高さの変動を許容する。

図１０は、本発明の上記特徴を有する集積回路モジュール３５０の斜視図である。集積回路モジュールは、チップの第１の主表面３５３に沿うハンダバンブ接続部分３５２を有する集積回路チップ３１５を備えている。チップ３５１の第２の主表面３５４は、マイクロチャネル構造体３５５に接続されている。複数のマイクロチャネル３５８が、マイクロチャネル構造体３５５に形成されている。カバーマニホールド３５７が、マイクロチャネル構造体３５５に接続されている。

図１０に示すように、冷却材排出通路３５８は、カバーマニホールド３５７に切刻されるか該カバーマニホールドに形成されている。

冷却材供給マニホールド（図９の符号３１０）は取り外し可能であり、また、ハンダバンブ接続が、各々のチップモジュールを個々に取り外すことを可能にするので、本技術は、チップ毎のマイクロチャネル冷却を大きな回路基板に実施することを可能とする。また、回路基板の個々のチップか故障した時には、冷却材供給マニホールド３１０を取り外し、個々の集積回路モジュール３５０を必要に応して交換することができる。

図１１及び図１２は、回路基板モジュール４００と、図９及び図１０のマイクロチャネル冷却型の集積回路モジュールと共に使用される冷却材供給マニホールド４０１とを示している。図示のように、回路基板モジュール４００は、第１の主表面４０３を有する回路基板４０２を備えている。複数の集積回路モジュール（例えば、符号４０４．４０５）か、フリップチップ技術を用いて、回路基板４０３に接続されている。各々の集積回路モジュールは、集積回路と、マイクロチャネル構造体と、カバーマニホールドと、冷却材カバーマニホールドの各々の冷却材排出通路４０８．４０９の周囲のエラストマシール４０６．４０７とを備えている。また、図１１に示されるのは、回路基板４０２の周囲の周壁４１６である。周壁４１６は、個々にマイクロチャネル冷却される集積回路モジュールのスタックに効率的な相互接続構造を提供するように、図６又は図７に示すように形成することができる。

冷却材供給マニホールド４０１（図１２）は、複数の冷却材供給通路（例えば、符号４１０．４１１．４１２．４１３）を備えている。通路４１０及び４１２は、高圧通路であり、一方、通路４１１．４１３は、低圧通路である。マニホールド４１０は、図１１のプリント回路基板モジュールの上に置かれ、これにより、冷却材供給通路（例えば、符号４１０．４１１）の開口（例えば、４１４．４１５）が、回路基板４００の個々の集積回路モジュール（例えば、符号４０４）の開口（例えば、符号４０８．４０９）と協働するようになされている。エラストマシール４０６．４０７は、マニホールド４０１を集積回路モジュール４０４に接続することを許容すると同時に、製造公差を許容し、また、集積回路に作用してデバイスにクラック又は他の損傷を与える可能性のある大きな力を防止する。

従って、ハイブリッドウェーハスケールのパッケージをボードレベルからシステムレベルまで拡張し、これにより、ハイブリッドウェーハスケールのパッケージを有する平面において既に達成されているものに比肩し得る三次元におけるサイズ及び重量の減少を実現する新規な技術が提供される。これは、アクティブな半導体によって占有される体積割合を４０％あるいはそれ以上にすることができる。サイズの減少は速度の増加も生じるが、その理由は、ボード間のワイヤ長さか十分に減少し、また、インピーダンス制御型の伝送線によるボード間の接続技術が、実質的に総てのコネクタに関する電気的な寄生を排除するからである。スタックモジュールの側部にレーザで書き込んだ同一平面上にある伝送線によるボード間の相互接続を用いて、ギガヘルツ範囲のクロック速度を支持することが可能となる。図１に示すように構成された三次元モジュールは、ボード間の総ての接続を検査しまた修理することができるという追加の利点を有する。本発明により提供される実装方法は、集積回路の三次元的な実装の際にレーザパントグラフィの利点を用いることにより、当該技術の現状を性質的に前進させる。

スタックにおける上方の接続を下方の接続から分け、回路基板の側部の周囲のモジュールの第１の側部の回路基板に対する接続、並びに、周壁の頂部の上のモジュールの第２の側部の回路基板に対する接続を採用することにより、モジュール間の連結をモジュール自身の中で処理することができる。基板と他のインピーダンス不連続部との間のインターフェースにおける信号反射が、同一平面上にある伝送線並びにハンダバンブ接続を用いることにより排除される。基板間のスペースはミリメートル範囲の名目的なものとなり、また、機械的及び熱的な流れを考慮することにより得られる回路基板の厚みは、マイクロチャネル冷却を形成する回路基板を除いて、＋ミルオーダ程度とすることができる。

同一平面上にある伝送線を側方に拡張し、各々のモジュールの裏側のプローブ点の二次元的な列にすることができる。これにより、プローブパッドの分離を側部及び接続面に実施可能な約４ミルの線分離から好適な１５〜２０ミルにすることができる。

図３に示すように、アクティブ冷却すなわち積極的な冷却を必要とする基板は、マイクロチャネルヒートシンクを備えている。チップ密度を減少しまたパッケージのサイズ及び重量を増大する可能性のある熱スプレッダを用いることなく、５０°Ｃの温度勾配で５００Ｗ／ｃｍ”程度を放散させることができる。スタックがそのような熱放散モジュールを１つ備える場合には、そのようなモジュールは、組み立てを容易にするためにスタックの底部に位置決めさね、これにより、スタックの残りのモジュールにヒートシンクを与えるようにする。また、スタックには、冷却されないモジュールのようにその側部に同一平面上にある伝送線相互接続システムを有する２以上の積極冷却型のモジュールを設けることができる。

上述の好ましい実施例は、共晶接続又はフリップチップ接続を用いて集積回路を平坦な薄膜相互接続を有する回路基板に接続しているが、他の接続手段を用いてマルチチップモジュールを形成することができる。例えば、ワイヤ接続、ＴＡＢ又は他の接続技術を用いることができる。チップは、エポキシ、共晶接続、又は、ハンダ接続によって、マルチチップモジュールに接続することができる。平坦な相互接続システムに使用する誘電体は、Ｓｉｎ、又はポリイミド、あるいは、その用途の製造及び熱流の要件に適合する他の絶縁技術とすることができる。

図１に示すシステムにおいては、スタックの総てのモジュールが集積回路を保持しているが、スタック技術に適合する特殊なモジュールを用いることができる。

例えばチップをもたず、スタックの隣接するモジュールの間の接続を容易にする特殊な相互接続モジュールを採用することができる。例えば、マスメモリモジュールの如きあるタイプのモジュールを標準化し、これにより、任意の三次元モジュール仕様の相互接続をどの箇所にも形成されるようにする。

機械的な強度のために、モジュール間の接続が必要でない部分にも、モジュールの周辺部を金属化して塊（バンブ）にする必要がある。ランド及びバンブの標準化されたパターンを形成してツーリング（ｔｏｏｌｉｎｇ　）を容易にすることができる。

本発明により提供されるフリップチップダイス接続を採用するマルチチップモジュール用のヒートシンク技術は、エラストマシールを用いて個々のモジュールに封止された冷却材供給マニホールドを有するフリップチップ接続型の集積回路の個々のマイクロチャネル冷却を可能とする。

本発明の好ましい実施例に関する上述の説明は、図示及び説明の目的で行ったものである。開示されたそのような厳密な形態に本発明を限定する意図はない。

当業者か多くの変更及び変形を考えることができることは明らかである。上述の実施例は、本発明の原理並びにその実際的な用途を良く説明し、これにより、当業者が特定の用途に応じて種々の実施例並びに種々の変更例を理解することができるように説明したものである。本発明の範囲は、以下の請求の範囲及びその均等物によって決定されるべきである。

図面の簡単な説明図１は、本発明の三次元マルチチップモジュールの斜視図である。

図２は、本発明の好ましい実施例における相互接続構造及び接続技術を示すマルチチップモジュールの一部の断面図である。

図３は、本発明の好ましい実施例によるマイクロチャネルヒートシンクを有するマルチチップモジュールの断面図である。

図４は、スタックを垂直に通る熱流を改善するために、周壁部に加えて、底部のマルチチップモジュールに設けられるヒートシンクと、内部ペデスタルとを備える本発明のマルチチップモジュールの三次元スタックの概略図である。

図５は、本発明のマルチチップモジュールの裏側のテストプローブパターンの線図である。

図６は、フリップチップボンディング並びに個々のチップのマイクロチャネル冷却を有するマルチチップモジュールの断面図である。

図７は、ハンダバンブ技術を用いて周壁部をマルチチップモジュールに接続するための代替的な技術を示す断面図である。

図８は、冷却材としての空気に適するようになされたマイクロチャネル冷却システムを有する代替的なマルチチップモジュールの断面図である。

図９は、本発明の一実施例のマイクロチャネルに沿ってマイクロチャネル冷却構造を有する集積回路モジュールを示す断面図である。

図１０は、本発明のマイクロチャネル冷却構造を有する集積回路モジュールの斜視図である。

図１１は、回路基板に設けられたマイクロチャネル冷却型の集積回路モジュールを有するマルチチップモジュールの概略図である。

図１２は、図１１のマルチチップモジュールに使用される冷却材供給マニホールドの概略図である。

図　１図６図８図９図１０図１１

Claims

【特許請求の範囲】

１．第１及び第２の主表面、並びに、前記第１の主表面においてアクセス可能なそれぞれの複数のチップ相互接続を有する複数の回路基板と、それぞれの回路基板の前記第１の主表面に設けられ、それぞれの複数のチップ相互接続と電気的に接続される複数の集積回路チップと、前記複数の回路基板の第１及び第２の回路基板の間に設けられ、前記第１及び第２の回路基板を隔置する少なくとも１つのスペーサ部材とを備え、該スペーサ部材は、前記回路基板の前記第１の主表面に概ね直交する第１の面と、コーナー部において前記第１の面に連続すると共に前記第２の回路基板の前記第２の主表面の方を概ね向いた第２の面と、前記第１の面、コーナー部及び第２の面に設けられて前記第１及び第２の回路基板の複数のチップ相互接続と電気的に接続される少なくとも１つの回路基板相互接続とを有することを特徴とする装置。
２．請求項１の装置において、前記第１の回路基板が周辺部を有し、また、前記スペーサ部材が、前記第１の回路基板の周辺部付近に壁部を有することを特徴とする装置。
３．請求項１の装置において、前記第１の回路基板に接続されるマイクロチャネル冷却部材を更に備えることを特徴とする装置。
４．請求項１の装置において、前記回路基板が、シリコン基板を有することを特徴とする装置。
５．請求項１の装置において、前記回路基板が、窒化アルミニウム基板を有することを特徴とする装置。
６．請求項１の装置において、前記回路基板が、共焼成されたセラミック基板を有することを特徴とする装置。
７．請求項１の装置において、前記スペーサ部材の前記第１の面、コーナー部及び第２の面に設けられ、前記第１及び第２の回路基板の複数のチップ相互接続と電気的に接続される複数の回路基板相互接続を備え、また、前記複数の回路基板相互接続の少なくとも１つのサブセットが、電源及び接地導体を有することを特徴とする装置。
８．請求項１の装置において、前記スペーサ部材の前記第１の面、コーナー部及び第２の面に設けられ、前記第１及び第２の回路基板の複数のチップ相互接続と電気的に接続される複数の回路基板相互接続を備え、また、前記複数の回路基板相互接続の少なくとも１つのサブセットが、信号伝送線を有することを特徴とする装置。
９．請求項１の装置において、前記チップ相互接続が、平坦な薄膜相互接続を有し、前記集積回路チップが、前記薄膜相互接続と電気的に接続するための手段を有することを特徴とする装置。
１０．請求項１の装置において、前記集積回路チップは、該チップの第１の主表面に設けられる複数の接続部分と、前記チップの前記複数の接続部分をそれぞれの回路基板のチップ相互接続に接続するための手段とを有することを特徴とする装置。
１１．請求項１０の装置において、前記集積回路チップの第１の主表面は、前記回路基板の第１の主表面とは反対側を向いており、前記複数の接続部分を接続する手段は、前記集積回路チップの側部に設けられる導体を有することを特徴とする装置。
１２．請求項１０の装置において、前記集積回路チップの第１の主表面は、前記回路基板の第１の主表面の方を向いており、前記複数の接続部分を接続する手段は、それぞれの接続部分と前記チップ相互接続との間の導電性接続要素を有することを特徴とする装置。
１３．請求項１２の装置において、前記集積回路チップの第２の主表面に設けられるマイクロチャネル冷却要素を更に備えることを特徴とする装置。
１４．請求項１３の装置において、前記マイクロチャネル冷却要素が、集積回路チップの第２の主表面に接続されると共に、複数の冷却材溝を有する溝付きの基板と、第１の開口及び第２の開口を有すると共に、前記冷却材溝の上で前記溝付きの基板に接続され、これにより、前記第１の開口から前記複数の冷却材溝を通つて前記第２の開口までの冷却材通路をもたらす溝カバーと、前記溝カバーの第２の開口から前記溝カバーの第１の開口までの冷却材通路をもたらす冷却材供給マニホールドと、前記冷却材供給マニホールドと前記溝カバーとの間のシールとを備えることを特徴とする装置。
１５．請求項１の装置において、前記複数の回路基板の少なくとも１つの第２の主表面に設けられる複数のテストプローブパッドと、前記テストプローブパッドを前記１つの回路基板の第１の主表面のチップ相互接続に接続する手段とを更に備えることを特徴とする装置。
１６．請求項１の装置において、前記回路基板相互接続が、前記スペーサ部材の第２の面に設けられるハンダバンプ接続を有することを特徴とする装置。
１７．第１及び第２の主表面、該第１及び第２の主表面の周辺部、該周辺部の側部、並びに、前記第１の主表面においてアクセス可能な複数のチップ相互接続を有する第１の回路基板と、第１及び第２の主表面、該第１及び第２の主表面の周辺部、該周辺部の側部、前記第１の主表面においてアクセス可能な複数のチップ相互接続、並びに、前記第２の主表面に設けられる複数の接触部分を有する第２の回路基板と、前記第１の回路基板の第１の主表面に設けられる複数の第１の集積回路チップであって、第１及び第２の主表面、第１の所定のパラメータよりも小さな高さを有する側部、前記第１の主表面に設けられる複数のチップ相互接続部分、並びに、該チップ相互接続部分を前記第１の回路基板のチップ相互接続に接続する手段を有する複数の第１の集積回路チップと、前記第２の回路基板の第１の主表面に設けられる複数の第２の集積回路チップであって、複数のチップ相互接続部分、並びに、該チップ相互接続部分を前記第２の回路基板のチップ相互接続に接続する手段を有する複数の第２の集積回路チップと、前記第１の回路基板の周辺部付近で前記第１の回路基板の第１の主表面と前記第２の回路基板の第２の主表面との間に設けられ、前記第１の回路基板の周辺部の少なくとも一部に沿つて伸長する第１の周壁であつて、前記第１の回路基板の方を向いた第１の面、前記第２の回路基板の方を向いた第２の面、並びに、内側面及び外側面を有すると共に、前記第１の所定のパラメータよりも大きな高さに前記第２の回路基板を支持する第１の周壁と、前記第１の面の上で且つ前記第１の周壁の内側面及び外側面の少なくとも一方に設けられ、前記第１の回路基板の複数のチップ相互接続と前記第２の回路基板の複数の接触部分とを相互接続する複数の第１の回路基板相互接続と、前記第２の回路基板の側部に設けられ、前記第２の王表面の複数の接触部分を前記第２の回路基板の第１の主表面の複数のチップ相互接続に相互接続する複数の第２の回路基板相互接続とを備えることを特徴とする集積回路パッケージ。
１８．請求項１７のパッケージにおいて、前記複数の第１の集積回路の第１の主表面は、前記第１の回路基板の第１の主表面とは反対側を向いており、前記チップ相互接続部分を前記第１の回路基板のチップ相互接続に接続する前記手段は、前記チップ相互接続部分から前記集積回路チップの側部を下がつて前記第１の回路基板のチップ相互接続まで伸長する導体を備えることを特徴とするパッケージ。
１９．請求項１７のパッケージにおいて、前記複数の第１の集積回路の第１の主表面は、前記第１の回路基板の第１の主表面の方を向いており、前記チップ相互接続部分を前記第１の回路基板のチップ相互接続に接続する前記手段は、前記チップ相互接続部分と前記第１の回路基板のチップ相互接続との間の導電性接続を備えることを特徴とするパッケージ。
２０．請求項１７のパッケージにおいて、前記第１の回路基板と熱流的に接続されるマイクロチャネル冷却部材を更に備えることを特徴とするパッケージ。
２１．請求項１７のパッケージにおいて、前記第２の回路基板と熱流的に接続されるマイクロチャネル冷却部材を更に備えることを特徴とするパッケージ。
２２．請求項１９のパッケージにおいて、前記複数の第１の集積回路チップと熱流的に接続された関係で設けられるマイクロチャネル冷却システムを更に備えることを特徴とするパッケージ。
２３．請求項２２の装置において、前記マイクロチャネル冷却システムが、集積回路チップと接続されると共に、複数の冷却材チャンネルを有する溝付きの基板と、第１の開口及び第２の開口を有すると共に、前記冷却材溝の上で前記溝付きの基板に接続され、これにより、前記第１の開口から前記複数の冷却材溝を通つて前記第２の開口までの冷却材通路をもたらす溝カバーと、前記溝カバーの第２の開口から前記溝カバーの第１の開口までの冷却通路をもたらす冷却材供給マニホールドと、前記冷却材供給マニホールドと前記溝カバーとの間の圧縮可能なシールとを溝えることを特徴とする装置。
２４．請求項１７のパッケージにおいて、前記第１及び第２の回路基板が、シリコン基板を備えることを特徴とするパッケージ。
２５．請求項１７のパッケージにおいて、前記第１及び第２の回路基板が、窒化アルミニウム基板を備えることを特徴とするパッケージ。
２６．請求項１７のパッケージにおいて、前記第１及び第２の回路基板が、共焼成されたセラミック基板を備えることを特徴とするパッケージ。
２７．請求項１７のパッケージにおいて、前記複数の回路基板相互接続が、電源及び接地導体を備えることを特徴とするパッケージ。
２８．請求項１７のパッケージにおいて、前記複数の回路基板相互接続が、信号伝送線を備えることを特徴とするパッケージ。
２９．請求項１７のパッケージにおいて、前記チップ相互接続が、平坦な薄膜相互接続を備えることを特徴とするパッケージ。
３０．請求項１６のパッケージにおいて、前記第１の回路基板の第１の主表面と前記第２の回路基板の第２の主表面との間に設けられ、前記第２の回路基板と前記第１の回路基板との間に熱流路をもたらすペデスタルを更に備えることを特徴とするパッケージ。
３１．請求項３０のパッケージにおいて、前記ペデスタルによって支持され、前記第１及び第２の回路基板のチップ相互接続を相互接続する少なくとも１つの回路基板相互接続を備えることを特徴とするパッケージ。
３２．請求項３１のパッケージにおいて、前記ペデスタルによって支持される前記回路基板相互接続が、少なくとも１つの電源及び接地導体を備ることを特徴とするパッケージ。
３３．請求項３１のパッケージにおいて、前記ペデスタルによつて支持される前記回路基板相互接続が、信号伝送線を備えることを特徴とするパツケージ。
３４．請求項１７のパッケージにおいて、前記複数の第１の回路基板相互接続が、薄膜導体を備えることを特徴とするパッケージ。
３５．請求項１７のパッケージにおいて、前記複数の第１の回路基板相互接続が、同一平面上にある伝送線として形成された薄膜導体を備えることを特徴とするパッケージ。
３６．請求項１７のパッケージにおいて、前記複数の第２の回路基板相互接続が、薄膜導体を備えることを特徴とするパッケージ。
３７．請求項１７のパッケージにおいて、前記複数の第２の回路基板相互接続が、同一平面上にある伝送線として形成された薄膜導体を備えることを特徴とするパッケージ。
３８．請求項１７の装置において、前記第１の回路基板の第２の主表面に設けられる複数のテストプローブパッドと、前記テストプローブパッドを前記第１の回路基板の第１の主表面のチップ相互接続に接続する手段とを更に備えることを特徴とする装置。
３９．請求項３８の装置において、前記第２の回路基板の第２の主表面に設けられる複数のテストプローブパッドと、前記テストプローブパッドを前記第２の回路基板の第２の主表面の複数の接触部分の接触部分に接続する手段とを更に備えることを特徴とする装置。
４０．請求項１７のパッケージにおいて、前記複数の第１の回路基板相互接続が、前記第１の周壁と前記第２の回路基板の第２の主表面の接触部分との間のハンダバンプ接続を備えることを特徴とするパッケージ。
４１．請求項１７のパッケージにおいて、前記複数の第１の回路基板相互接続が、前記第１の周壁と前記第１の回路基板の複数のチップ相互接続との間のハンダバンプ接続を備えることを特徴とするパッケージ。
４２．第１及び第２の主表面、前記第１の主表面においてアクセス可能な複数のチップ相互接続、並びに、前記第２の主表面に設けられて前記第１の主表面のチップ相互接続と電気的に接続される複数の接触部分を有する回路基板から成るスタックと、それぞれの回路基板の前記第１の主表面に設けられ、対応するチップ相互接続と電気的に接続される複数の集積回路チップと、前記スタックの対応する回路基板の周辺部付近に設けられて前記スタックの隣接する回路基板を隔置し、これにより、前記スタックの回路基板の集積回路チップが隣接する回路基板に接触しないようにする複数の周壁部材と、前記複数の周壁部材に設けられ、前記スタックの回路基板のチップ相互接続を隣接する回路基板の第２の主表面の接触部分に相互接続する複数の第１の薄膜回路基板相互接続とを備えることを特徴とする装置。
４３．請求項４２のパッケージにおいて、前記スタックの第１の回路基板と熱流的に接続されるマイクロチャネル冷却部材を更に備えることを特徴とするパッケージ。
４４．請求項４２のパッケージにおいて、前記スタックの回路基板が、シリコン基板を備えることを特徴とするパッケージ。
４５．請求項４２のパッケージにおいて、前記スタックの回路基板が、窒化アルミニウム基板を備えることを特徴とするパッケージ。
４６．請求項４２のパッケージにおいて、前記スタックの回路基板が、共焼成されたセラミック基板を備えることを特徴とするパッケージ。
４７．請求項４２のパッケージにおいて、前記複数の回路基板相互接続が、電源及び接地導体を備えることを特徴とするパッケージ。
４８．請求項４２のパッケージにおいて、前記複数の回路基板相互接続が、信号伝送線を備えることを特徴とするパッケージ。
４９．請求項４２のパッケージにおいて、前記スタックの回路基板のチップ相互接続が、平坦な薄膜相互接続を備えることを特徴とするパッケージ。
５０．請求項４２のパッケージにおいて、前記複数の回路基板相互接続が、前記周壁の上で前記周壁の内面を横断して伸長するレーザバターニングされた薄膜導体を備えることを特徴とするパッケージ。
５１．請求項４２のパッケージにおいて、前記回路基板がある幅及び長さを有し、周壁を有する前記回路基板のスタックがある高さを有し、該高さが、前記幅及び長さの少なくとも一方と等しいかあるいはそれよりも大きいことを特徴とするパッケージ。
５２．請求項５１のパッケージにおいて、周壁を有する前記回路基板のスタックが実質的に立方体の形状を有し、これにより、前記スタックの集積回路間で伝送される信号の平均伝達距離を極力短くすることを特徴とするパッケージ。
５３．請求項４２のパッケージにおいて、前記スタックの回路基板と熱流的に接続されるように設けられた複数のマイクロチャネル冷却手段を更に備えることを特徴とするパッケージ。
５４．請求項５３のパッケージにおいて、前記マイクロチャネル冷却手段が、前記集積回路チップに接続された表面の複数の溝と、第１の開口及び第２の開口を各々有し、溝の上方で接続されて前記第１の開口から複数の溝を通つて前記第２の開口までの冷却材通路をもたらす複数の溝カバーと、対応する回路基板の集積回路チップ用の溝カバーの第２の開口から前記溝カバーの第１の開口までの冷却材通路をもたらす冷却材供給マニホールドと、前記冷却材供給マニホールドと前記溝カバーとの間の圧縮可能なシールとを備えることを特徴とするパッケージ。
５５．請求項４２の装置において、前記第２の主表面に設けられ、前記スタックの少なくとも１つの回路基板の接触部分に接続される複数のテストプローブパッドを更に備えることを特徴とする装置。
５６．第１及び第２の主表面、前記第１の主表面においてアクセス可能な複数のチップ相互接続、前記第２の主表面の複数の接触部分、並びに、対応する接触部分を対応するチップ相互接続に接続する手段を有する複数の回路基板と、対応する回路基板の前記第１の主表面に設けられ、対応するチップ相互接続と電気的に接続される複数の集積回路チップと、前記複数の回路基板の第１及び第２の回路基板の間に設けられて前記第１及び第２の回路基板を隔置する少なくとも１つのスペーサ部材であつて、前記第１の回路基板の第１の主表面の方を概ね向いた第１の面、前記第２の回路基板の第２の主表面の方を概ね向いた第２の面、並びに、前記第１の回路基板の第１の主表面の複数のチップ相互接続から前記スペーサ部材の第２の面まで伸長する複数の回路基板相互接続を有する少なくとも１つのスペーサ部材と、前記第２の回路基板の第２の主表面の複数のチップ相互接続部分を前記スペーサ部材の第２の面の複数の回路基板相互接続に接続する複数のハンダバンプ接続とを備えることを特徴とする装置。
５７．請求項５６の装置において、前記回路基板相互接続は、前記スペーサ部材の前記第２の面から前記第１の面まで伸長するスペーサ導体と、前記第１の回路基板の第１の主表面の複数のチップ相互接続を前記スペーサ導体に接続する複数の第２のハンダバンプ接続とを備えることを特徴とする装置。
５８．請求項５６の装置において、前記複数の回路基板相互接続が、前記スペーサ部材にレーザパターニングされた導体を備えることを特徴とする装置。
５９．請求項５７の装置において、前記スペーサ導体が、前記スペーサ部材にレーザパターニングされた導体を備えることを特徴とする装置。
６０．請求項５６の装置において、前記第１の回路基板が、周壁部材を有し、また、前記スペーサ部材が、前記第１の回路基板の周壁部材付近に壁部を有することを特徴とする装置。
６１．請求項５６の装置において、前記第１の回路基板と熱流的に接続されるマイクロチャネル冷却部材を更に備えることを特徴とする装置。
６２．請求項５６の装置において、前記集積回路チップは、該チップの第１の主表面に設けられる複数の接続部分と、前記複数の接続部分を対応する回路基板のチップ相互接続に接続する手段とを備えることを特徴とする装置。
６３．請求項６２の装置において、前記集積回路チップの第１の主表面は、前記回路基板の第１の主表面とは反対側を向いており、前記複数の接続部分を前記チップ相互接続に接続する手段は、前記集積回路チップの側部に設けられる導体を備えることを特徴とする装置。
６４．請求項６２の装置において、前記集積回路チップの第１の主表面は、前記回路基板の第１の主表面の方を向いており、前記複数の接続部分を接続する手段は、対応する接続部分と前記チップ相互接続との間のハンダバンプ接続を備えることを特徴とする装置。
６５．請求項６４の装置において、前記集積回路チップと熟読的に接続されるマイクロチャネル冷却要素を更に備えることを特徴とする装置。
６６．請求項６４の装置において、前記マイクロチャネル冷却要素が、集積回路チップの第２の主表面に接続されると共に、複数の冷却材溝を有する溝付きの基板と、第１の開口及び第２の開口を有すると共に、前記冷却材溝の上方で前記溝付きの基板に接続され、これにより、前記第１の開口から前記複数の冷却材溝を通つて前記第２の開口までの冷却材通路をもたらす溝カバーと、前記溝カバーの第２の開口から前記溝カバーの第１の開口までの冷却材通路をもたらす冷却材供給マニホールドと、前記冷却材供給マニホールドと前記溝カバーとの間のシールとを備えることを特徴とする装置。
６７．請求項５６の装置において、前記複数の回路基板の少なくとも１つの第２の主表面に設けられる複数のテストプローブパッドと、前記テストプローブパッドを前記１つの回路基板の第１の主表面のチップ相互接続に接続する手段とを更に備えることを特徴とする装置。