JPH0750775Y2 - カウンタ装置 - Google Patents

カウンタ装置

Info

Publication number
JPH0750775Y2
JPH0750775Y2 JP1988019767U JP1976788U JPH0750775Y2 JP H0750775 Y2 JPH0750775 Y2 JP H0750775Y2 JP 1988019767 U JP1988019767 U JP 1988019767U JP 1976788 U JP1976788 U JP 1976788U JP H0750775 Y2 JPH0750775 Y2 JP H0750775Y2
Authority
JP
Japan
Prior art keywords
data
area
address
count
eeprom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1988019767U
Other languages
English (en)
Other versions
JPH01128257U (ja
Inventor
豊 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP1988019767U priority Critical patent/JPH0750775Y2/ja
Publication of JPH01128257U publication Critical patent/JPH01128257U/ja
Application granted granted Critical
Publication of JPH0750775Y2 publication Critical patent/JPH0750775Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Counters In Electrophotography And Two-Sided Copying (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本考案は、数値を計数するカウンタ装置、特に電子写真
複写機、ページプリンタのプリント枚数等の計数に使用
するカウンタ装置に関する。
〔従来の技術〕
電子写真複写機、ページプリンタ等に使用されるカウン
タ装置は、プリント枚数の計数や、内部の部品の寿命判
断の為に使用されている。このようなカウンタ装置は計
数数値の記憶手段としてRAMを用い、且つRAMは電源遮断
時にデータが消滅するため、EEPROM(エレクトリカル・
イレーサブル・プログラマブル・ROM)を使用してRAMの
データをEEPROMに格納することによってデータの保持を
行っている。例えば電子写真複写機では用紙排出部近傍
に配設した用紙排紙スイッチにより用紙の排出が検知さ
れると同時にRAMに記憶されたカウントデータをインク
リメントさせ、そのインクリメントされたデータの消滅
を防止するため直ちにEEPROMにカウントデータを書込み
保持している。
しかし、このEEPROMへのデータの書込みは通常1万回程
度までしか出来ないという限度がある為、用途によって
1万回以上のカウントを必要とする場合には、データの
書込み領域を複数設け、適宜な方法によりデータの記憶
を行っている。
〔従来技術の問題点〕
しかしながら、電子写真複写機、ページプリンタ等に使
用されるカウンタ装置では1万回を超え計数しなければ
ならない場合も多い。例えばプリント枚数を計数する場
合、ページプリンタが新たに設置されてからページプリ
ンタが寿命に達するまでのトータル計数として、30〜50
万枚を計数しなければならない。しかも、計数値には余
裕をもたせなければならず、場合によっては100万回の
計数を行う場合もあり得る。従って例えば100万回の計
数を行う為にはEEPROM内にデータの記憶領域が100エリ
ア必要になる。しかも、カウント値も大きくなり、カウ
ントデータが最大“1,000,000"の近傍の値になると、最
低20ビット必要となり、8ビットのマイクロコンピュー
タを用いると1エリア容量が24ビットすなわち3バイト
必要となるので、EEPROMの全エリアの容量は少なくとも
300バイトとなる。従って必要となるEERPOMの記憶容量
が大きくなり不経済である。
〔考案の目的〕
本考案は、上記従来の欠点に鑑み、カウンタ装置に使用
されるEEPROM等の不揮発性記憶手段の記憶容量を小さく
することを可能にしたカウンタ装置を提供することを目
的とする。
〔考案の要点〕
上記目的は本考案によれば、データを記憶する複数の領
域を備えた不揮発性記憶手段と、前記不揮発性記憶手段
に最後に書込まれた領域から初期データを読み出す読み
出し手段と、前記初期データが読み出された領域の番地
を下位桁の数値、前記読み出された初期データを上位桁
の数値として計数処理を実施する計数手段と、計数処理
後の数値の上位桁の数値を前記計数処理後の数値の下位
桁の数値が示す前記不揮発性記憶手段の番地に書込む書
込み手段とを備えることを特徴とするカウンタ装置を提
供することによって達成される。
〔考案の実施例〕
以下本考案の実施例について図面を参照しながら詳述す
る。本考案実施例のカウンタ装置は、例えばページプリ
ンタのトータルプリント枚数を計数する際に使用される
ものである。
第1図は本実施例に係るカウンタ装置の回路ブロック図
である。同図において、1はCPU(中央処理部)であ
り、ROM2に格納された制御プログラムに従ってページプ
リンタの動作制御を行う。3はRAMであり、構成は詳し
く後述する。4はEEPROMであり、電気的にデータの消
去、書込みができる機能を有する。また、詳しく後述す
るようにRAM3とカウントデータの授受を行うことによ
り、ページプリンタのトータルプリント枚数を記憶す
る。また、CPU1には不図示のXレジスタ、Aレジスタ、
タイマー等が内蔵されている。更にCPU1には図示しない
排紙センサで記録紙の排出を検知すると供給されるカウ
ント信号が入力し、またトータルプリント枚数を表示す
る表示器5が接続されている。
第2図はEEPROM4の記憶エリアの構成を示す図である。
同図に示す如くEEPROM4は、エリア「00」〜エリア「9
9」に区分され、その1単位のエリアにトータルカウン
ト(TOTLCNT)データを記憶する。トータルカウントデ
ータの各記憶エリアは、ページプリンタのプリント枚数
を記憶するもので、2バイトからなる。
また、エリア「00」〜「99」の100エリアには初期時、
全てのエリアに“FFFF"のデータが記憶されている。ま
たエリア「00」〜「99」には各々アドレスが設定され、
例えばエリア「00」はアドレス“4000"に対応し、エリ
ア「01」はアドレス“4002"に対応し、・・・エリア「9
9」はアドレス“40C7"に対応する。但し、ここでアドレ
ス“4000"〜“40C7"は16進数で表している。
このようにEEPROM4は、2バイト容量からなる1単位エ
リアにトータルカウントデータを記憶するがEEPROM4の
書き替え回数は前述のように現在のところ1万回程度が
限度である。
第3図はRAM3の記憶エリアの構成を示すものである。RA
M3は、同図に示す如く、アドレスメモリ(ADDRMEM)、
エリアカウンタ(AREACNT)、ライトフラグ(WFg)、カ
ウント要求フラグ(CFg)、レジスタ(REG)、及び上述
のEEPROM4内の各トータルカウンタエリアに対応して、
2バイトで構成されるトータルカウント(TOTLCNT)デ
ータを記憶する各エリアで構成されている。そして、CP
U1の制御による実際の各カウント動作はこのRAM3内のカ
ウンタエリアを用いて行われる。
以上のような構成のカウンタ装置において、以下にその
回路動作を説明する。
第4図〜第6図は上述のカウント装置の初期設定を含む
カウント処理のフローチャートであり、これらのフロー
チャートにそって動作説明を述べる。
先ず、ページプリンタが新品である場合の初期設定フロ
ーを説明する。この場合、先ず、第4図に示す処理に従
ってCPU1は、EEPROM4のトップアドレス、つまりアドレ
スデータ“4000"をRAM3のADDRMEMとCPU1内のXレジスタ
に書き込む(ステップS1)。そして、RAM3のAREACNTの
データを“0"にセットする(S2)。
次に、CPU1はXレジスタに書き込んだアドレスデータに
より指定されたエリアのデータをEEPROM4から読み出
し、このデータが“FFFF"か判断する(S3)。
EEPROM4が全くの新品の場合、前述のように全ての領域
に“FFFF"のデータが書き込まれているので判断(S3)
がYESとなり、処理(S4)へ進み、RAM3のTOTLCNTエリア
内のデータ(2バイト)を“0"とする。その後、EEPROM
4へのデータ書込要求フラグをRAM3のWFgにセットする
(S5)。
次に、第5図(カウントルーチン)のフローの実行に移
るが、まだ初期設定段階であり、プリント動作が実行さ
れていないので、CPU1にはカウント信号が入力していな
い。このため、RAM3内のCFgがセットされておらず(ス
テップST1がNO)、第6図のフローに移行する。第6図
のフローでは先ず判断(STP1)を実行しWFgがセットさ
れているか確認する。この時すでに処理(S5)でWFgを
セットしているので判断(STP1)はYESとなり、EEPROM4
へのデータの書込み処理が実行される。先ず、EEPROM4
へのデータ書込み処理中かどうか判断する(STP2)。こ
の判断は1バイトデータの書込み処理時間に要する時間
(約100ms)を計測するCPU1内のタイマーにより行わ
れ、このタイマーが作動中か否かをCPU1が判断する。従
って、初期時はこのタイマーが作動中でないので(STP2
がNO)、RAM3内のTOTLCNTのデータを1バイト単位でEEP
ROM4に書き込む。この時の書込みアドレスはRAM3のADDR
MEMにセットされた上述の“4000"のアドレスデータに従
って行われる。この時、上述の処理(S4)によりRAM3の
TOTLCNTエリアには“0"が書き込まれており、EEPROM4の
アドレス“4000"(エリア「00」)にはトータルカウン
トデータとして“0000"が書き込まれる(STP3)。
その後、判断(STP4)で上述の“0000"データ(2バイ
ト)が全て書き込まれたか確認する。この判断は、上述
のタイマーの作動回数を計数することにより行われる。
アドレス“4000"に“0000"データの書込みが完了すると
(STP4がYES)、STP5でWFgをクリアし次にRAM3のAREACN
Tの値が“99"になったか確認する(STP6)。この判断
は、初期時NOであり、ADDMEMエリアのデータを+2する
(STP7)。すなわち、アドレスデータを2バイト分更新
して次のアドレス“4002"へのデータの書込みに備える
のである。
このようにしてページプリンタが新品時の初期設定が完
了するとEEPROM4にはアドレス“4000"にデータ“0000"
が書き込まれ、その他のアドレスエリア“4002"〜“40C
7"(エリア「01」〜「99」)には“FFFF"のデータ書き
込まれた状態となる。
その後、例えばプリント動作が実行されCPU1にカウント
信号が入力すると、CPU1はRAM3のCFgにフラグをセット
する。このフラグセットにより第5図の判断(ST1)がY
ESとなり、第5図のカウントルーチンが実行される。す
なわち、先ずCFgのフラグをクリアした後(ST2)、RAM3
のAREACNTが“99"かどうか確認する(ST3)。最初のカ
ウント時にはAREACNTは“0"になっており(ST3がNO)、
AREACNTの値を+1インクリメントし(ST4)、WFgをセ
ットする(ST7)。この処理により、続いて行われる前
述の第6図の判断(STP1)が再度YESとなるのでADDRMEM
に書き込まれているアドレスデータにより指定されるEE
PROM4内のエリアへRAM3内のTOTLCNTに記憶されたデータ
を書き込む。今、ADDRMEMのアドレスデータは“4002"で
あり、RAM3内のTOTLCNTの値は“0"である。このため、E
EPROM4のアドレス“4002"(エリア「01」)には“0000"
のデータが書き込まれる(STP2→・・・STP5)。その後
処理(STP7)でまた次のエリアのアドレスがADDRMEMに
書き込まれる。
このようにしてプリント動作が実行される毎に第5図、
第6図のフローに従ってAREACNTの値がインクリメント
され更に第6図のフローによりシフトされたアドレスに
従ったエリアにTOTLCNTの“0000"データが書き込まれて
いく。従って、エリア「99」までシフトされると、EEPR
OM4内のTOTLCNTの“FFFF"のデータは全て“0000"のデー
タに変わる。このようして、エリア「99」までデータ
“0000"が書き込まれると、AREACNTが“99"になり第5
図の判断(ST3)がYESになるので、AREACNTを“0"にリ
セットしRAM3のTOTLCNTの値を+1インクリメントしデ
ータ“0001"とする。つまりこの時のTOTLCNTのデータ
“0001"はカウンタ装置がすでに100カウントしたことを
意味する。
また、その後実行される第6図の判断(STP6)でもAREA
CNTが“99"であるのでSTP8が実行され、ADDRMEMのアド
レスデータがEEPROM4のトップアドレス“4000"に戻さ
れ、次からまたCPU1にカウント信号が入力する毎に同様
に書込みが行われる。以上のようにしてカウントされた
データはEEPROM4にその都度記憶されており、いつ電源
を切られてもその時のデータは保持される。
次に、このようにカウント処理され一旦電源が切られた
後、再度プリントを開始する場合の処理を説明する。
ページプリンタの電源が投入されると、第4図のフロー
チャートが実行される。上述と同様にEEPROM4のトップ
アドレス“4000"のアドレスデータをADDRMEM及びXレジ
スタへ読み出す(S1,S2)。しかし、この時Xレジスタ
にセットされたアドレスデータにより指定されたEEPROM
4内のエリアデータは初期時のデータを示す“FFFF"では
ない。このため、判断(S3)はNOになり、処理(S6)へ
移行する。そして、先ず、ADDREMEMのアドレスデータ
(“4000")によりEEPROM4エリア「00」のデータ(2バ
イト)をRAM3内のレジスタ(REG)に書き込む。そし
て、CPU1のアドレスカウントを行うためのXレジスタの
値を+2し、次のエリアのアドレスを求め、このアドレ
スデータが指定するEEPROM4のエリア「01」に記憶され
たデータ(2バイト)をCPU1のAレジスタ内に書き込む
(S7,S8)。次にこのデータが“FFFF"か判断する(S
9)。この判断は、CPU1が初期設定時から99カウントを
計数するまでは、EEPROM4のエリアに書込み処理がまだ
行われていない、つまり“FFFF"データが記憶されたエ
リアが残っているからである。従って、Aレジスタに取
り込んだデータが“FFFF"かどうか判断し、この判断(S
9)がYESである場合、“FFFF"データが読みだされたエ
リアが次に新カウントデータを書き込むべきエリアであ
る。従って、この時はXレジスタ内のアドレスデータを
次の書込みアドレスとしてRAM3のADDRMEMにセットす
る。そして現在カウントデータが書き込まれたエリアの
アドレスをXレジスタの方へ入れ換える。つまりXレジ
スタとADDRMEMのデータを交換する処理を行う(S10)。
一方、カウント値が100回を越えている場合には“FFFF"
データはEEPROM4のエリア「00」〜「99」において全て
書き換えられているので判断(S11)へ移行し、REGとA
レジスタのデータの大小比較を行う。この処理により現
在のカウントデータの検索が実行され、後のエリアのデ
ータすなわち、AレジスタのデータとREGのデータが等
しい間は、まだ現在のカウントデータの格納エリアに達
していないので(S11がNO)、次のエリアのデータを読
み出して比較するためXレジスタのデータをADDRMEMに
書込み(S15)、処理(S6)に戻って同様の比較処理を
繰り返す(S11→S12→S13→S15→S6→・・・→S11)。
この時、どのエリアで現在カウント値が発見できるか確
認するため、AREACNTの値も+1ずつインクリメント(S
12)される。そしてAREACNTが“99"まで、カウントされ
ると全エリアの比較検索が終わってしまったにもかかわ
らずREG>Aとならなかったことになるから、この時は
エリア99が現在カウントデータの格納エリアであると判
断して、トップアドレス(“4000")を新データ書込み
エリアとする(S14)。
また、検索途中でREG>Aを検出(S11がY)すれば、こ
の時点においてADDRMEM内に書き込まれたアドレスデー
タが現在カウント値が格納されたエリアのアドレスデー
タである。従って、CPU1は前述と同様にADDRMEM内のデ
ータとXレジスタ内のデータを交換した後(S10)、X
レジスタのアドレスデータによってEEPROM4の対応する
エリアに格納されたデータ(2バイト)をRAM3のTOTLCN
Tに転送し(S16)、電源投入時のカウンタ装置初期設定
動作を完了する。その後は、前述と同様CPU1にカウント
信号が入力する毎に第5図、第6図のフローによりカウ
ントアップ処理及びEEPROM4への書込処理を実行する。
尚、上述のカウント動作により得られた計数値は、100
未満の計数値は、RAM3のAREACNTに、100を越える計数値
はRAM3のTOTLCNTに格納されており、両データは不図示
のデコーダ等を介して合成され表示器5にプリント回数
として表示する。
以上のように処理することにより、本実施例のカウント
装置は2バイト×100エリア=200バイトの小さな記憶容
量で、100万カウントまで実行できるものである。
〔考案の効果〕
以上詳細に説明したように本考案によれば、カウンタ装
置内に設けられるEEPROM等の不揮発性記憶手段の記憶容
量を小さくすることができ、装置のコストダウンを図る
ことができる。
【図面の簡単な説明】
第1図は本実施例のカウンタ装置の回路ブロック図、 第2図は本実施例のカウンタ装置内のEEPROMの構成図、 第3図は本実施例のカウンタ装置内のRAMの構成図、 第4図〜第6図は本実施例のカウンタ装置の動作を説明
するフローチャートである。 1……CPU、2……ROM、3……RAM、4……EEPROM、5
……表示器。

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】データを記憶する複数の領域を備えた不揮
    発性記憶手段と、前記不揮発性記憶手段に最後に書込ま
    れた領域から初期データを読み出す読み出し手段と、前
    記初期データが読み出された領域の番地を下位桁の数
    値、前記読み出された初期データを上位桁の数値として
    計数処理を実施する計数手段と、計数処理後の数値の上
    位桁の数値を前記計数処理後の数値の下位桁の数値が示
    す前記不揮発性記憶手段の番地に書込む書込み手段とを
    備えることを特徴とするカウンタ装置。
JP1988019767U 1988-02-17 1988-02-17 カウンタ装置 Expired - Lifetime JPH0750775Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1988019767U JPH0750775Y2 (ja) 1988-02-17 1988-02-17 カウンタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1988019767U JPH0750775Y2 (ja) 1988-02-17 1988-02-17 カウンタ装置

Publications (2)

Publication Number Publication Date
JPH01128257U JPH01128257U (ja) 1989-09-01
JPH0750775Y2 true JPH0750775Y2 (ja) 1995-11-15

Family

ID=31235567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1988019767U Expired - Lifetime JPH0750775Y2 (ja) 1988-02-17 1988-02-17 カウンタ装置

Country Status (1)

Country Link
JP (1) JPH0750775Y2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348591Y2 (ja) * 1984-10-22 1991-10-17

Also Published As

Publication number Publication date
JPH01128257U (ja) 1989-09-01

Similar Documents

Publication Publication Date Title
KR100531192B1 (ko) 비휘발성 메모리의 제어방법
US20080049504A1 (en) Memory Control Circuit, Nonvolatile Storage Apparatus, and Memory Control Method
JP2003187585A (ja) フラッシュデバイスにおける部分的に消去されたユニットの検出
JPH0552600B2 (ja)
US9971682B2 (en) Wear-leveling system and method for reducing stress on memory device using erase counters
GB2122780A (en) Program modification system
JPH0325798A (ja) Eepromを使用した記憶装置
JPH11272569A (ja) フラッシュメモリを使用した外部記憶装置のデータ回復方式
JP3065991B2 (ja) フラッシュメモリ制御装置及び方法
US6415351B1 (en) Switching access to a flash memory from an IC card, after downloading is complete, while the power is still on
JPH06348504A (ja) マイクロプロセッサシステム
JP3651886B2 (ja) 電子システム
JP2008225922A (ja) 不揮発性記憶装置
JPH0330877Y2 (ja)
JP2000112818A (ja) フラッシュメモリ制御装置及び方法
JPH06119510A (ja) メモリカード
JPH11327911A (ja) 画像形成装置
JPH05324305A (ja) プログラム変更方法
JP3510780B2 (ja) マイクロコンピュータ
JP2008009494A (ja) 画像形成装置
JP2669958B2 (ja) マイクロコンピュータ
JPH04133188A (ja) マイクロコンピュータ
EP0513607B1 (en) Method and apparatus for testing an NVM
JPS63241630A (ja) 稼動履歴情報の処理方法
JPH0822404A (ja) ファイル管理システム