JPH0552600B2 - - Google Patents

Info

Publication number
JPH0552600B2
JPH0552600B2 JP17332984A JP17332984A JPH0552600B2 JP H0552600 B2 JPH0552600 B2 JP H0552600B2 JP 17332984 A JP17332984 A JP 17332984A JP 17332984 A JP17332984 A JP 17332984A JP H0552600 B2 JPH0552600 B2 JP H0552600B2
Authority
JP
Japan
Prior art keywords
write
eprom
control circuit
address
microprocessor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP17332984A
Other languages
English (en)
Other versions
JPS6151695A (ja
Inventor
Yasuhiro Sakakibara
Isamu Kobayashi
Yoshinori Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Technology America Inc
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Hitachi Micro Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP59173329A priority Critical patent/JPS6151695A/ja
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd, Hitachi Micro Systems Inc filed Critical Hitachi Microcomputer System Ltd
Priority to KR1019850005817A priority patent/KR940002296B1/ko
Priority to EP85110380A priority patent/EP0181443B1/en
Priority to DE85110380T priority patent/DE3587661T2/de
Priority to US06/768,112 priority patent/US4701886A/en
Publication of JPS6151695A publication Critical patent/JPS6151695A/ja
Priority to US07/096,912 priority patent/US4905140A/en
Priority to US07/485,499 priority patent/US5109359A/en
Priority to KR1019900011513A priority patent/KR940002754B1/ko
Priority to KR1019900011514A priority patent/KR940002755B1/ko
Publication of JPH0552600B2 publication Critical patent/JPH0552600B2/ja
Priority to US08/210,770 priority patent/US5414825A/en
Priority to HK4796A priority patent/HK4796A/en
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0684—Configuration or reconfiguration with feedback, e.g. presence or absence of unit detected by addressing, overflow detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、半導体集積回路装置に関するもの
で、例えば、情報処理のためのプログラムが格納
されるROM（リード・オンリー・メモリ）が
EPROMにより構成された１チツプのマイクロコ
ンピユータに利用して有効な技術に関するもので
ある。
〔背景技術〕
１チツプのマイクロコンピユータにあつては、
内蔵のROMに書込まれたプログラムに従つて所
定の情報処理を行うものである。本願発明者等に
あつては、この発明に先立つて上記内蔵ROMと
してEPROM（エレクトリカリ・プログラマブ
ル・リード・オンリー・メモリ）を利用すること
を考えた。このようにEPROMを用いることによ
つて、ユーザーが希望する情報処理機能を持つた
１チツプのマイクロコンピユータを逸早く提供で
きるとともに量産性の向上を図ることができるも
のとなる。すなわち、上記内蔵ROMとしてマス
ク型ROMを用いると、そのプログラム書き込み
のための各種マスクの製造、及びその製造に時間
を費やしてしまうからである。
上記のようにEPROMを用いた場合、既存の
EPROMライターにて書き込みの実行を行えると
便利である。ところが、マイクロコンピユータに
おけるアドレス空間に対して、EPROMの占める
割合はそれより小さく、例えば、8Kのアドレス
空間のうちせいぜい4K（4K×８ビツト）程度で
ある。したがつて、同じアドレス空間を持つ既存
のEPROMライター（8K×８ビツト＝64Kビツ
ト）により、書き込みを行うとエラーが半分近く
生じてしまう。すなわち、EPROMの存在するア
ドレス指定に対する書き込みにあつては、そのチ
エツク（ベリフアイ）が可能になるが、それ以外
の書き込みチエツクでは全てエラーになるので、
連続した書き込みが行われなくなる。なお、アド
レス設定の範囲を任意に指定できるような高級
EPROMライターもあるが、価格が高く普及率の
点で問題がある。
なお、EPROMに関しては、例えば特開昭54−
152933号がある。
〔発明の目的〕
この発明の目的は、簡単な構成により外部端子
の多機能化を図つた半導体集積回路装置を提供す
ることにある。
この発明の前記ならびにその他の目的と新規な
特徴は、この明細書の記述および添付図面から明
らかになるであろう。
〔発明の概要〕
本願において開示される発明のうち代表的なも
のの概要を簡単に説明すれば、下記の通りであ
る。すなわち、情報処理プログラムが格納される
プログラマブルROMに割り当てられたアドレス
空間を識別する機能と上記割り当てられたアドレ
ス空間以外のアドレス指定に対してその出力にブ
ランクと同一の信号を送出させる機能を付加する
ことにより、簡易なライターによるプログラマブ
ルROMへの書き込みを可能にするものである。
〔実施例〕
第１図には、この発明が適用された１チツプマ
イクロコンピユータの一実施例のブロツク図が示
されている。
同図において、点線で囲まれた部分は集積回路
LSIであり、ここに形成された各回路ブロツク
は、全体として１チツプマイクロコンピユータを
構成しており、公知の半導体集積回路の製造技術
によつてシリコンのような１個の半導体基板上に
おいて形成される。
記号CPUで示されているのは、マイクロプロ
セツサであり、その主要構成ブロツクが代表とし
て例示的に示されている。
Ａはアキユムレータ、Ｘはインデツクスレジス
タ、CCはコンデイシヨンコードレジスタ、SPは
スタツクポインタ、PCH，PCLはプログラムカ
ウンタ、CPU−CONTはCPUコントローラ、
ALUは算術論理演算ユニツトである。
このようなマイクロプロセツサCPUの構成は、
例えば、(株)オーム社から昭和53年４月10日に発行
された「マイクロコンピユータの基礎」矢田光治
著によつて公知であるので、その詳細な説明を省
略する。
記号Ｉ／Ｏで示されているのは、入出力ポート
であり、その内部にデータ伝送方向レジスタを含
んでいる。また、記号Ｉで示されているのは、入
力専用ポートである。
記号OSCで示されているのは、発振回路であ
り、特に制限されないが、外付される水晶振動子
Xtalを利用して高精度の基準周波数信号を形成
する。この基準周波数信号により、マイクロプロ
セツサCPUにおいて必要とされるクロツクパル
スが形成される。また、上記基準周波数信号は、
タイマーの基準時間パルスとしても用いられる。
このタイマーは、カウンタCOUT、プリスケー
ラPR及びコントローラCONTとによつて構成さ
れる。
記号RAMで示されているのは、ランダム・ア
クセス・メモリであり、主として一時データの記
憶回路として用いられる。
記号EPROMで示されているのは、エレクトリ
カリ・プログラマブル・リード・オンリー・メモ
リであり、各種情報処理のためのプログラムが書
込まれる。
以上の各回路ブロツクは、マイクロプロセツサ
CPUを中心としバスBUSによつて相互に接続さ
れている。このバスBUSには、データバスとア
ドレスバスとが含まれるものである。なお、上記
バスBUSの内、アドレスバスADDは、外部端子
に結合されている。
この実施例のマイクロコンピユータにおいて
は、上記EPROMを用いることから、その書き込
み等の制御回路WCONが設けられる。この制御
回路WCONは、外部端子Vppから供給された電
圧レベルを識別して、書き込み／読み出し動作モ
ードの制御や、その書き込み高電圧を上記
EPROMに供給する。例えば、外部端子Vppから
内部電源電圧Vccのような比較的低い電圧（5V）
又は回路の接地電位（0V）が供給されると、ハ
イレベルの識別信号を形成する。このハイレベル
の信号は、例えば、CPUによつてEPROMが選
択された時に読み出し動作モードにするために利
用される。一方、外部端子VppからEPROMの書
き込み用の高電圧（例えば約12V）が供給される
と、ロウレベルの識別信号を形成する。例えば、
上記高電圧Vppを一定期間供給することにより形
成されたロウレベルのパルスにより、EPROMの
データ入力バツフアが動作状態にされるととも
に、データバスから供給された情報に従い、上記
高電圧Vppを利用して形成された論理“０”の書
き込み信号が加工形成され、選択されたメモリセ
ル（FAMOSトランジスタ）に論理“０”の書き
込みが行われる。なお、この時には、外部端子か
ら供給されるアドレス信号によつてEPROMのア
ドレツシングが行われる。
また、上記アドレス信号は、上記制御回路
WCONに含まれるアドレス識別回路に供給され
る。このアドレス識別回路は、EPROMが割り当
てられたアドレス空間以外のアドレス設定を検出
すると、特に制限されないが、書き込み動作を禁
止させるとともに、その時の読み出し信号をブラ
ンク（論理“１”）として送出させる。なお、上
記書き込み禁止機能は、特に設けなくてもよい。
なぜなら、EPROMの存在しないアドレス指定を
行うのでEPROMは選択されることなく、書き込
みが行われないからである。
この実施例のEPROMの書き込み動作の概略を
第２図のアドレス空間図を参照して説明する。
例えば、アドレスバスADDにより設定される
アドレス空間０〜Ａ３の内、０〜Ａ１までが入出
力ポート等のアドレスが割り当てられ、Ａ１〜Ａ
２までがEPROMのエリアとされ、残りＡ２〜Ａ
３がRAMアリアとされている場合、ライターに
よるEPROMの書き込み動作においては、０〜Ａ
３までの連続書き込みを行うとともに、そのベリ
フアイ動作（書き込み後の読み出しチツク）の時
に、上記EPROMエリア以外０〜Ａ１，Ａ２〜Ａ
３のアドレス設定（斜線を付した部分）に対し
て、ブランク（論理“１”）の書き込みを行うよ
うにするものである。このような書き込み動作に
対して、制御回路WCONは、上記EPROMエリ
ア以外０〜Ａ１，Ａ２〜Ａ３のアドレス設定に対
してその出力をブランク（論理“１”）とするの
で、書き込みエラーが生じなく連続書き込みが可
能になる。
〔効果〕
(1) プログラマブルROMの存在しないアドレス
指定を検出して、その時の読み出し信号をブラ
ンクとすることにより、ライターはROMエリ
アを考慮することなく連続書き込みを行うこと
ができるという効果が得られる。
(2) 上記(1)により、ベリフアイ動作を含む最少の
書き込み機能を持つた簡易型のライターにより
書き込みを行うことができるという効果が得ら
れる。
(3) 上記(1)，(2)により、プログラマブルROMを
含む複数の半導体集積回路装置を同時に書き込
みを行うコピー等が容易に行えるという効果が
得られる。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、プログラマブルROMは、上記
EPROMの他、その消去も電気的に行うことので
きるEEPROM等その書き込みが電気的に行うこ
とのできるもの、その消去が不能なもの等各種プ
ログラマブルROMに置き換えることができる。
この場合、上記第１図に示した制御回路WCON
は、内蔵されたプログラマブルROMに応じた書
き込み制御を行うようにされる。
〔利用分野〕
以上の説明では主として本願発明をその背景と
なつたEPROM内蔵の１チツプマイクロコンピユ
ータに適用した場合を説明したが、この発明はこ
れに限定されるものでなく、プログラマブル
ROMを含み、そのアドレス空間より大きなアド
レス空間を持つた各種半導体集積回路装置に広く
利用できるものである。
【図面の簡単な説明】
第１図は、この発明が適用された１チツプマイ
クロコンピユータの一実施例を示すブロツク図、
第２図は、その書き込み動作の概略を説明するた
めのアドレス空間を示す図である。 LSI……集積回路、CPU……マイクロプロセツ
サ、CPU−CONT……CPUコントローラ、ALU
……算術論理演算ユニツト、Ａ……アキユムレー
タ、Ｘ……インデツクスレジスタ、CC……コン
デイシヨンコードレジスタ、SP……スタツクポ
インタ、PCH，PCL……プログラムカウンタ、
RAM……ランダム・アクセス・メモリ、
EPROM……エレクトリカリ・プログラマブル・
リード・オンリー・メモリ、Ｉ／Ｏ……入出力ポ
ート、Ｉ……入力専用ポート、OSC……発振回
路、COUT……カウンタ、CONT……コントロ
ーラ、PR……プリスケーラ、BUS……バス、
WCON……制御回路。

Claims (1)

  1. 【特許請求の範囲】 １ マイクロプロセツサと、上記マイクロプロセ
    ツサを中心にして内部バスを介して共通に接続さ
    れ、電気的に書き込み可能なプログラマブル
    ROMを含む複数からなる周辺回路及び外部から
    供給される書き込み用高電圧と書き込み用アドレ
    ス信号を受けて、上記プログラマブルROMに対
    する書き込み動作に必要な制御信号を形成する書
    き込み制御回路とを備え、上記書き込み制御回路
    は、上記書き込みモードのときに上記プログラマ
    ブルROMに割り当てられたアドレス空間を識別
    して書き込み動作を行わせるとともに、そのアド
    レス空間以外のアドレス指定に対しては未書き込
    みに対応したブランクと同一の信号を出力させる
    ものであるあることを特徴とする半導体集積回路
    装置。 ２ 上記プログラマブルROMは、フローテイン
    グゲートに電荷の注入を行うことにより電気的な
    書き込みが動作が行われるものであり、上記マイ
    クロプロセツサによる情報処理を行うためのプロ
    グラムが書き込まれるものであることを特徴とす
    る特許請求の範囲第１項記載の半導体集積回路装
    置。
JP59173329A 1984-08-22 1984-08-22 半導体集積回路装置 Granted JPS6151695A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP59173329A JPS6151695A (ja) 1984-08-22 1984-08-22 半導体集積回路装置
KR1019850005817A KR940002296B1 (ko) 1984-08-22 1985-08-13 반도체 집적회로 장치
EP85110380A EP0181443B1 (en) 1984-08-22 1985-08-19 One-chip microcomputer
DE85110380T DE3587661T2 (de) 1984-08-22 1985-08-19 Ein-Chip-Mikrocomputer.
US06/768,112 US4701886A (en) 1984-08-22 1985-08-21 Semiconductor integrated circuit device
US07/096,912 US4905140A (en) 1984-08-22 1987-09-16 Semiconductor integrated circuit device
US07/485,499 US5109359A (en) 1984-08-22 1990-02-27 Method of controlling a semiconductor integrated circuit
KR1019900011513A KR940002754B1 (ko) 1984-08-22 1990-07-27 반도체 집적회로 장치의 제어방법
KR1019900011514A KR940002755B1 (ko) 1984-08-22 1990-07-27 1칩 마이크로 컴퓨터
US08/210,770 US5414825A (en) 1984-08-22 1994-03-21 Method of programming a semiconductor memory device within a microcomputer address space
HK4796A HK4796A (en) 1984-08-22 1996-01-11 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59173329A JPS6151695A (ja) 1984-08-22 1984-08-22 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS6151695A JPS6151695A (ja) 1986-03-14
JPH0552600B2 true JPH0552600B2 (ja) 1993-08-05

Family

ID=15958411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59173329A Granted JPS6151695A (ja) 1984-08-22 1984-08-22 半導体集積回路装置

Country Status (6)

Country Link
US (4) US4701886A (ja)
EP (1) EP0181443B1 (ja)
JP (1) JPS6151695A (ja)
KR (3) KR940002296B1 (ja)
DE (1) DE3587661T2 (ja)
HK (1) HK4796A (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6068441A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd ワンチツプ・マイクロ・コンピユ−タ
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US4783764A (en) * 1984-11-26 1988-11-08 Hitachi, Ltd. Semiconductor integrated circuit device with built-in memories, and peripheral circuit which may be statically or dynamically operated
JPS61222148A (ja) * 1985-03-08 1986-10-02 Fujitsu Ltd １チツプマイクロコンピユ−タの製造方法
JP2513462B2 (ja) * 1986-03-26 1996-07-03 株式会社日立製作所 マイクロ・コンピユ−タ
US5261110A (en) * 1986-10-10 1993-11-09 Hitachi, Ltd. System for performing writes to non-volatile memory elements in a minimal time
US5313650A (en) * 1986-10-24 1994-05-17 Hitachi, Ltd. System for performing writes to non-volatile memory elements in a minimal time
US4758996A (en) * 1987-01-30 1988-07-19 Rise Technology, Inc. Address translator
US5511211A (en) * 1988-08-31 1996-04-23 Hitachi, Ltd. Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions
JP2648840B2 (ja) * 1988-11-22 1997-09-03 株式会社日立製作所 半導体記憶装置
JPH0812646B2 (ja) * 1989-03-03 1996-02-07 三菱電機株式会社 半導体集積回路
US5197026A (en) * 1989-04-13 1993-03-23 Microchip Technology Incorporated Transparent EEPROM backup of DRAM memories
JPH02140700U (ja) * 1989-04-20 1990-11-26
JP2830308B2 (ja) * 1990-02-26 1998-12-02 日本電気株式会社 情報処理装置
EP0460692B1 (en) * 1990-06-08 1996-01-10 Kabushiki Kaisha Toshiba Semiconductor memory with failure handling circuit
JP3016490B2 (ja) * 1990-09-28 2000-03-06 富士写真フイルム株式会社 Ｉｃメモリカード
JPH04162300A (ja) * 1990-10-26 1992-06-05 Nec Corp 半導体メモリ
JP3408552B2 (ja) * 1991-02-11 2003-05-19 インテル・コーポレーション 不揮発性半導体メモリをプログラム及び消去する回路とその方法
US5546561A (en) * 1991-02-11 1996-08-13 Intel Corporation Circuitry and method for selectively protecting the integrity of data stored within a range of addresses within a non-volatile semiconductor memory
US5276839A (en) * 1991-03-07 1994-01-04 United States Of America As Represented By The Secretary Of The Air Force System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system
EP0510899B1 (en) * 1991-04-22 2001-01-31 Canon Kabushiki Kaisha Printer control program transfer method and printer capable of receiving a control program
KR100274099B1 (ko) * 1991-08-02 2001-01-15 비센트 비.인그라시아 점진적으로 프로그램가능한 비휘발성 메모리 및 이를 구비한 집적 회로와 비휘발성 메모리 프로그래밍 방법
JP3229345B2 (ja) * 1991-09-11 2001-11-19 ローム株式会社 不揮発性ｉｃメモリ
US5412793A (en) * 1991-12-03 1995-05-02 Intel Corporation Method for testing erase characteristics of a flash memory array
US5369647A (en) * 1991-12-16 1994-11-29 Intel Corporation Circuitry and method for testing a write state machine
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US6781895B1 (en) 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
US6414878B2 (en) 1992-03-17 2002-07-02 Hitachi, Ltd. Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein
TW231343B (ja) * 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
US7057937B1 (en) 1992-03-17 2006-06-06 Renesas Technology Corp. Data processing apparatus having a flash memory built-in which is rewritable by use of external device
US5459733A (en) * 1992-03-20 1995-10-17 National Semiconductor Corporation Input/output checker for a memory array
JPH05324489A (ja) * 1992-05-15 1993-12-07 Toshiba Corp 記憶装置
JP3053301B2 (ja) * 1992-09-11 2000-06-19 三菱電機株式会社 半導体集積回路及びｉｃカード
US5530803A (en) * 1994-04-14 1996-06-25 Advanced Micro Devices, Inc. Method and apparatus for programming memory devices
US5715423A (en) * 1994-04-18 1998-02-03 Intel Corporation Memory device with an internal data transfer circuit
JPH09320284A (ja) * 1996-05-31 1997-12-12 Nec Corp 半導体集積回路およびその端子状態設定方法
US5883844A (en) * 1997-05-23 1999-03-16 Stmicroelectronics, Inc. Method of stress testing integrated circuit having memory and integrated circuit having stress tester for memory thereof
DE19846461B4 (de) * 1997-10-08 2006-05-11 Hitachi, Ltd. Sensoreinstellschaltung
US5974500A (en) * 1997-11-14 1999-10-26 Atmel Corporation Memory device having programmable access protection and method of operating the same
DE102004052218B3 (de) * 2004-10-27 2006-04-27 Infineon Technologies Ag Speicheranordnung mit geringem Stromverbrauch
KR20180032391A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
DE2842548A1 (de) * 1978-09-29 1980-04-10 Siemens Ag Programmierbare speicherschutzlogik fuer mikroprozessorsysteme
US4208728A (en) * 1978-12-21 1980-06-17 Bell Telephone Laboratories, Incorporated Programable logic array
US4794558A (en) * 1979-06-12 1988-12-27 Motorola, Inc. Microprocessor having self-programmed eprom
US4450524A (en) * 1981-09-23 1984-05-22 Rca Corporation Single chip microcomputer with external decoder and memory and internal logic for disabling the ROM and relocating the RAM
US4482950A (en) * 1981-09-24 1984-11-13 Dshkhunian Valery Single-chip microcomputer
JPS58105366A (ja) * 1981-12-16 1983-06-23 Fujitsu Ltd デバツグ機能を持つマイクロコンピユ−タ
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
JPS58223848A (ja) * 1982-06-23 1983-12-26 Oki Electric Ind Co Ltd マイクロプロセツサ
EP0109504A3 (en) * 1982-11-18 1987-03-25 International Business Machines Corporation Protection system for storage and input/output facilities and the like
US4665506A (en) * 1983-01-03 1987-05-12 Texas Instruments Incorporated Memory system with write protection
JPS59146352A (ja) * 1983-02-09 1984-08-22 Nec Corp シングル・チップ・マイクロコンピュータ
JPS6019220A (ja) * 1983-07-13 1985-01-31 Fujitsu Ltd マイクロコンピユ−タ
US4769767A (en) * 1984-01-03 1988-09-06 Ncr Corporation Memory patching system
JPS60179984A (ja) * 1984-02-27 1985-09-13 Nec Corp メモリ回路方式
US4794525A (en) * 1984-06-07 1988-12-27 Motorola, Inc. External interface control circuitry for microcomputer systems
JPS6151695A (ja) * 1984-08-22 1986-03-14 Hitachi Ltd 半導体集積回路装置
US4698750A (en) * 1984-12-27 1987-10-06 Motorola, Inc. Security for integrated circuit microcomputer with EEPROM
JPS61229133A (ja) * 1985-04-03 1986-10-13 Nec Corp シングルチツプマイクロコンピユ−タ用エミユレ−タ

Also Published As

Publication number Publication date
DE3587661T2 (de) 1994-03-10
EP0181443A2 (en) 1986-05-21
EP0181443B1 (en) 1993-11-18
DE3587661D1 (de) 1993-12-23
KR940002755B1 (ko) 1994-04-02
KR940002754B1 (ko) 1994-04-02
HK4796A (en) 1996-01-19
US4905140A (en) 1990-02-27
KR920003835A (ko) 1992-02-29
US4701886A (en) 1987-10-20
KR920003834A (ko) 1992-02-29
EP0181443A3 (en) 1988-08-24
KR860002148A (ko) 1986-03-26
KR940002296B1 (ko) 1994-03-21
US5109359A (en) 1992-04-28
US5414825A (en) 1995-05-09
JPS6151695A (ja) 1986-03-14

Similar Documents

Publication Publication Date Title
JPH0552600B2 (ja)
JP2597153B2 (ja) 書込み保護装置
KR100375217B1 (ko) 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러
KR100444537B1 (ko) 데이타처리장치
US5473775A (en) Personal computer using flash memory as BIOS-ROM
US6587916B2 (en) Microcomputer with built-in programmable nonvolatile memory
US5890191A (en) Method and apparatus for providing erasing and programming protection for electrically erasable programmable read only memory
JPH11203204A (ja) 読出しおよび／または書込み保護可能領域を含む電気的に消去再書込み可能な不揮発性メモリ、ならびにこのメモリを内蔵した電子システム
KR950010304B1 (ko) 불휘발성 기억소자를 구비한 반도체 집적회로장치
JPH0764795A (ja) コンピュータシステム
US20230102540A1 (en) Flash memory data protection
JPS63200398A (ja) 情報処理装置
JP2590172B2 (ja) シングルチップマイクロコンピュータ
JP2001147863A (ja) フラッシュメモリ書き替え装置
JP2581057B2 (ja) 評価用マイクロコンピユ−タ
JP3695931B2 (ja) マイクロコンピュータ
EP0714060B1 (en) One chip microcomputer with built-in non-volatile memory
WO1998007099A1 (en) A microcontroller including an internal memory unit and circuitry to generate an associated enable signal
JPH1145233A (ja) マイクロコンピュータ
JPH0335381A (ja) 携帯可能電子装置
JPS62197841A (ja) 半導体集積回路装置
JPS61145648A (ja) １チツプマイクロコンピユ−タ
JPH07296132A (ja) Ｉｃメモリカード
JPS6151867A (ja) 半導体集積回路装置
JP2001350642A (ja) データ処理装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term