JPH07509104A - 半導体チップを封止する方法，この方法によって得られる装置，及び３次元のチップの相互接続への適用 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体チップを封止する方法、この方法によって得られる装置、及び３次元のチ ップの相互接続への適用本発明は、各々が例えば電子部品、集積回路又はセンサ を含んでいる半導体チップを封止する方法及びこの方法によって得られる装置に 関する。さらに本発明は、このような封入をこれらチップの３次元相互接続へ適 用することに関する。

民間用及び軍事用共に最近の電子システムでは、より多（の回路が用いられてい ることから、コンパクト化のより強い要求を考慮に入れて構成する必要がある。

この点を考オして、例えば、ＴＨＯＭＳＯＮ−Ｃ３Ｆを出願人とする仏閣特許出 願第２，６７０，３２３号に記載されているように、集積回路の「３次元」スタ ック（積み重ね）と称されるものを作成することが既に提案されている。この構 成によれば、スタックの側面に向かう接続ワイヤを設けた後に複数のチップがス タックされ、次いでこれらチップが例えば樹脂によって一体化される。チップの 相互接続は、その後、スタックの側面上で行われる。

本発明の目的は、特に半導体工場においてより容易に実施できるようにかつコス トが低減されるようにこの方法を修正することにある。

即ち、本発明の方法によれば、例えばワイヤであるリードは多数のチップを設け た半導体ウェハに直接的に配線され、このウェハは可撓性フィルムに接着されて おり、このウェハは各チップに分割させるべくスクライビングされ、チップを分 離すべく可撓性フィルムが引き伸ばされる。リード及びチップのアセンブリは次 いで例えば重合可能な樹脂である絶縁材料内に一体化され、研磨の後、ワイヤを チップの側面に結合すべくこれらワイヤ上に金属デポジションがなされる。アセ ンブリは次いでチップを分離すべく切断され、これにより、パッケージを構成す る封止材料内に封止され接続導体を有するチップが得られる。「３次元」への適 用として、上述したパッケージは各チップとその次のものとの間に配置された挿 入物によって単純に接着されてスタックされ、次いでこのようにして得られたス タックの側面に例えば前述の仏閣特許出願に記載されているように相互接続がな される。

本発明のその他の目的、特徴となる構成及び作用効果は、次の添付の図面によっ て説明される実施例の以下の記載から明らかとなるであろう。

図１は、本発明による方法の実施例を表しており、図２〜図４ａ及び図５は、本 発明による方法の種々のステップを説明する種々の断面図であり、図４ｂは°、 図４ａの平面図であり、 図６及び図７は、本発明の変更態様の概略的な断面図である。

これら種々の図において、同一の参照符号は同一の要素に関連している。さらに 、より分かりやすくするため、図面は実尺では示されていない。

図１は、上述したように、本発明による方法の一実施例を表している。

１０で示す第１のステップは、各々が集積回路又はディスクリート部品を含む多 数（通常は数百のオーダ）のチップが形成されている半導体材料のウェハを可撓 性フィルムに固ＩＩ（例えば接着）することからなる、このフィルムは、例えば ポリマー型の自己接着式のものである。

１１で示す第２のステップは、ワイヤ又はストリップである電気的リードをウェ ハ内に設けられた各チップの接続パッドの各々に配線することからなる。

これらの処理動作の結果が図２に示されている。

この図２は、チップ２１が強調されている半導体ウェハｌを表わしている。ウェ ハｌは、２で示されている可撓性フィルム上に設けられている。ウェハ１の２２ で示されているパッドの各々は、例えばワイヤであるリード２３に接続されてい る。ワイヤ２３は、小さなボール２４を得るべくそのワイヤの一端を溶かすこと からなるいわゆる「ポールボンディング」技術によって垂直に接続可能である。

例えば図７に示すような他の技術も使用可能である。固着後、ワイヤ２３の各々 は、所定の高さに切断される０例えば、ワイヤ径が約２５〜３０μｍ、ウェハの 厚さが５００μｍのオーダ、フィルム２の厚さが２００μｍのオーダの場合にそ の高さは、例えば１５０〜２００μｍであるかもしれない。

次のステップ（図１の１２）は、２１で示すごときチップに分割するために、ウ ェハ２を好ましくはその厚み全体にわたってスクライビングすることからなる。

１３で示す次のステップは５可撓性フイルム２を均一に引き伸ばすことからなる 。これによってチップ２１が規則正しく互いに分離する。

ウェハ１にワイヤを配線するステップ１１が、ある変更態様においては、可撓性 フィルム２を引き伸ばすこのステップ１３の後のみ実行可能であることに注目す べきである。

１４で示す次のステップは、チップ及びそれらの接続ワイヤを統合して全体を、 例えば有機、エポキシ又はポリイミド樹脂等の電気的絶縁材料を用い例えばキャ スティング又はモールディング法によって封止することからなる。ポリイミド樹 脂は、重合されていることが好ましい。

このステップによって得られた結果が図３に示されている。

この図は、この段階では各々に分割されて互いに分離されているチップ２１を担 持するフィルム２を示している。チップ２１及びそれらのり−ド２３は、チップ 間の間隙２６内にも侵入している絶縁材料２５内に埋設されている。

１５で示す次のステップは、ワイヤ２３の断面と同高の平面が得られるように封 止材料２５の上面（図３の２７）を研磨することからなる。

封止材料２５の厚さは、特に熱機械的理由から、ウェハ１及びこれに関連する材 料の厚さに、依存している。−例をあげれば、４００・〜５００１Ｌｍのウェハ 厚で材料２５の厚さは約１５０μｍであるかもしれない。

次のステップ（図１の１６）は、可撓性フィルム２を除去することからなる。

この除去は、例えばフィルムを引きはがすことによって実施される。ある変更態 様においては、アセンブリの背面、即ち面２７の反対側の面（図３の２８で示す ）が、フィルム２を除去するために及び／又はチップ２１の厚さ及び大きさを減 少させるべくこのチップ２１を薄くするために研磨される。これは、封止された チップを３次元にスタックする（積み重ねる）以下に述べる用途において、特に 有効であろう。

ある変更態様においては、可撓性フィルム２は除去されず、これによってチップ の背面２８の絶縁及び／又は保護が可能となる。

１７で示す次のステップは、各リード２３を分離後にチップの側面となるものに 結合させる接続導体を形成することからなる。これら接続導体は、チップ間の間 隙上方の上面２７へのメタライゼーションによって形成される。

図４ａ及び図４ｂは、このステップを断面から及び上面から見たものをそれぞれ 示している。

図４ａは、材料２５内に埋設されたワイヤ２３を備えたチップ２１を表わしてい る。アセンブリの上面２７は、ワイヤ２３上のメタライゼーション導体３０を備 えている。これらメタライゼーション導体３０は、各ワイヤ２３をチップ間の間 隙２６に結合する。

これらメタライゼーション導体３０としては、図４の平面図に示されているよう に種々の形態が想定できる。

ワイヤ２３をチップ間領域２６へ結合するかも知れないし、異なるチップからの ２つのワイヤ２３を１つに結合するかもしれないし、又は例えばチップを試験す るために後で使用する領域３１ヘワイヤ２３を付加的に結合するかもしれない。

接続導体３０は、例えば金属層のデポジション及びこれに続（この層のエツチン グ等、公知のいかなる方法によっても形成することが可能である。デポジション は、例えば真空下でのスパッタリングによってなされる、金、ニッケル及び金、 ニッケルー銅及び金、銅及び金の金属デポジションであり得、恐ら（は電気化学 的めっきである。これに続くエツチングは、例えばホトエツチングであり得る。

ある変更態様においては、リードの周辺を除く部分全てに金属を残すいわゆる反 転ホトエツチングが使用可能である。これは、電磁シールドを付加的に形成可能 とするものである。

封止されたチップを形成する最後のステップ（図１の１８）は、チップ（複数） を分離することからなる。この分離は、例えばダイヤモンド付刃スクライバによ って材料２５をチップ間で切断することによってなされる。

これにより、パッケージを構成する絶縁材料内にそれらの５つの面が封止された 半導体チップが得られる。このパッケージは試験及び取付けに使用できる接続導 体（メタライゼーション導体３０）を備えている。

このように封止されたチップを３次元にスタックしたものを作成したい場合（図 １の１９）、パッケージは、その２つの側面が一直線となるようにスライド状に 配列され、これによってパッケージの配置に関する問題が単純化される。パッケ ージ間には、例えば重合可能な樹脂等による接着性材料による層が設けられてい る。このアセンブリは、次いで、一体化されるべ（加圧され適当に重合される。

この様子が、接着性＃３２によって互いに分離されたチップ２１及びそれらの封 止材料２５を示す図５に説明されている。１つの変更態様において、可撓性フィ ルム２について、接着性材料又は適当な処理によって接着性を有するものが層３ ２の代わりに用いられ、従って層３２の介在が不要となる。スタックの各最端面 上には、層３２によって固着された非接着性のシーリング層４２が付加的に設け られている。１つの変更態様においては（図示されていない）、シーリング層４ ２は、その一方の面が接着性を有しており、これによって層３２が不要となる。

メタライゼーション導体３０は、各リード２３をスタックのエツジ３５に結合す る。

次のステップ（図１の２０）は、スタックの種々のチップを相互接続し、かつそ れらを外部回路と接続可能とすべ（スタックパッドと称するパッドに適切に結合 することからなる。これら相互接続は、例えば前述の仏閣特許出願に記載されて いるように、スタックの面上でなされる。

図５に示されている例では、種々の接続導体３０が全てスタックの側面上に設け られておりかつ例えばスタックの一方の又は両方の最端面上に伸びている（３４ ）メタライゼーション３３によって共に結合されている。メタライゼーション３ ３がスタックの両方の最端面上に伸びている場合、その一方は試験に用いられ、 他方は例えばそのスタックをプリント回路上に実装するのに用いられる。

他の変更態様においては（図示されていない）、非接着性挿入体によって分離さ れていてもよい数個のスタックを同時に形成可能である。次いで、スタックの側 面を介するチップの相互接続が全てのスタックについてまとめて同時に行われる かもしれない。

さらに他の変更態様においては、パッケージ間に放熱器に任意に結合されたヒー トシンクを挿入することによって動作中のチップの冷却を改善可能である。

図６に表された例は、チップ２１、それらのリード２３、及び封止材料２５を示 している。ワイヤ２３をチップの側面のうちの１つに接続する接続導体３ｏは、 これら側面のうちの１つ、例えばこの図の左側面、に接触しないようになされて いる。例えば銅、窒化アルミニウム、又はダイヤモンド等による金属層のヒート シンク３８が、各チップ２１の間に接着性層３６によって設けられている。スタ ックの左側面は、好ましくは熱伝導性の接着層３９によって放熱器３７に接着さ れている。この放熱器３７はこれによりシンク３８に熱接触している６図を簡略 化するために、接着層３６は断面であるにもかかわらずハツチングで示されてい ない。

図７は、図１のステップ１１．即ちリードのウェハへの配線についての変更態様 を断面で示している。

この図は、可撓性フィルム２上に設けられておりリード２３をワイヤリングする ことが望ましいバッド２２を有するウェハ１を示している。この変更態様によれ ば、ウェハ１の上面には、プリント回路型基板３９の一部、好ましくは各チップ について少なくとも１つが設けられている。このプリント回路３９は１例えば接 着層４ｏによってウェハに固着されている。プリント回路３９は、少なくとも１ つのメタライゼーション導体４１を備えている。この変更態様によれば、リード ２３は、切断されておらず、プリント回路３９が有するメタライゼーション導体 ４１に接続可能とするべくカーブされている。さらに、リード２３は、前述の図 に表されているようにバッド２２に垂直に接続可能であるか、又は図７に表され ているようにメタライゼーション導体４１に水平に同様に接続可能である。

本発明の方法の以後の全ての動作は、前述の場合と同様に行われ、封止材料の研 磨中（ステップ１５）、チップの上面と同高となるようにリード２３が切断され る。

上述した方法は、これによって得られる装置と同様に、（単一のウェハに全て属 している）多数のチップを同時に処理でき、かつ半導体産業においては公知であ り半導体回路の製造ラインに容易に統合可能な技術を用いてこれを行うことがで きるという多（の効果を有している。これにより、封止されたチップの製造コス トを大幅に低減すると共に、使用する技術の結果、より小さな（特に封止材料の ）寸法で製造することができる。典型的には、１％未満のチップ面積の増加をも たらすことができる。さらに、封止のモードは、コスト上の利点をも有しつつま とめてかつ簡単に行うことができるので、「３次元」のスタックに非常に適して いる。

ＦＩＧ、１ ＦＩＧ３ ＦＩＧ、４ａ ＦＩＧ　４ｂ フロントページの続き （５１）　Ｉｎｔ、　Ｃ１，６識別記号　庁内整理番号ＨＯＩＬ　２５／１１ Ｉ

Claims (8)

【特許請求の範囲】
1. １．リード（２３）を半導体材料の単一ウエハ（１）内に含まれるチップ（２１ ）の接続パッド（２２）へ配線するステップと、 前記チップを各々に分割させるべく、可撓性フィルム（２）上に固定されている 前記ウエハをスクライビングするステップと、 前記チップを分離すべく、前記可撓性フィルムを引き伸ばすステップと、 電気的絶縁材料（２５）によって前記リード及びチップを一体化及び封止するス テップと、 前記リードの高さを同じにすべく、前記封止材料を研磨するステップと、 前記封止材料上に、前記リードを前記チップの側面に結合する接続導体（３０） を形成するステップと、前記チップを分離するステップと を備えたことを特徴とする半導体チップを封止する方法。
2. ２．前記封止材料（２５）が重合可能な樹脂であることを特徴とする請求項１に 記載の方法。
3. ３．前記研磨するステップの後に前記可撓性フィルム（２）を除去するステップ をさらに備えたことを特徴とする請求項１又は２に記載の方法。
4. ４．接続パッド（２２）を含む半導体チップ（２１）であって、そのパッドに接 続されたリード（２３）を含んでおり、前記チップ及びそのリードは、該リード が絶縁材料（２５）の表面（２７）と同高となるように該絶縁材料内に封止され ており、該表面上に該リードを前記チップの側面に結合する電気的接続導体（３ ０）をさらに備えたことを特徴とするチップ。
5. ５．前記リード（２３）の各々がワイヤ又はストリップによって構成されたこと を特徴とする請求項４に記載のチップ。
6. ６．請求項１に記載の方法によって得られたチップを相互接続する方法であって 、 前記分離されたチップをスタックし、該スタックを一体化するステップと、 該スタックの面上でチップを相互接続するステップとをさらに備えたことを特徴 とする方法。
7. ７．分離されたチップの前記スタックは、該チップ間にこれらを互いに接着可能 な材料の層を配置してなることを特徴とする請求項６に記載の方法。
8. ８．請求項４に記載のチップを備えた装置であって、該チップ（２１）は、スタ ックされかっこれらの相互接着を保証する材料の層（２、３２）によって分離さ れており、該スタックの面に設けられており前記チップの接続導体（３０）を相 互に接続する相互接続導体（３３）をさらに備えたことを特徴とする装置。