JPH07509105A - Ｖｌｓｉ−品質結晶半導体基板の供給方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ＶＬＳＩ−品質結晶半導体基板の供給方法発明の分野 本発明は一般的なアクティブ・マトリックス・フラット・パネル・ディスプレイ （ＡｌｉＦＰＤ）の製造方法にかかるものであり、特に、例えばアクティブ・マ トリックス液晶ディスプレイ（＾ＭＬＣＤｓ）等のＡＭＦＰＤの製造に用いるＶ ＬＳＩ−品質結晶半導体基板の供給方法にかかるものである。

発明の背景 大面積ＡＩＩＦＰｔｌの歩どまり低下の最も重要な原因は、多（のダメージのあ る能動素子であることは広く知られている。かかるダメージの大きな原因は高い 欠陥密度であり、基板が構成されている材料の結晶粒界の存在である。かかる原 因はビクセルの大きさや密度の縮小化同様、デバイスの小型化、回路冗長度（ｃ ｉｒｃｕｉｔ　ｒｅｄｕｎｄａｎｃｙ）にとっても不可避の制限となる。

ＡＭＦＰＤ装置は現在アモルファスシリコン基板上に作製されている。アモルフ ァスシリコンを用いるのは、ガラスのようなアモルファス材料上に簡単なシリコ ン堆積方法では結晶性基板が作製できないためである。また多結晶シリコンを得 ることは可能ではあるが、多結晶シリコン作製にはもっと高価な基板材料が必要 となり、またもっと多くの工程が必要となってしまうのである。

一般的な液晶ディスプレイ作製については、ｆ、　Ｃ，Ｏ’　Ｍａｒａが“アク ティブ・マトリックス液晶ディスプレイ　パートＩ：製造工程”　（Ｓｏｌｉｄ 　５ｔａｔｅ　ＴｅｃｈｎｏｌｏｇｙＳＤｅｃｅｍｂｅｒ　１９９１．　ｐｐ、 ６４−６９）で報告しており、その中で組み立てたパネルの欠陥の原因の統計に ついて報告している。

Ｔ、　Ｕｃｈｉｄａによる論文“フラット・パネル・ディスプレイにおける電子 デバイス技術の現状及び将来動向”　（ＩＥＥＥ　ＩＥＤＭテクニカル・ダイジ ェスト１９９１、ｐｐ、　１゜２、１−１．２．６）には液晶ディスプレイ・パ ネルの歩止まりが、欠陥密度、回路冗長度（ｃｉｒｃｕｉｔ−ｒｅｄｕｎｄａｎ ｃｙ）　、ピクセル密度、パネルの総面積の関数で表されていＶＬＳＩ技術で用 いられているシリコン基板のような高品質結晶半導体基板を用いることで、表面 欠陥密度を大幅に減少でき、この結果ダメージのある能動素子が減少し、従って 製造歩止まりの大幅改善が可能となる。

発明の概要 本発明の目的はＶＬＳＩ−品質結晶半導体基板をＡｌｉＦＰＤの大量生産に用い ることである。

また他の目的は透過型のＡＭＦＰＤの品質改良に有効なＶＬｌｉＩ−品質結晶半 導体基板を供給することである。

これらの目的は、次のようにしてＶＬＳＩ−品質結晶半導体基板を作製すること により達成できる。能動素子を作製しない基板面領域をリソグラフィにより限定 し、この領域を一定の深さまでエツチングした後、たとえば５ｉ０２のような透 明な材料で埋める。その後エツチングしていないＳｉ領域を削り出す平坦化工程 を行い、アクティブ・マトリックスを既知の方法で作製する。それから、ウェハ 裏面を先に埋め込んだ５ｉｎ２をストッパに用いて薄膜化、研摩する。その後ウ ェハを一定サイズの長方形に切り、ガラス基板上に、裏面をガラス側にして肉眼 では認識できない程度の間隔で配置する。ウェハはガラス基板に恒久的に接着さ れ、ウェハ片の間に電気接続を導電性材料を堆積することにより作製する。その 後に、一般的なＡＭＦＰＤ作製プロセスを行う。

ボンディング方法は他の方法でも可能である。例えば、シリコンなどの光透過性 接着剤を用いて室温で接着することも可能であるし、またＳＯＩ技術で周知の高 温でのウェハボンディング方法を用いることも可能である。前者のボンディング 方法を用いた場合には能動素子の作製は、ボンディングの前後いずれにおいても 可能である。

本発明はアモルファスシリコン基板または多結晶シリコン基板の代わりにＶＬＳ Ｉ−品質結晶半導体基板を用いてへＭＦＰＤ作製を可能とするものであり、その 結果として高歩止まり、電気的に優れた素子特性及び高集積度が得られることと なる。加えて、本発明は、能動素子を作製しない面領域に光透過性基板を用いる ことにより、各ピクセルの基板が高い光透過性を有するものである。

さらに、本発明は大面積ＡＭＦＰＤを作製するにあたり多（の利点を有する。つ まり本発明は複数の接続された小さな素子を用いることによりモジュールタイプ のＡｌｉＦＰＤの作製を可能とし、その結果、生産歩止まりは総パネル面積の関 数ではなく、各モジュールのウェハ面積の関数とすることができるようになった 。

能動素子がボンディング工程前に行なわれる場合、本発明によって各モジュール を使用する前に試験、修理し、その上で、全ての素子が動作するモジュールのみ ボンディングすることができる。これにより、完成されたディスプレイ装置の製 造歩止まりは他の製造工程にかかることになる。完成されたディスプレイ装置の 設計の最適化はディスプレイのサイズによらず、用いられる各ウェハのサイズに 依存する。どのようなスクリーンサイズや方式でも、ＩＣの製造に用いられてい るような標準的なプロセス装置が使用でき、それゆえにディスプレイ装置の大き さがプロセス装置に依存しなくなる。

図面の簡単な説明 図１は半導体ウェハの部分の平面図であり、独立した能動、受動領域はりソグラ フィ技術により分けられている。

図２．３は　図１の半導体ウェハ上に光透過領域を形成する典型的な方法を示す 。

図４．５は　図１の半導体ウェハ上に光透過領域を形成する他の方法を示す。

図６．７は　図１の半導体ウェハ上に光透過領域を形成する他の方法を示す。

図８〜１１は　モジュール・ユニットを作製する本発明にかかるその後の製作過 程を示す。

図１２．１３は一般のガラス基板上に切った多くのウェハをボンディングし、電 気接続を施すことによる、大面積液晶ディスプレイ装置の作製方法を示す。

図１４は　図１３に示した部分の拡大図でを示す。

特有の具体例の記載 図１は半導体ウェハの部分の図である。点線で囲まれたビクセル領域はそれぞれ 等価である。ウェハ表面では標準的なりソグラフィ技術により、ウェハを２つの 面領域に分ける。領域１は能動素子を作製しない面領域であり、領域２は能動素 子を作製する面領域である。

本発明では光透過領域を領域１に作製するものである。図２．３は領域１への典 型的な光透過領域の作製方法である。領域１の部分の半導体材料が既知のプロセ スによって除去される（図２）。その結果、エツチングしない領域２が区別され る。上記エツチング領域を満たすように、領域１に光透過性材料を堆積させる。

かかる工程には例えば５ｉ０２の物理気相成長（ＰＶＤ：Ｐｈｙｓｉｃａｌ　Ｖ ａｐｏｕｒ　Ｄｅｐｏｓｉｔｉｏｎ）法や化学気相成長（ＣＶＤ；Ｃｈｅ＋ｎ１ ｃａｌ　ＶａｐｏｕｒＤｅｐｏｓｉｔｉｏｎ）法が用いられる。次に領域２を表 面に出すように平坦化工程を行う（図３）。例えば、平坦化工程は　化学的機械 的研摩（ＣＭＰ；Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏ１ｉｓｈ）法 で行う。かかる化学的機械的研摩１捏はＢ、　Ｄａｖａｒｉ、　Ｃ，１，Ｋｏｂ ｕｒｇｅｒ、　Ｒ，５ｃｈｕｌｚ、　Ｊ、　Ｄ、　Ｗａｒｎｏｃｋ、　Ｔ、　Ｆ ｕｒｕ汲≠翌＝A　Ｍ、　Ｊｏｓｔ。

Ｙ、　Ｔａｕｒ、　ｆ、　Ｇ、　Ｓｃｈｗｉｔｔｅｋ、　Ｊ、　Ｋ、　ＤｅＢｒ ｏｓｓｅ、　Ｍ、　Ｌ、　Ｋｃｒｂａｕｇｈ、　ａｎｄ　ＪA　Ｌ、　Ｍａｕｅ ｒらの論文”ＲＩ Ｅと化学的機械的研摩（ＣＭＰ）の組み合わせを用いた新しい平坦化技術”（Ｉ ＥＥＥＩＥＤＭ技術ダイジェスト１９８９．　ｐｐ、　６ｌ−６４）に表されて いる。

領域１に光透過領域を作製する他の方法を　図４．５に示す。この方法では、半 導体基板上に最初に光透過領域３を堆積しく図４）、リソグラフィによって能動 素子作製領域である領域２を作製する。次に、リソグラフィによって光透過性材 料の領域２を半導体基板１上までエツチングする。その後、光透過領域３と同じ 高さになるまで領域２に結晶性半導体を成長させる（図５）。

さらに、能動素子を作製しない面領域である領域１に光透過領域を作製する他の 方法を　図６．７に示す。本方法には図６に示すＳＩＭＯＸウェハのような光透 過領域９が埋め込まれた半導体基板１が用いられる。能動素子を作製しない領域 の上部の結晶領域を埋もれた光透過領域９までエツチングし、かかる面領域に光 透過性材料３を満たす（図７）。

このような方法で作製した光透過層３を有する半導体ウェハは、各ピクセルを駆 動させるアクティブ・マトリックスを作製するために、既知の工程を経て領域２ 上に能動素子が作製される。そして領域３上に電気接続が設けられる。

アクティブ・マトリックスを作製するための池の標準的な方法、例えば各ビクセ ルの透明電極を作製するためのＩＴＯスパッタ等も本製作工程において重要であ る。

次に、光透過層３の上に補強材４を接着材で（つつける（図８）。

続いて基板１を、例えば光透過性材料３をエツチングのストッパとしても用いる 選択エツチング法等の既知の薄膜化、研摩工程により削り取る。かがる方法につ いては次に示した文献“素子領域変換技術を用いた新しいＬＳＩ／ＳＯＩ用ウェ ハ”（Ｔ、　Ｈａｍａｇｕｃｈｉ、　Ｎ、　Ｅｎｄｏ、　Ｍ、　Ｋｉｍｕｒａ　 ａｎｄ　Ｍ、　Ｎａｋａｍａｅ、　ＩＥＥＥ　ＩＥＤＭ技術ダイWェスト１ ９８５、ｐｐ、　６８８−６９１）や“選択研摩を用いたシリコン素子の薄膜化 ：平坦性及び電気的性質の向上”　（Ｓ、ｆａｄａ、Ｓ、Ｔａｋａｈａｓｈｉ　 ａｎｄ　Ｙ、１Ｉａｙａｓｈｉ、　Ｓｅｍ１ｃｏｎ、　Ｓｃｉ、　Ｔｅｃｈｎ盾 戟B ７、　Ｎｕｍｂｅｒ　１＾、　（１９９２）＾２４３−＾２４８．　Ｓ、　）が 参考となる。

その後、ウェハを作製されるディスプレイの大きさやフォーマットに合わせて切 る。かかる切られ、薄膜化されたウェハは裏面を恒久的にガラス基板５の上に接 着される（図１０）。

ポンディングはシリコン等の光透過性接着剤を用いる方法や、ＳＯＩ技術で知ら れている低温のウェハポンディング技術をもって行うことができる。

約１０００℃の高温におけるウェハポンディング技術は、文献“ポンディング及 びエッチバックによるＳＯＩ”　（Ｊ、　Ｂ、　Ｌａ５ｋｙ、　Ｓ、　Ｒ，５ｔ ｉｆｆｌｅｒ、　Ｆ、　Ｒ，ｆｈｉｔｅ　ａｎｄ　Ｊ、　q，＾ ｂｅｒｎａｔｈｅｙ、　ＩＥＥＥ　ＩＥＤＭ技術ダイジェスト１９８５．　ｐｐ 、６８４−６８７）　に報告されている。

多（の低ＡＣ＜　４５０℃）プロセスも開発されてきた。例えば、文献“低融点 ガラスを用いたシリコン・ウェハの溶接”　（Ｌｅｓｌｉｅ＾、Ｆｉｅｌｄ　ａ ｎｄ　Ｒｉｃｈａｒｄ　Ｍｕｌｌｅｒ。

５ｅｎｓｏｒ　ａｎｄ　Ａｃｔｕａｔｏｒｓ、＾２１−＾２３　（１９９０）　 ９３５−９３８）　に報告されている。

他の文献としては、Ｅｘｔｅｎｄｅｄ　Ａｂｓｔｒａｃｔｓ　（Ｖｏｌｕｍｅ　 ９１−２　ｏｆ　ｔｈｅ　Ｆａｌｌ　Ｍｅｅｔｉｎｇｏｆ　Ｔｈｅ　Ｅｌｅｃｔ ｒｏｃｈｅｍｉｃａｌ　５ｏｃｉｅｔｙ、　０ｃｔｏｂｅｒ　１３−１７１９９ １）　ｌご低温シリコン・ウェハ・ポンディング技術のマイクロメカニカルへの 応用”（Ｉｌ、　−Ｊ、　Ｑｕｅｎｚｅｒ　ａｎｄ　Ｗ、　Ｂｅｎｅｃｋｅ、Ａ ｂｓｔｒａｃｔｓ　Ｎｏ、　４６３．　ｐｐ、６８４）及び“低温直接ウェハ・ ボンデイン用誘電体としての窒化シリコン”　（Ｋ、Ｐａ５ｔｏｒ、＾、　Ｍ、 　ｌ１ｏｆｆ　ａｎｄ　Ｌ、　Ｊａｓｔｒｚｅｂｓｋｉ、＾ｂｓｔｒａｃｔＮｏ 、　４６８．　ｐＨ，６９２）が、また他には“リスドラクチャプルＶＬＳＩを 用いたウェハ規模の集積化”　（豐Ｐ、　Ｅａｔｏｎ、　Ｓ、　Ｒ１５ｂｕｄ　 ａｎｄ　Ｒ，Ｌ、　Ｓｍ１ｔｈ、　ＩＥＥＥ　Ｃｏｎ＋ｐｕｔｅｒ、＾ｐ窒奄戟 @１ ９９２）がある。

ポンディング工程を光透過性接着剤を用いて行う場合は、かがる接着剤が高温に 耐えられないため、ウェハプロセスはポンディング工程以前に行なわなければな らない。可視光にたいする高い透過性をえるために、最初にウェハの薄膜化を行 う。

ボンディング工程をウェハポンディング技術によって行う場合は能動素子例えば 薄膜トランジスタ（ＴＰＴ）の作製は、ボンディング工程の前でも後でも良い。

次に図１１に示すように切られたウェハ上の補強材４及び接着材を除去する。

ウェハの加工されたサイドは、延伸フィルムで覆い、その後通常の液晶ディスプ レイの製作工程が始まる。

大型ディスプレイ装置は、一般のガラス基板上に多くの切った、薄膜化したウェ ハをポンディングするモジュール方式で作製することができる。図１２は典型的 な６つのモジュール・ユニット１ｏを一般のガラス基板５に配したものである。

電気接続６はモジュール・ユニット間に作製され（図１３．１４）、これらは電 気的にいかにも１つのパネルのように振舞う。これらの接続は例えば既知のＶＬ ＳＩ技術を用いることにより作製できる。

その後、装置の上面を延伸フィルムで覆ってもよい。ここから標準的な液晶ディ スプレイの製作工程が開始される。

２′７ 国際調査報告 ＭｈＪ　ＨＡｈＪＣＩ　ＭｈＪｈｊＥＸ　Ｍ　Ｎｔ’ＪＥ：Ｘ　Ｅ

Claims (6)

【特許請求の範囲】
1. １．アクティブ・マトリックス液晶デイスプレイ装置製造用の結晶性半導体基板 の供給方法であって、 （ａ）能動素子を作製しない半導体面領域に光透過材料層を設ける工程と、（ｂ ）半導体ウエハを除去して結晶性半導体領域を有する透過性ウエハを得る工程と 、 （ｃ）透過性ウエハをある寸法のモジュール・ユニットに加工する工程とからな る方法。
2. ２．上記能動素子を作製しない半導体面領域に光透過材料層を設ける工程が、半 導体ウエハ上に能動素子を作製しない面領域を設げて、かかる面領域に光透過性 材料を堆積させる工程からなる請求項１記載の方法。
3. ３．上記能動素子を作製しない半導体面領域に光透過材料層を設ける工程が、光 透過材料を堆積し、リソグラフィにより能動素子を作製しない面領域を限定し、 かかる面領域の光透過材料を結晶性半導体基板までエッチングし、かかるエッチ ング面領域に光透過材料の上端と同じ高さまで結晶性半導体を成長させる工程か らなる請求項１記載の方法。
4. ４．上記半導体ウエハを除去する工程（ｂ）が半導体ウエハの薄膜化および研磨 作業からなる請求項１、２または３に記載の方法。
5. ５．さらに、独立した能動素子の電気接続を形成することにより、アクティブ・ マトリックスを作製する工程を含む請求項１、２または３に記載の方法。
6. ６．さらに、光透過性接着剤を用いて多くのモジュール・ユニットをガラス基板 にボンディングし、モジュール・ユニット間の電気接続を形成する工程を含む請 求項４記載の方法。