JPH0750989B2 - ピーク電流制御型コンバータ - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、スイッチングレギュレーター等のピーク電流
制御型コンバータに関するものである。

（従来の技術） 第５図に従来例に係るピーク電流制御型コンバータの基
本回路図を示す。

図において、１は主電源、Ｔはトランス、Q1はスイッチ
ング手段である電界効果トランジスタ、F/Fは上記電界
効果トランジスタQ1を駆動する駆動手段であるフリップ
フロップ、２はクロック信号の入力端子、R1はQ1ピーク
電流検出用抵抗、R2は抵抗、C1はコンデンサー、COMは
比較手段、E/Aは比較増幅手段、Vrは基準電圧電源、D1
及びD2は整流ダイオード、C2はコンデンサー、Ｌはイン
ダクタンス、RLは負荷を示す。

ここで、フリップフロップF/F、検出用抵抗R1、抵抗R
2、コンデンサーC1、比較手段COM、比較増幅手段E/A及
び基準電圧電源Vrにより上記電界効果トランジスタQ1の
駆動の制御ループを構成している。

この回路において、クロック信号がフリップフロップF/
Fのセット入力端子Ｓに入力され、このクロック信号毎
にフリップフロップF/Fの出力がONとなり電界効果トラ
ンジスタQ1が駆動される。フリップフロップF/Fのリセ
ット端子Ｒには、トランスの二次巻き線側の出力端子Vo
の電圧を基準電圧電源Vrの電圧と比較増幅された出力Ve
rと電界効果トランジスタ−Q1のピーク電流検出出力Vse
nseとを比較し、両者が同電圧になった時に出力する比
較手段COMの出力端が接続されており、この比較手段COM
が出力した時にフリップフロップF/Fの出力がOFFとなり
電界効果トランジスタQ1が非駆動になる。

このような正常状態の動作波形は、第６図（ａ）の様に
なる。以上の動作からわかるように、電界効果トランジ
スターQ1のピーク電流が制御ループの中に取り入れられ
ており、クロック信号毎に電界効果トランジスターQ1が
制御されるため、この種のコンバータは破壊を起こし難
いという特長がある。また、トランスの二次巻き線側の
出力端子Voからみた等価回路が定電流電源として考えら
れるため、インダクタンスＬ及びコンデンサ−Ｃにより
位相回りが無く、原理的に安定であるという特長もあ
る。

しかし、このピーク電流制御を第５図の様なフォワード
型コンバータに適用した場合、電界効果トランジスター
Q1の駆動時に整流ダイオードD2による逆回復電流が整流
ダイオードD1を通して流れるため、第６図（ａ）のよう
な立ち上がりのパルス状の波形（図中Ｐで示す部分）を
生じる。これは整流ダイオードD1,D2の性能の劣るもの
程大きく、この立ち上がりのパルスが上記出力Verに達
すると、この時点でフリップフロップF/Fの出力がOFFに
なってしまい、第６図（ｂ）に示す様な異常な動作波形
になってしまう。このため、動作が不安定になり、乱調
を生じ易く、また、最悪の場合電界効果トランジスター
Q1が破損することもある。

この様な不具合を解決するために、ピーク電流検出出力
Vsenseを抵抗R2とコンデンサーC1とからなる積分回路に
通すことにより、上記の立ち上がりのパルスを減衰させ
る方法が取られている。

（発明が解決しようとする課題） しかし、この方法では、ピーク電流検出出力Vsense自体
も減衰してしまい、また、減衰を考慮して検出用抵抗R1
を大きくすると効率が低下するというように完全な解決
方法ではなかった。特に、負荷抵抗RLが大きい場合に
は、ピーク電流検出出力Vsenseが減少するが２次側の整
流ダイオードD1,D2による電流は減少しないため、上記
現象が著しく、ピーク電流制御を採用するにあたっての
重要な技術課題になっている。

本発明は、この様な背景に基づいてなされたものであ
り、２次側整流ダイオードの逆回復電流に起因して生じ
るパルスや、負荷抵抗が大きい場合のノイズによる不安
定原因を取り除き、フォワードコンバータの場合でも安
定に動作するピーク電流制御型コンバータを提供するこ
とを目的とする。

（課題を解決するための手段） 上記目的を達成するため本発明は、トランスの一時巻き
線に接続されたスイッチング手段と、このスイッチング
手段のピーク電流検出出力とトランスの二次巻き線側出
力の基準電圧との比較増幅出力とを比較する比較手段
と、クロック信号によりセットされ比較手段の出力より
リセットされるスイッチング手段の駆動手段を有するピ
ーク電流制御型コンバータにおいて、クロック信号が入
力される遅延パルス発生手段を設け、その出力とスイッ
チング手段の電流検出出力との論理和出力をピーク電流
検出出力として比較手段に入力することを特徴とするも
のである。

（作用） クロック信号の到来により出力される遅延パルス発生手
段からの遅延パルスとスイッチング手段の電流検出出力
信号との論理和を取り、これを比較手段の入力信号とし
ているので、電流検出出力信号の立ち上がりのスパイク
状のパルスを完全に除去することができ、より安定な動
作が可能になる。

（実施例） 以下、本発明の実施例を第１図から第４図に基づき説明
する。

第１図は、本発明の第一の実施例に係るピーク電流制御
型のコンバータの回路図である。従来例と異なる点は、
ピーク電流検出出力Vsenseを抵抗R2とコンデンサC1から
なる積分回路を通して比較手段COMに入力するのに換
え、フリップフロップF/Fのセット端子に入力されるク
ロック信号が入力される遅延パルス発生手段３を追加し
て、その出力と電界効果トランジスターQ1のピーク電流
検出出力Vsenseとを論理和手段４に入力し、その論理和
出力を上記比較手段COMに入力する点である。

この回路において、クロック信号がフリップフロップF/
Fのセット入力端子Ｓに入力され、このクロック信号毎
にフリップフロップF/Fの出力がONとなり、電界効果ト
ランジスタQ1が駆動される。上記クロック信号は、遅延
パルス発生手段３にも入力され、この遅延パルス発生手
段３は第２図に示す様にΔｔ時間だけ遅延された遅延パ
ルスを出力する。このΔｔは、２次側整流ダイオードD
1,D2の逆回復電流に起因して生じるパルス（第６図中の
Ｐ）が十分入る時間に設定する。この遅延パルスと電界
効果トランジスターQ1のピーク電流検出出力Vsenseとが
入力される論理和手段４の出力は第２図に示す様に、ピ
ーク電流検出出力Vsenseの立ち上がり時において、２次
側整流ダイオードD1,D2の逆回復電流に起因して生じる
パルスの部分が削除されたものになっておりスイッチン
グノイズの影響を受けることなく動作することができ
る。

このような遅延パルス発生手段の具体的な回路として
は、第３図（ａ）に示すようなワンショットマルチバイ
ブレーター５や、第４図（ａ）に示すように遅延回路６
とフリップフロップ７を組合せた回路等を用いることが
できる。なお第３図（ｂ）及び第４図（ｂ）はそれぞれ
の出力波形を示したものである。

以上の実施例は、フォワード型のものに適用したもので
あるが、フライバック型のものにも同様に適用すること
ができる。

（発明の効果） 以上説明したように本発明によれば、２次側整流ダイオ
ードの逆回復電流に起因して生じるパルスや、負荷抵抗
が小さい場合のノイズによる不安定原因を取り除き、フ
ォワードコンバータの場合でも安定に動作するピーク電
流制御型コンバータを更に、クロック信号の到来により
出力される遅延パルス発生手段からの遅延パルスとスイ
ッチング手段の電流検出出力信号との論理和を取り、こ
れを比較手段の入力信号とするというようにデジタル処
理しているので、信号レベルには関係なく安定な動作が
得られる。全てロジック回路で構成できるので、IC化が
容易であり、小型化が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係るピーク電流制御型コン
バータの回路図、第２図は第１図の回路における動作波
形図、第３図は第１図に係る実施例に適用できる遅延パ
ルス発生手段の回路図（ａ）及びその動作波形図
（ｂ）、第４図は第１図に係る実施例に適用できる他の
遅延パルス発生手段の回路図（ａ）及びその動作波形図
（ｂ）、第５図は従来例に係るピーク電流制御型コンバ
ータの回路図、第６図は第１図の回路における正常時に
おける動作波形図（ａ）及びその異常時の動作波形図
（ｂ）を示す。 Q1……電界効果トランジスター、F/F……フリップフロ
ップ、３……遅延パルス発生手段、４……論理和手段、
COM……比較手段。

Claims (1)

【特許請求の範囲】
1. 【請求項１】トランスの一次巻き線に接続されたスイッ
   チング手段と、該スイッチング手段のピーク電流検出出
   力とトランスの二次巻き線側出力の基準電圧との比較増
   幅出力とを比較する比較手段と、クロック信号によりセ
   ットされ上記比較手段の出力によりリセットされる上記
   スイッチング手段の駆動手段とを有するピーク電流制御
   型コンバータにおいて、上記クロック信号が入力される
   遅延パルス発生手段を設け、その出力と上記スイッチン
   グ手段の電流検出出力との論理和出力をピーク電流検出
   出力として上記比較手段に入力することを特徴とするピ
   ーク電流制御型コンバータ。