JPH0752422B2 - チャネル−入出力装置間の情報転送制御方式 - Google Patents

チャネル−入出力装置間の情報転送制御方式

Info

Publication number
JPH0752422B2
JPH0752422B2 JP21901987A JP21901987A JPH0752422B2 JP H0752422 B2 JPH0752422 B2 JP H0752422B2 JP 21901987 A JP21901987 A JP 21901987A JP 21901987 A JP21901987 A JP 21901987A JP H0752422 B2 JPH0752422 B2 JP H0752422B2
Authority
JP
Japan
Prior art keywords
channel
input
output device
transfer
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP21901987A
Other languages
English (en)
Other versions
JPS6462751A (en
Inventor
克彦 塩屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP21901987A priority Critical patent/JPH0752422B2/ja
Publication of JPS6462751A publication Critical patent/JPS6462751A/ja
Publication of JPH0752422B2 publication Critical patent/JPH0752422B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/122Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 〔概 要〕 チャネル−入出力装置間、特にチャネルと磁気ディスク
記憶装置間の情報転送に有効なチャネル−入出力装置間
の情報転送制御方式に関し、 コマンドオーバーランの発生を防止することによって、
チャネル−入出力装置間の情報転送の処理速度を実質的
に向上することを目的とし、 チャネル−入出力装置間でコマンドチェインニングによ
って転送すべきデータの残量を検出する手段をチャネル
に設け、この転送すべきデータの残量が予め定めたデー
タ量以下の場合にはチャネルがチャネル−入出力装置間
の情報転送の監視のみを行うように構成する。
〔産業上の利用分野〕
本発明は、チャネル−入出力装置間、特にチャネルと磁
気ディスク記憶装置間の情報転送に有効なチャネル−入
出力装置間の情報転送制御方式に関する。
〔従来の技術〕
チャネルに接続される入出力装置には、各種のタイミン
グに関する規格があり、チャネル側でこの規格を満足す
るような制御を行わなければならない。
特に、磁気ディスク記憶装置を接続した際におけるコマ
ンドチェインニング、すなわちチャネルと入出力装置間
の連続的な情報転送を行う場合においては、入出力装置
からの転送終了報告がチャネルに到来してから例えば20
μsec.以内のような予め定められた時間内、すなわち、
時刻規定にしたがって、次の起動信号をチャネルから入
出力装置に対して送出することが必要であり、この時刻
規定が守られない場合にはコマンドオーバーランを生ず
る。
大型の計算機システムにおいは、入出力装置に対するプ
ロセッサからの処理要求は例えば“START−10"のような
入出力命令をチャネルに送出し,チャネルは、この入出
力命令にしたがって上記プロセッサを介してあるいはDM
Aなどの直接アクセス手段によってプロセッサに接続さ
れているメインメモリから1つのチャネルコマンドワー
ドを読出す。
このチャネルコマンドワードは、転送データの先頭アド
レス,読出/書込などを指示するコマンド,コマンドが
チェインニングされているか否かを指示するコマンドチ
ェインフラグ,転送すべきデータのバイト数などを含ん
でいる。
このチャネルコマンドワードにしたがって、第3図に示
すように、起動シーケンス−転送シーケンス−終結シー
ケンスという一連の処理が行われるが、この起動シーケ
ンスはチャネルが入出力装置を起動するシーケンスであ
り、転送シーケンスではチャネル→入出力装置または入
出力装置→チャネル間で例えば1バイトずつのデータ転
送が行われ、転送すべきデータがすべて転送終了すると
終結シーケンスが実行される。
コマンドがチェインニイングされているか否か、すなわ
ち、チャネルコマンドワードが後続しているか否かは、
上記のチャネルコマンドワードのコマンドチェインフラ
グによって示されるが、このコマンドチェインフラグが
“0"であるのは、入出力命令に続くチャネルコマンドワ
ードが1つだけでコマンドチェインが構成されていない
場合、あるいは、コマンドチェインの最後のチャネルコ
マンドワードの場合である。
したがって、このコマンドチェインフラグが“0"のチャ
ネルコマンドワードについての処理が終了することによ
って当該入出力命令による処理は完了する。
これに対し、コマンドチェインが構成されている場合、
すなわち、当該チャネルコマンドワードに後続するチャ
ネルコマンドワードがある場合にはコマンドチェインフ
ラグは“1"であり、チャネルは、このフラグが“1"であ
るチャネルコマンドワードについての処理が終了した
後、後続するチャネルコマンドワードを上記したと同様
にメインメモリから読出して、第3図に示したように、
この後続するチャネルコマンドワードにしたがった処理
を起動シーケンスから再開する。
しかしながら、このコマンドチェインを実行するために
は、入出力装置がチャネルコマンドワードによって指示
された処理が終了して転送終了報告をチャネルに送出し
てから、例えば20μsec.というような所定の時間内に次
のチャネルコマンドワードによって指示された処理を実
行させるための起動信号がチャネルから入出力装置に到
来していることが必要である。
コマンドオーバーランが生じるのは、入出力装置が転送
終了報告をチャネルに送出した後、この所定の時間(20
μsec.)を過ぎても起動信号が到来しないことによるも
のであり、このような従来技術のチャネルの動作を示す
フローチャートを第4図に示した。
この第4図において、第3図の起動シーケンスに相当す
るステップ[1]でチャネルは入出力装置に起動信号を
送出し、これによって入出力装置が起動してステップ
[2]でこの入出力装置から起動終了をチャネルに報告
するので、チャネルは前記した転送シーケンスに入って
チャネル−入出力装置間でデータの転送が実行される。
このデータ転送が終了してステップ[3]で入出力装置
からチャネルに対して転送終了が報告されるまで、ステ
ップ[4]でCPUから他の処理が要求されているか否か
を判断し、処理が要求されていない場合は直接、もし要
求があればステップ[5]でこの処理を実行してから上
記のステップ[3]に戻り、入出力装置転送終了が報告
された後に転送終結処理が行われている。なお、このCP
Uからの要求は、例えばチャネルの動作状態の監視や、
このチャネルに接続されている他の入出力装置に対する
入出力命令などがある。
このため、CPUからの要求を実行するに要する時間が長
いと、転送終結処理が行われるまでの時間も長くなっ
て、コマンドオーバーランになってしまうことがある。
このようなコマンドオーバーランが発生した場合、従来
はチャネルから入出力装置に対してコマンドの再送を行
っていたため、システムの性能が低下してしまうという
問題があった。
〔発明が解決しようとする課題] したがって、上記のコマンドオーバーランを生じさせな
いためには、プロセッサからの入出力命令についてのチ
ャネルおよび入出力装置での処理が完了するまでは、CP
Uからの要求を行わないようにすればよいが、プロセッ
サが上記のような要求を行なうのを一律に禁止したので
はシステムとしての信頼性や効率が著しく低下してしま
う。
本発明は、システムとしての信頼性や効率を低下させる
ことなくコマンドオーバーランの発生を防止して、チャ
ネル−入出力装置間の情報転送の処理速度を実質的に向
上することを目的とする。
〔問題点を解決するための手段〕
チャネル−入出力装置間でコマンドチェインニングによ
って転送すべきデータの残量Zを検出する手段をチャネ
ルに設け、この転送すべきデータの残量が予め定めたデ
ータ量S以下の場合にはチャネルがチャネル−入出力装
置間の情報転送の監視のみを行うようにした。
〔作 用〕
第1図は本発明の原理を示すフローチャートであり、こ
のフローチャートに基づいて本発明の原理を説明する。
ステップでチャネルは入出力装置を起動し、入出力装
置が起動してステップで起動報告がチャネルに到来す
るとチャネル−入出力装置情報転送が開始される。
チャネルはステップにおいて、転送すべきデータの残
量を識別してこの残量を予め定めたデータ量と比較した
ときに、この予め定めたデータ量より転送すべきデータ
の残量が少ない場合には他の処理を行うことなく、直接
ステップに移り、チャネル−入出力装置間の情報転送
が終了して入出力装置から転送終了報告が到来するまで
この情報転送の監視のみを行う。
したがって、転送すべきデータの残量が予め定めたデー
タ量より少ない場合には、転送シーケンスが終了するご
とに入出力装置から送られてくる終結シーケンスに引き
続いて、直ちにチャネルが起動シーケンスに入って起動
信号を端末装置に送出することが可能になるのでので、
コマンドチェインニングは中断することなく、維持され
る。
このとき、上記のようにCPUなどからの処理要求があっ
てもこの処理要求についての処理は行わないが、間もな
く情報転送は終了することが明らかであるので、その情
報転送終了後に処理を行うとしてもシステム全体として
の処理時間に格別の影響を及ぼすことはない。
もし、チャネルがステップで転送すべきデータの残量
を識別してこの残量を予め定めたデータ量と比較したと
きに、この転送すべきデータの残量が予め定めたデータ
量より大きい場合には転送終了までに時間がかかるもの
と予測されるので、従来技術におけると同様に、このチ
ャネルにCPUなどからの処理要求があるか否かをステッ
プでチェックし、このような処理要求があればステッ
プでその処理を行ってから次のステップに移り、も
し処理要求がなければステップから直接このステップ
に移る。
〔実施例〕
第2図は本発明によるチャネルの実施例の動作を示すフ
ローチャートであって、チャネルは、プロセッサからの
入出力命令を受信すると、メインメモリにアクセスして
この入出力命令で指示されたチャネルコマンドワードを
読出して自己のメモリに格納した後、ステップ[11]で
入出力装置に対して起動信号を送出する。
次のステップ[12]で入出力装置から起動が完了したこ
とが報告されると、次のステップ[13]に移ってチャネ
ルコマンドワード中の転送バイト数(B)を参照して、
このバイト数(B)をこの実施例では64バイトとした予
め定めたバイト数(S)と比較する。
そして、転送すべきデータのバイト数(B)が予め定め
たバイト数(S)より多い(B>S)と判断したときに
は、このデータを転送し終るまでに時間がかかることか
ら、もしCPUからの要求があった際にはこの要求に応答
し得るようにするためにステップ[14]に移る。
このステップ[14]は、チャネルと入出力機器との間に
設けられた制御線を介して“データイン信号(DTI)”
か入出力装置から到来しているか否かを判断するステッ
プであって、この入出力装置が書込み/読出しが可能な
状態になったときに入出力装置からチャネルに対して
“データイン信号”または“データアウト信号”による
転送要求が行われる。
すなわち、このステップ[14]からステップ[15]→
[16]を経てステップ[14]に戻るループは、CPUから
の要求がなければ、入出力装置から転送要求が来るのを
待機するループであり、もしステップ[15]でCPUから
の要求があることが検出されればステップ[17]でこの
要求に対する処理を行なった後にステップ[14]に戻
り、入出力装置から転送要求によってステップ[20]に
移る。
しかしながら、ステップ[13]で転送すべきバイト数
(B)が予め定めたバイト数(S)より少ない(B<
S)と判断された場合には直接上記ステップ[20]に移
るが、これは転送すべきバイト数が少ないことから転送
処理は極めて短時間に終了し、仮にCPUから何らかの要
求があったとしてもこの転送処理の終了後にこのCPUか
らの要求を処理するようにしてもシステムに格別の支障
を生じないことによるものである。
上記ステップ[13]あるいはステップ[14]に続くステ
ップ[20]は、ステップ[23]におけるタイムアウトの
検出と共同して本発明における情報転送の監視を行うた
めに、10msのタイマをセットする。なお、このタイマに
セットされる10msという時間はチャネルや入出力装置な
どの異常を検出するための時間であり、通常のチャネル
と入出力装置間のデータ転送速度が数メガバイト/秒で
あることから10msで転送できるバイト数は数百キロバイ
トにも達するので、チャネルや入出力装置が正常に動作
している限りステップ[23]でタイムアウトが検出され
ることはない。
上記のようにステップ[20]でタイマをセットした後、
ステップ[21]でチャネル−入出力装置間のデータ転送
が実行され、チャネルの制御装置に格納されているチャ
ネルコマンドワードの転送バイト数からこの転送したバ
イト数を減算して転送すべきデータの残量を算出して、
チャネル制御装置のメモリに記憶する。なお、このメモ
リに格納されているチャネルコマンドワードの転送バイ
ト数をこの算出された残量によって更新するようにして
もよい。
なお、前記ステップ[14]からステップ[20]に移った
場合には入出力装置から転送要求が到来していることを
判断しているのに対して、ステップ[13]からこのステ
ップ[20]に移った場合には入出力装置から転送要求が
到来しているか否かの判断は行なっていないが、この入
出力装置からの転送要求が到来しなければデータ転送は
実行されないので、このステップ[21]でも実質的に入
出力装置からの転送要求のチェックが行われていること
になる。
次のステップ[22]は、本発明によって、チャネル−入
出力装置間の情報転送の監視のみをチャネルに行わせる
か否かを判断するためのステップであり、上記ステップ
[21]で算出されたデータ残量が64バイト以下であれば
前記のステップ[23]に移って、チャネルに情報転送の
監視をタイムアウトの検出によって行わせる。
このステップ[23]でタイムアウトが検出されなけれ
ば、チャネル−入出力装置の動作に異常はないので、次
のステップ[24]に移ってチャネルコマンドワードのコ
マンドチェインフラグが“0"であるか否かを判断する。
この判断の結果が“N"、すなわちコマンドチェインフラ
グが“1"であれば、コマンドチェインを構成しているチ
ャネルコマンドワードが後続しているので、ステップ
[25]に移って入出力装置から終了報告が到来している
か否かをチェックする。
ステップ[25]でこの終了報告が到来していることが判
断されると、コマンドオーバーランの発生を防ぐために
速やかに次のチャネルコマンドワードに対するステップ
[11]の起動処理を行うことが必要になるので、他の処
理を行うことなく直ちにステップ[30]に移って転送終
結処理を行う。
もし、このステップ[25]で入出力装置から終了報告が
到来していなければ未だ転送されていないデータが残っ
ているので、ステップ[21]に戻って、前記ステップ
[21]ないしステップ[25]の処理ループを繰返す。
この繰返し処理の結果、ステップ[23]でチャネルや入
出力装置の異常が検出されない限り、いずれすべてのデ
ータの転送が終了してステップ[25]に移って入出力装
置からの終了報告が行われるので、このステップ[25]
での終了報告の検出によって直ちにステップ[30]に移
って転送終結処理を行うことは上記同様である。
また、ステップ[24]でチャネルコマンドワードのコマ
ンドチェインフラグが“0"であると判断された場合は、
前述のように、コマンドチェインが構成されていない
か、あるいは、処理中のチャネルコマンドワードに後続
するチャネルコマンドワードがないということであり、
いずれにせよ当該入出力命令による処理は完了している
のでコマンドオーバーランについての問題はなく、した
がって転送終結処理を急ぐ必要はないので、ステップ
[26]に移ってCPUからの要求をチェックする。
このステップ[26]でのCPUの要求がない場合には、ス
テップ[27]で入出力装置からの終了報告をチェック
し、終了報告が来ていればデータ転送は完了しているの
でステップ[30]の転送終結処理を行うが、この終了報
告が来ていなければ未だ転送すべきデータが残っている
ので、ステップ[27]からステップ[20]に戻って残り
のデータを転送するための処理を行う。
一方、ステップ[22]でデータ残量が64バイト以上であ
ると判断されたことはすべてのデータの転送が終了する
までに若干の時間が必要なことを示しているので、シス
テムの効率を上げるためにステップ[26]でCPUの要求
をチェックして、CPUの要求があればステップ[28]で
この要求を処理を実行した後、また、CPUの要求がなけ
ればステップ[27]で入出力装置からの終了報告をチェ
ックしてこの報告がなければ、残っているデータの転送
を実行するために前記のステップ[20]に戻る。
しかしながら、ステップ[26]でCPUからの要求がな
く、しかもステップ[27]で入出力装置からの終了報告
があったことが判断されればデータの転送が終了してい
ることから、転送終結処理を行う。
また、ステップ[23]でタイムアウトが検出されたこと
はチャネル−入出力装置間の転送に異常があることを示
しているので、ステップ[27]で入出力装置から転送終
了報告があったことが判断されてデータの転送が終了し
ている場合以外は、未だ転送すべきデータが残っている
ので、ステップ[23]からステップ[28]でCPUの要求
を処理した場合と同様に、ステップ[20]に戻って残り
のデータを転送するための一連を処理を行う。
以上のように、本発明によれば、チャネル−入出力装置
間で伝送すべきデータの残量が少ない場合にはチャネル
を情報転送の監視(この実施例ではステップ[20],
[23]によるタイムアウトの監視、および、ステップ
[24]でのコマンドフラグの監視)のみに使用すること
によって、CPUからの要求などによって生じるコマンド
オーバーランを防止してシステムの効率を高めることが
できる、という格別の効果を達成することができる。
なお、この実施例のステップ[22]およびステップ[1
3]に示した64バイトはいずれも例示であり、チャネル
−入出力装置間のデータ転送速度などに応じて適当なバ
イト数を設定することができることはいうまでもない。
〔発明の効果〕
本発明によれば、転送すべきデータの残量が予め定めた
データ量以下の場合にはチャネルがチャネル−入出力装
置間の情報転送の監視のみを行うようにしたので、CPU
などからの要求された処理をチャネルが行うことによっ
て生ずるコマンドチェインニングの中断のために再起動
を行う機会が減少し、システムとしての処理速度を実質
的に向上することができるという格別の効果が達成でき
る。
【図面の簡単な説明】
第1図は本発明の原理を示すフローチャート、 第2図は本発明の実施例を示すフローチャート、 第3図はコマンドチェインニングを説明するためのタイ
ムチャート、 第4図は従来のコマンドチェイン処理を示すフローチャ
ートである。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】チャネル−入出力装置間でコマンドチェイ
    ンニングによって転送すべきデータの残量を検出する手
    段をチャネルに設け、この転送すべきデータの残量が予
    め定めたデータ量以下の場合にはチャネルがチャネル−
    入出力装置間の情報転送の監視のみを行うようにしたこ
    とを特徴とするチャネル−入出力装置間の情報転送制御
    方式。
JP21901987A 1987-09-03 1987-09-03 チャネル−入出力装置間の情報転送制御方式 Expired - Lifetime JPH0752422B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21901987A JPH0752422B2 (ja) 1987-09-03 1987-09-03 チャネル−入出力装置間の情報転送制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21901987A JPH0752422B2 (ja) 1987-09-03 1987-09-03 チャネル−入出力装置間の情報転送制御方式

Publications (2)

Publication Number Publication Date
JPS6462751A JPS6462751A (en) 1989-03-09
JPH0752422B2 true JPH0752422B2 (ja) 1995-06-05

Family

ID=16728977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21901987A Expired - Lifetime JPH0752422B2 (ja) 1987-09-03 1987-09-03 チャネル−入出力装置間の情報転送制御方式

Country Status (1)

Country Link
JP (1) JPH0752422B2 (ja)

Also Published As

Publication number Publication date
JPS6462751A (en) 1989-03-09

Similar Documents

Publication Publication Date Title
US4852092A (en) Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint
US4136384A (en) Loop type data highway system
JPH0752422B2 (ja) チャネル−入出力装置間の情報転送制御方式
CN117707798A (zh) 多线程并发状态下的死锁消除方法、装置、设备及介质
JP3283928B2 (ja) ディスク制御装置
JPS6146543A (ja) 転送装置の障害処理方式
JPS6048778B2 (ja) チャネル制御方式
JP2594567B2 (ja) メモリアクセス制御装置
JPS61131154A (ja) デ−タ転送制御方式
JPS597971B2 (ja) 入出力装置の制御方式
JPS5826057B2 (ja) 複合コンピュ−タシステム
JP3029445B2 (ja) 起動受付装置及び方法
JP2912046B2 (ja) ファイルサーバの制御方法
JPS63280364A (ja) デ−タ転送制御方式
JPS5916036A (ja) 入出力制御装置
JPH0149975B2 (ja)
JPH0588944A (ja) 情報処理システムの入出力制御監視方式
JPH03156659A (ja) ダイレクトメモリアクセスコントローラ
JPH01233544A (ja) データ転送方式
JPH1139240A (ja) 送受信バッファ制御回路及びその方法並びにその制御プログラムを記録する記録媒体
JPH02188863A (ja) マルチプロセッサシステム
JPS6111867A (ja) インタフエ−ス制御における異常処理方式
JPH0581151A (ja) 計算機システムにおける入出力装置の試験方法
JPS59177647A (ja) ステ−タス確認制御方式
JPS59180758A (ja) Ncpにおけるル−プ検出方式