JPH0752784B2 - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH0752784B2 JPH0752784B2 JP63126491A JP12649188A JPH0752784B2 JP H0752784 B2 JPH0752784 B2 JP H0752784B2 JP 63126491 A JP63126491 A JP 63126491A JP 12649188 A JP12649188 A JP 12649188A JP H0752784 B2 JPH0752784 B2 JP H0752784B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- conductor wires
- conductor
- outer shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 52
- 239000010410 layer Substances 0.000 description 29
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 238000000034 method Methods 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000005553 drilling Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、プリント配線板に関するものである。さら
に詳しくは、この発明は、外形加工後の段差端部で露出
する導体線の短絡を防止する回路設計法による単層また
は多層のプリント配線板に関するものである。
に詳しくは、この発明は、外形加工後の段差端部で露出
する導体線の短絡を防止する回路設計法による単層また
は多層のプリント配線板に関するものである。
（従来の技術） 従来より、導体線を配してプリント配線板の回路形成を
行うにあたり、樹脂積層板に配した導体線に電解または
無電解メッキを施す前にドリル加工によってスルーホー
ルの穴あけや、プラスチックキャリア（PGA,LCC等）の
ように半導体チップ搭載用のキャビティ段差部を形成す
ること、さらにはプレス加工等によって外形加工するこ
とが行われてきている。
行うにあたり、樹脂積層板に配した導体線に電解または
無電解メッキを施す前にドリル加工によってスルーホー
ルの穴あけや、プラスチックキャリア（PGA,LCC等）の
ように半導体チップ搭載用のキャビティ段差部を形成す
ること、さらにはプレス加工等によって外形加工するこ
とが行われてきている。
たとえば第３図に示したように２層の樹脂積層板（ア）
（イ）を用いての多層配線板においては、金属箔をエッ
チングして導体線（ウ）パターンを形成した後に、ドリ
ル加工等によって半導体チップ搭載用の段差部（エ）や
スルーホール（オ）を形成し、これらの外形加工によっ
て露出した導体線（ウ）（カ）を電解または無電解メッ
キして所要のプリント配線板とすることが行われてい
る。
（イ）を用いての多層配線板においては、金属箔をエッ
チングして導体線（ウ）パターンを形成した後に、ドリ
ル加工等によって半導体チップ搭載用の段差部（エ）や
スルーホール（オ）を形成し、これらの外形加工によっ
て露出した導体線（ウ）（カ）を電解または無電解メッ
キして所要のプリント配線板とすることが行われてい
る。
（発明が解決しようとする課題） しかしながら、近年の配線パターンの高密度化にともな
って、従来の外形加工によって導体線の露出端部におい
て短絡するという問題が生じはじめている。
って、従来の外形加工によって導体線の露出端部におい
て短絡するという問題が生じはじめている。
たとえば第３図のＡ−Ａ´部を示した第４図に見ること
ができるように、導体線（ウ）の相互の間隔は縮小し、
また配線板の薄型化にともなう絶縁層（キ）の厚さの低
減により層間での導体線（ウ）（カ）の間隔も縮小して
いる。このため、このような配線パターンの高密度化の
状況のおいては、ドリル加工あるいはプレス加工等の外
形加工により、外形段差端部での導体線（ウ）（カ）
は、微小のそりや樹脂積層板からの剥離、さらにはゆが
み、変形等による相互の短絡を生じやすい。
ができるように、導体線（ウ）の相互の間隔は縮小し、
また配線板の薄型化にともなう絶縁層（キ）の厚さの低
減により層間での導体線（ウ）（カ）の間隔も縮小して
いる。このため、このような配線パターンの高密度化の
状況のおいては、ドリル加工あるいはプレス加工等の外
形加工により、外形段差端部での導体線（ウ）（カ）
は、微小のそりや樹脂積層板からの剥離、さらにはゆが
み、変形等による相互の短絡を生じやすい。
このような導体線の短絡はプリント配線板の機能にとっ
て重大な障害となるものであり、この短絡防止のための
回路設計法に基づく新しいプリント配線板の実現が望ま
れていた。
て重大な障害となるものであり、この短絡防止のための
回路設計法に基づく新しいプリント配線板の実現が望ま
れていた。
この発明は、以上の通りの事情に鑑みてなされたもので
あり、従来のプリント配線板における外形加工にともな
う段差端部での導体線の短絡という課題を解決し、配線
パターンの高密度化にともなう新しい回路設計法に基づ
く、導体線の短絡を防止することのできるプリント配線
板を提供することを目的としている。
あり、従来のプリント配線板における外形加工にともな
う段差端部での導体線の短絡という課題を解決し、配線
パターンの高密度化にともなう新しい回路設計法に基づ
く、導体線の短絡を防止することのできるプリント配線
板を提供することを目的としている。
（課題を解決するための手段） この発明は、上記の課題を解決するために、外形加工さ
れたプリント配線板の外形段差部において、同一層の導
体線の相互の間隔を略均等に配し、かつ、隣接する上下
層の導体線の最接近間隔を２層間の絶縁層の厚み以上と
してなることを特徴とするプリント配線板を提供する。
れたプリント配線板の外形段差部において、同一層の導
体線の相互の間隔を略均等に配し、かつ、隣接する上下
層の導体線の最接近間隔を２層間の絶縁層の厚み以上と
してなることを特徴とするプリント配線板を提供する。
同一層における導体線の間隔は、その全てについて、あ
るいはある特定のユニット毎に略均等にすることができ
る。この後者の例としては、たとえば隣接するスルーホ
ールから引出した導体線の間を一つのユニットとみな
し、この間にある導体線の存在によって形成される相互
間隔を略均等とすることが例示される。
るいはある特定のユニット毎に略均等にすることができ
る。この後者の例としては、たとえば隣接するスルーホ
ールから引出した導体線の間を一つのユニットとみな
し、この間にある導体線の存在によって形成される相互
間隔を略均等とすることが例示される。
また２層間の導体線の間隔については上層の導体線の直
下に下層の導体線が配置されないように回路設計するこ
とを特徴としている。
下に下層の導体線が配置されないように回路設計するこ
とを特徴としている。
（作 用） この発明においては、同一層の導体線の間隔を略均等と
することにより、外形加工にともなう外形段差端部での
導体線のそりや変形による相互の短絡の確率を低下させ
る。またメッキ時の液だまりの不均等発生による短絡も
防止する。
することにより、外形加工にともなう外形段差端部での
導体線のそりや変形による相互の短絡の確率を低下させ
る。またメッキ時の液だまりの不均等発生による短絡も
防止する。
また層間の導体線の間隔を絶縁層の厚みより大きくする
ことにより、導体線が上下に重複する配置となることを
避け、外形加工による短絡の危険性を回避する。
ことにより、導体線が上下に重複する配置となることを
避け、外形加工による短絡の危険性を回避する。
次に実施例を示してこの発明のプリント配線板について
さらに詳しく説明する。
さらに詳しく説明する。
（実施例） 第１図に示したように、樹脂積層板（１）（２）からな
る２層の配線基板を作製し、金属箔のエッチングによっ
て導体線を形成した。プレス加工によって外形加工し、
段差端部に導体線を露出させた。この場合、あらかじめ
加工の端部となる部分の導体線について、上部層（１）
の同一層にある導体線（３）（４）（５）（６）（７）
の相互の間隔（ａ）は均等に配置した。
る２層の配線基板を作製し、金属箔のエッチングによっ
て導体線を形成した。プレス加工によって外形加工し、
段差端部に導体線を露出させた。この場合、あらかじめ
加工の端部となる部分の導体線について、上部層（１）
の同一層にある導体線（３）（４）（５）（６）（７）
の相互の間隔（ａ）は均等に配置した。
この導体線（３）（４）（５）（６）（７）の段差端部
以前ではその相互の間隔（ｂ）（ｃ）（ｄ）は相違して
いたが、外形端部においてはその間隔（ａ）を均等にな
るように設計した。
以前ではその相互の間隔（ｂ）（ｃ）（ｄ）は相違して
いたが、外形端部においてはその間隔（ａ）を均等にな
るように設計した。
また、上部層（１）と下部層（２）との２層間の絶縁間
隔としての相互の最接近位置間の間隔、すなわち最接近
間隔（t1）（t2）は、絶縁層の厚さ（t0）よりも大きく
なるように設計した。このため、下部層（２）の露出導
体線（８）（９）は、上部層（１）の導体線（３）
（４）（５）（６）（７）のいずれの直下にも位置して
いない。
隔としての相互の最接近位置間の間隔、すなわち最接近
間隔（t1）（t2）は、絶縁層の厚さ（t0）よりも大きく
なるように設計した。このため、下部層（２）の露出導
体線（８）（９）は、上部層（１）の導体線（３）
（４）（５）（６）（７）のいずれの直下にも位置して
いない。
以上のような回路設計とすることにより、導体線（３）
（４）（５）（６）（７）の相互の短絡と、これら導体
線と、下部層（２）の導体線（８）（９）との上下の短
絡は回避される。
（４）（５）（６）（７）の相互の短絡と、これら導体
線と、下部層（２）の導体線（８）（９）との上下の短
絡は回避される。
導体線（３）（４）（５）（６）（７）の間隔を（ｂ）
（ｃ）（ｄ）のままとする場合には、短絡の生じる割合
ははるかに大きい。また、 t0≧t1，t2とする場合にも、導体線の上下での短絡の危
険性は大きい。たとえば、t0が0.5mm以下の場合には、t
1，t2は0.5mm以上とすることが実際上の目安になる。
（ｃ）（ｄ）のままとする場合には、短絡の生じる割合
ははるかに大きい。また、 t0≧t1，t2とする場合にも、導体線の上下での短絡の危
険性は大きい。たとえば、t0が0.5mm以下の場合には、t
1，t2は0.5mm以上とすることが実際上の目安になる。
第２図は、他の実施例を示したものである。この例にお
いては、第１図の導体線（８）（９）のようには大きく
露出した下部層の導体線はなく、外形段差端部に導体線
（10）（11）（12）の端面のみが露出している。
いては、第１図の導体線（８）（９）のようには大きく
露出した下部層の導体線はなく、外形段差端部に導体線
（10）（11）（12）の端面のみが露出している。
この例では、上部層の導体線の間隔は、スルーホール間
のユニットにより区別し、間隔（ｅ）（ｆ）としてい
る。導体線の間隔（ｅ）（ｆ）は各々が均等になるよう
にしている。また、第１図に示した例と同様にt1，t2，
t3のいずれもt0よりは大きい。
のユニットにより区別し、間隔（ｅ）（ｆ）としてい
る。導体線の間隔（ｅ）（ｆ）は各々が均等になるよう
にしている。また、第１図に示した例と同様にt1，t2，
t3のいずれもt0よりは大きい。
（発明の効果） この発明のプリント配線板により、外形加工にともなう
外形段差端部での導体線（メッキ用リード線）の短絡は
防止される。外形加工による導体線の外形段差端部での
物理的変形による短絡の危険性が低減され、さらには、
メッキ処理による液だまりの不均等発生によっての導体
線の短絡をも防止することが可能となる。
外形段差端部での導体線（メッキ用リード線）の短絡は
防止される。外形加工による導体線の外形段差端部での
物理的変形による短絡の危険性が低減され、さらには、
メッキ処理による液だまりの不均等発生によっての導体
線の短絡をも防止することが可能となる。
【図面の簡単な説明】 第１図は、この発明の一実施例を示した斜視図である。
第２図は、他の実施例を示した斜視図である。 第３図および第４図は、従来の外形加工後の状態を示し
た断面図と部分斜視図である。 1,2……樹脂積層板 3,4,5,6,7……導体線（上部層） 8,9……導体線（下部層） 10,11,12……導体線（下部層）
第２図は、他の実施例を示した斜視図である。 第３図および第４図は、従来の外形加工後の状態を示し
た断面図と部分斜視図である。 1,2……樹脂積層板 3,4,5,6,7……導体線（上部層） 8,9……導体線（下部層） 10,11,12……導体線（下部層）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 加納 武司 大阪府門真市大字門真1048番地 松下電工 株式会社内 (72)発明者 谷本 正樹 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 実開 昭61−94369（ＪＰ，Ｕ) 実開 昭61−94370（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】外形加工されたプリント配線板の外形段差
端部において、同一層の導体線の相互の間隔を略均等に
配し、かつ、隣接する上下層の導体線の最接近間隔を２
層間の絶縁層の厚み以上としてなることを特徴とするプ
リント配線板。 - 【請求項２】絶縁層の厚みが0.5mm以下の２層間の最接
近間隔を0.5mm以上としてなる請求項（１）記載のプリ
ント配線板。 - 【請求項３】隣接するスルーホールから引出した導体線
の間に他の導体線を配した回路において、導体線相互の
間隔が略均等である請求項（１）記載のプリント配線
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126491A JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63126491A JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01295476A JPH01295476A (ja) | 1989-11-29 |
| JPH0752784B2 true JPH0752784B2 (ja) | 1995-06-05 |
Family
ID=14936525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63126491A Expired - Fee Related JPH0752784B2 (ja) | 1988-05-24 | 1988-05-24 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752784B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6597061B1 (en) | 2001-08-03 | 2003-07-22 | Sandisk Corporation | Card manufacturing technique and resulting card |
| US20110110061A1 (en) * | 2009-11-12 | 2011-05-12 | Leung Andrew Kw | Circuit Board with Offset Via |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6194370U (ja) * | 1984-11-26 | 1986-06-18 | ||
| JPS6194369U (ja) * | 1984-11-26 | 1986-06-18 |
-
1988
- 1988-05-24 JP JP63126491A patent/JPH0752784B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01295476A (ja) | 1989-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2874329B2 (ja) | 多層印刷配線板の製造方法 | |
| US3436819A (en) | Multilayer laminate | |
| TW561803B (en) | Circuit substrate and manufacturing method thereof | |
| CN104244582A (zh) | 埋入式高密度互连印刷电路板及其制作方法 | |
| TW201703592A (zh) | 印刷電路板及製造印刷電路板之方法 | |
| US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
| JP2009147263A (ja) | 配線基板およびその製造方法 | |
| JP2005191100A (ja) | 半導体基板及びその製造方法 | |
| JP2017135357A (ja) | 印刷配線板およびその製造方法 | |
| JPH0752784B2 (ja) | プリント配線板 | |
| JPS59175796A (ja) | 多層印刷配線板の製造方法 | |
| JPH10135648A (ja) | 多層プリント配線板 | |
| KR20150137001A (ko) | 배선 기판의 제조방법 | |
| KR20210000161A (ko) | 인쇄회로기판 및 그 제조방법 | |
| JP3152225B2 (ja) | プリント配線板及びその製造方法 | |
| JP2005108941A (ja) | 多層配線板及びその製造方法 | |
| JPS6338878B2 (ja) | ||
| JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
| TWI690249B (zh) | 微細層間線路結構及其製法 | |
| JPS62186595A (ja) | 多層印刷配線板の製造方法 | |
| JPS6141303B2 (ja) | ||
| KR100704917B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR100651323B1 (ko) | 휨저항 물질층이 구비된 반도체 패키지 기판 | |
| JPH07221458A (ja) | 多層プリント配線板 | |
| TWI301734B (en) | Circuit board structure and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |