JPH0754472B2 - 割込み処理制御方式 - Google Patents
割込み処理制御方式Info
- Publication number
- JPH0754472B2 JPH0754472B2 JP62144255A JP14425587A JPH0754472B2 JP H0754472 B2 JPH0754472 B2 JP H0754472B2 JP 62144255 A JP62144255 A JP 62144255A JP 14425587 A JP14425587 A JP 14425587A JP H0754472 B2 JPH0754472 B2 JP H0754472B2
- Authority
- JP
- Japan
- Prior art keywords
- host
- state
- interrupt processing
- interrupt
- guest
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】 〔概要〕 二重動的アドレス変換（DAT:Dynamic Address Translat
ion）を行う仮想計算機（VM:Virtual Machine）上での
割込み処理制御方式において、 ゲスト割込み処理を行う時に、ホストDATの例外を検出
した場合は新たにホスト割込み処理状態へ遷移し、ホス
トプログラム割込み処理を行うことをハードウェアで実
現することにより、 上記のホスト割込み処理をファームウェアによるエミュ
レートなしに高速で実行できるようにしたものである。
ion）を行う仮想計算機（VM:Virtual Machine）上での
割込み処理制御方式において、 ゲスト割込み処理を行う時に、ホストDATの例外を検出
した場合は新たにホスト割込み処理状態へ遷移し、ホス
トプログラム割込み処理を行うことをハードウェアで実
現することにより、 上記のホスト割込み処理をファームウェアによるエミュ
レートなしに高速で実行できるようにしたものである。
本発明は割込み処理制御方式に係り、特に二重DATを行
う仮想計算機上での割込み処理制御方式に関する。
う仮想計算機上での割込み処理制御方式に関する。
割込み処理時の基本的な動作として、旧PSW（Program S
tatus Word）の格納，新PSWの取出し，割込み情報（割
込みコードなどの）格納がある。これらの処理は割込み
時にハードウェアによって自動的になされてきた。
tatus Word）の格納，新PSWの取出し，割込み情報（割
込みコードなどの）格納がある。これらの処理は割込み
時にハードウェアによって自動的になされてきた。
ところで、一般にはユーザプログラムである、オペレー
ティングシステム（OS）を含むゲストプログラムと、ゲ
ストを管理するホストプログラムとが動く、二重DATを
行う仮想計算機上では、ゲストの実アドレスはホストの
仮想アドレスに対応する。すなわち、第４図に示すよう
に、ゲスト仮想アドレスはゲスト変換テーブルを用いた
ゲストDATによりゲスト実アドレスとなり、ゲスト実ア
ドレスをゲストプリフィクスを行うことによりゲスト絶
対アドレスとなり、更にそれにゲスト記憶域起点を加え
るとホスト仮想アドレスが得られる。
ティングシステム（OS）を含むゲストプログラムと、ゲ
ストを管理するホストプログラムとが動く、二重DATを
行う仮想計算機上では、ゲストの実アドレスはホストの
仮想アドレスに対応する。すなわち、第４図に示すよう
に、ゲスト仮想アドレスはゲスト変換テーブルを用いた
ゲストDATによりゲスト実アドレスとなり、ゲスト実ア
ドレスをゲストプリフィクスを行うことによりゲスト絶
対アドレスとなり、更にそれにゲスト記憶域起点を加え
るとホスト仮想アドレスが得られる。
このホスト仮想アドレスはホスト変換テーブルを用いた
ホストDATによりホスト実アドレスとされ、更にそのホ
スト実アドレスにホストプリティクスを行うことにより
ホスト絶対アドレスとされる。
ホストDATによりホスト実アドレスとされ、更にそのホ
スト実アドレスにホストプリティクスを行うことにより
ホスト絶対アドレスとされる。
従って、仮想計算機上では、ゲストの実アドレスはホス
トの仮想アドレスに対応するため、ゲストでの割込み処
理に用いられるアドレスについてホストDATの例外（
ページトランスレーションイクスセプション，セグメ
ントトランスレーションイクスセプション，トランス
レーションスペシフィケーションイクスセプション）が
存在する場合があり、その時ホストDATの例外はホスト
のプログラム割込みで処理されなければならない。
トの仮想アドレスに対応するため、ゲストでの割込み処
理に用いられるアドレスについてホストDATの例外（
ページトランスレーションイクスセプション，セグメ
ントトランスレーションイクスセプション，トランス
レーションスペシフィケーションイクスセプション）が
存在する場合があり、その時ホストDATの例外はホスト
のプログラム割込みで処理されなければならない。
第５図は従来の割込み処理制御方式の一例の動作を模式
的に示す図である。同図中、プロセスステートＩにおい
ては通常の命令が処理され、ゲストでの割込み条件が検
出されると（第５図にPROCESS SW GOで示す）、リスト
アステート１（RS1），リストアステート1D（RS1D）の
各ステートでパイプライン処理回路がクリアされた後、
エンドプロセス・ステートIIへと状態遷移（ステートス
イッチ）が行われる。
的に示す図である。同図中、プロセスステートＩにおい
ては通常の命令が処理され、ゲストでの割込み条件が検
出されると（第５図にPROCESS SW GOで示す）、リスト
アステート１（RS1），リストアステート1D（RS1D）の
各ステートでパイプライン処理回路がクリアされた後、
エンドプロセス・ステートIIへと状態遷移（ステートス
イッチ）が行われる。
このエンドプロセス・ステートIIにおいて、D,A,T,B,E,
Wで示す順次の各サイクルからなるパイプライン処理に
より、ゲストでの割込み処理が行われ、旧PSWの格納，
新PSWのフェッチ，割込みコードの格納が行われ、ゲス
トプログラムの割込み処理ルーチンに制御が渡る。ゲス
トの割込み処理が終ると、第５図に示す如く、プロセス
ステートIIIに戻る。
Wで示す順次の各サイクルからなるパイプライン処理に
より、ゲストでの割込み処理が行われ、旧PSWの格納，
新PSWのフェッチ，割込みコードの格納が行われ、ゲス
トプログラムの割込み処理ルーチンに制御が渡る。ゲス
トの割込み処理が終ると、第５図に示す如く、プロセス
ステートIIIに戻る。
しかるに、割込みに用いられるゲスト実アドレスが、ホ
ストアドレス空間中でプログラム例外を生じた場合、ホ
スト実アドレス中の新PSWがフェッチされる。ゲスト実
アドレスとホスト実アドレスとは一般に異なり、ホスト
の新PSWがフェッチされた場合、制御はホストプログラ
ムのプログラム割込み処理ルーチンに渡る。そして、従
来方式ではその処理の後ゲストプログラムに制御を渡
し、そこからゲストの割込み処理ルーチンを走行してい
た。
ストアドレス空間中でプログラム例外を生じた場合、ホ
スト実アドレス中の新PSWがフェッチされる。ゲスト実
アドレスとホスト実アドレスとは一般に異なり、ホスト
の新PSWがフェッチされた場合、制御はホストプログラ
ムのプログラム割込み処理ルーチンに渡る。そして、従
来方式ではその処理の後ゲストプログラムに制御を渡
し、そこからゲストの割込み処理ルーチンを走行してい
た。
すなわち、従来方式では割込みに用いられるゲスト実ア
ドレスについてホストDATの例外が存在した場合は、ゲ
ストの割込み処理をハードウェアが行った後に、ファー
ムウェアがホストDAT、ホスト割込み処理をエミュレー
トしなければならず、ソフトウェア処理のためホスト割
込み処理に時間がかかるという問題点があった。
ドレスについてホストDATの例外が存在した場合は、ゲ
ストの割込み処理をハードウェアが行った後に、ファー
ムウェアがホストDAT、ホスト割込み処理をエミュレー
トしなければならず、ソフトウェア処理のためホスト割
込み処理に時間がかかるという問題点があった。
本発明は上記の点に鑑みて創作されたもので、ホストDA
T,ホスト割込み処理をファームウェアによるエミュレー
トなしに実行できる割込み処理制御方式を提供すること
を目的とする。
T,ホスト割込み処理をファームウェアによるエミュレー
トなしに実行できる割込み処理制御方式を提供すること
を目的とする。
第１図は本発明の原理ブロック図を示す。同図中、１は
状態遷移手段で、状態遷移手段１は、命令とは非同期で
起動されるゲストの割込み処理ステート中にホスト動的
アドレス変換の例外の有無を検出し、該例外検出に応じ
て直ちにプログラム割込み処理状態へ遷移させる状態遷
移通知信号を生成する。
状態遷移手段で、状態遷移手段１は、命令とは非同期で
起動されるゲストの割込み処理ステート中にホスト動的
アドレス変換の例外の有無を検出し、該例外検出に応じ
て直ちにプログラム割込み処理状態へ遷移させる状態遷
移通知信号を生成する。
２は保持手段で、保持手段２は、前記ゲストの割込み処
理中に生じたホスト動的アドレス変換の例外の内容が供
給され、該ホスト動的アドレス変換の例外の内容を新プ
ログラム割込みコードとして保持する。
理中に生じたホスト動的アドレス変換の例外の内容が供
給され、該ホスト動的アドレス変換の例外の内容を新プ
ログラム割込みコードとして保持する。
３は処理手段で、処理手段は前記状態遷移手段１で生成
された前記状態遷移通知信号及び前記保持手段２に保持
された前記新プログラム割込みコードが供給され、前記
状態遷移手段１から供給される前記状態遷移通知信号に
応じて前記保持手段２に保持された前記新プログラム割
込みコードに従ってホストプログラムの割込み処理を行
わせる。
された前記状態遷移通知信号及び前記保持手段２に保持
された前記新プログラム割込みコードが供給され、前記
状態遷移手段１から供給される前記状態遷移通知信号に
応じて前記保持手段２に保持された前記新プログラム割
込みコードに従ってホストプログラムの割込み処理を行
わせる。
これらの手段1,2及び３は夫々二重DATを行う仮想計算機
においてハードウェアで構成される。
においてハードウェアで構成される。
状態遷移手段１により命令とは非同期で起動されるゲス
トの割込み処理ステートからプログラム割込み処理状態
へと遷移されると、処理手段３は前記状態遷移手段から
前記状態遷移通知信号によりプログラム割込み処理状態
であることを通知されると前記保持手段２に保持された
前記ホスト動的アドレス変換の例外の内容を示す新プロ
グラム割込みコードに従って、ホスト割込み状態へ遷移
することによりホストプログラム割込み処理を行う。
トの割込み処理ステートからプログラム割込み処理状態
へと遷移されると、処理手段３は前記状態遷移手段から
前記状態遷移通知信号によりプログラム割込み処理状態
であることを通知されると前記保持手段２に保持された
前記ホスト動的アドレス変換の例外の内容を示す新プロ
グラム割込みコードに従って、ホスト割込み状態へ遷移
することによりホストプログラム割込み処理を行う。
これにより、ホストDAT,ホストプログラムの割込み処理
をファームウェアによるエミュレートなしに実行するこ
とができる。
をファームウェアによるエミュレートなしに実行するこ
とができる。
第２図は本発明の一実施例の回路図、第３図は本発明の
一実施例の動作を模式的に示す図である。第３図に20で
示すエンドプロセス・ステートは命令とは非同期に起動
される外部割込み処理や入出力割込み処理等のゲストの
割込み処理状態であり、このときにホストDATのプログ
ラム例外を検出したフローが存在しているものとする。
一実施例の動作を模式的に示す図である。第３図に20で
示すエンドプロセス・ステートは命令とは非同期に起動
される外部割込み処理や入出力割込み処理等のゲストの
割込み処理状態であり、このときにホストDATのプログ
ラム例外を検出したフローが存在しているものとする。
第２図に示す２入力ゲート回路５の一方の入力端子には
上記エンドプロセス・ステート20の期間中、ローレベル
の信号が入力されている。この状態で、フローの最後の
Ｗサイクルで第２図の２入力ゲート回路５の他方の入力
端子に、ローレベルのライトサイクル・イクスセプショ
ン・バリッド（WXV）信号が入来する。これにより、ゲ
ート回路５からハイレベルの信号が取り出され、OR回路
６を通して状態遷移信号PROCESS・SW-GOがリストアステ
ート１（RS1）のセット信号等として出力される一方、O
R回路７を通してラッチ回路８に印加され、端子９より
のプログラム割込み処理の起動を示す信号SET・PGM・LC
Hをラッチさせる。上記のゲート回路５及びOR回路６が
前記状態遷移手段１に相当する。
上記エンドプロセス・ステート20の期間中、ローレベル
の信号が入力されている。この状態で、フローの最後の
Ｗサイクルで第２図の２入力ゲート回路５の他方の入力
端子に、ローレベルのライトサイクル・イクスセプショ
ン・バリッド（WXV）信号が入来する。これにより、ゲ
ート回路５からハイレベルの信号が取り出され、OR回路
６を通して状態遷移信号PROCESS・SW-GOがリストアステ
ート１（RS1）のセット信号等として出力される一方、O
R回路７を通してラッチ回路８に印加され、端子９より
のプログラム割込み処理の起動を示す信号SET・PGM・LC
Hをラッチさせる。上記のゲート回路５及びOR回路６が
前記状態遷移手段１に相当する。
このラッチ８によりラッチされたプログラム割込み処理
であることを示す信号PGM-LCHは第３図に示す如く保持
され、かつ、３入力ゲート回路12の一の入力端子に印加
される。
であることを示す信号PGM-LCHは第３図に示す如く保持
され、かつ、３入力ゲート回路12の一の入力端子に印加
される。
他方、ホストDATの例外内容を示すローレベルのライト
サイクルイクスセプションコード信号（WXC）と、ホス
トDATの例外存在時に供給されるローレベルの信号（SEL
・WXC）とが夫々２入力ゲート回路10に供給されるの
で、これよりハイレベルの信号が取り出されてラッチ回
路11により新プログラム割込みコード（PGM・IG）とし
てラッチされる。このラッチ11はゲート回路10と共に前
記保持手段２を構成する。
サイクルイクスセプションコード信号（WXC）と、ホス
トDATの例外存在時に供給されるローレベルの信号（SEL
・WXC）とが夫々２入力ゲート回路10に供給されるの
で、これよりハイレベルの信号が取り出されてラッチ回
路11により新プログラム割込みコード（PGM・IG）とし
てラッチされる。このラッチ11はゲート回路10と共に前
記保持手段２を構成する。
ゲート回路12は前記処理手段３の一部を構成しており、
ラッチ回路11よりの上記の新プログラム割込みコード
（ただし、ここではローレベルに変換されている）と、
ラッチ回路８よりのプログラム割込み処理であることを
示すローレベルの信号PGM-LCHと、仮想計算機がVMステ
ート時にのみ端子13より入来するローレベル信号のVM-S
TATEとが夫々同時に入来したときに、出力端子14へ状態
遷移信号を出力する。この状態遷移信号により、第３図
に示す如く、仮想計算機はゲストの命令・割込み処理を
行うVMステート21から、ホストの命令，割込み処理を行
うVM制御プログラム走行ステート22、及びエンドプロセ
ス・ステート23へと状態遷移される。
ラッチ回路11よりの上記の新プログラム割込みコード
（ただし、ここではローレベルに変換されている）と、
ラッチ回路８よりのプログラム割込み処理であることを
示すローレベルの信号PGM-LCHと、仮想計算機がVMステ
ート時にのみ端子13より入来するローレベル信号のVM-S
TATEとが夫々同時に入来したときに、出力端子14へ状態
遷移信号を出力する。この状態遷移信号により、第３図
に示す如く、仮想計算機はゲストの命令・割込み処理を
行うVMステート21から、ホストの命令，割込み処理を行
うVM制御プログラム走行ステート22、及びエンドプロセ
ス・ステート23へと状態遷移される。
このように、本実施例によれば、引続くエンドプロセス
ステートにおいて、ゲスト割込みのエンドプロセス中で
生じたホストDATの例外をホストプログラム割込みとし
てハードウェアにより処理できる。
ステートにおいて、ゲスト割込みのエンドプロセス中で
生じたホストDATの例外をホストプログラム割込みとし
てハードウェアにより処理できる。
以上により、例えば、命令に非同期に起動される外部割
込み処理、入出力割込み処理等の割込み処理中に、ホス
ト動的アドレス変換例外等のアクセス例外が検出される
と、ホストプログラム割込み処理へハードウェアにより
直ちに遷移できるため、外部割込み処理、入出力割込み
処理等からホストプログラム割込み処理へ高速に遷移が
行える。
込み処理、入出力割込み処理等の割込み処理中に、ホス
ト動的アドレス変換例外等のアクセス例外が検出される
と、ホストプログラム割込み処理へハードウェアにより
直ちに遷移できるため、外部割込み処理、入出力割込み
処理等からホストプログラム割込み処理へ高速に遷移が
行える。
上述の如く、本発明によれば、二重DATを行う仮想計算
機上でのホストDAT、ホストプログラムの割込み処理を
ファームウェアによるエミュレートなしに実行すること
ができるので、ゲスト割込み処理中に生じたホストDAT
の例外を処理するためのホストプログラム割込み処理を
従来にくらべて高速に行うことができる等の特長を有す
るものである。
機上でのホストDAT、ホストプログラムの割込み処理を
ファームウェアによるエミュレートなしに実行すること
ができるので、ゲスト割込み処理中に生じたホストDAT
の例外を処理するためのホストプログラム割込み処理を
従来にくらべて高速に行うことができる等の特長を有す
るものである。
第１図は本発明の原理ブロック図、 第２図は本発明の一実施例の回路図、 第３図は本発明の一実施例の動作説明図、 第４図はゲストのアドレスとホストのアドレスとの関係
を説明する図、 第５図は従来方式の一例の動作説明図である。 図中において、 １は状態遷移手段 ２は保持手段 ３は処理手段 5,10,12はゲート回路 8,11はラッチ回路である。
を説明する図、 第５図は従来方式の一例の動作説明図である。 図中において、 １は状態遷移手段 ２は保持手段 ３は処理手段 5,10,12はゲート回路 8,11はラッチ回路である。
Claims (1)
- 【請求項１】ゲストプログラムが走行するゲスト状態で
の動的アドレス変換、及びゲストを管理するホストプロ
グラムが走行するホスト状態での動的アドレス変換を行
う仮想計算機の割込み処理制御方式において、 命令とは非同期で起動されるゲストの割込み処理ステー
ト中にホスト動的アドレス変換の例外の有無を検出し、
該例外検出手段に応じて直ちにプログラム割込み処理状
態へ遷移させる状態遷移通知信号を生成する状態遷移手
段（１）と、 前記ゲストの割込み処理中に生じたホスト動的アドレス
変換の例外の内容が供給され、該ホスト動的アドレス変
換の例外の内容を新プログラム割込みコードとして保持
する手段（２）と、 前記状態遷移手段（１）で生成された前記状態遷移通知
信号及び前記保持手段（２）に保持された前記新プログ
ラム割込みコードが供給され、前記状態遷移手段（１）
から供給される前記状態遷移通知信号に応じて前記保持
手段（２）に保持された前記新プログラム割込みコード
に従ってホストプログラムの割込み処理を行わせる処理
手段（３）とよりなり、 該状態遷移手段、該保持手段（２）及び該処理手段
（３）を夫々ハードウェアで構成し、 前記処理手段（３）は前記状態遷移手段（１）から前記
状態遷移通知信号によりプログラム割込み状態であるこ
とを通知されると前記保持手段（２）に保持された前記
ホスト動的アドレス変換の例外の内容を示す新プログラ
ム割込みコードに従って、ホスト割込み状態へ遷移する
ことによりホストプログラム割込み処理を行うことを特
徴とする割込み処理制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62144255A JPH0754472B2 (ja) | 1987-06-10 | 1987-06-10 | 割込み処理制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62144255A JPH0754472B2 (ja) | 1987-06-10 | 1987-06-10 | 割込み処理制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63308644A JPS63308644A (ja) | 1988-12-16 |
| JPH0754472B2 true JPH0754472B2 (ja) | 1995-06-07 |
Family
ID=15357846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62144255A Expired - Fee Related JPH0754472B2 (ja) | 1987-06-10 | 1987-06-10 | 割込み処理制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754472B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8095773B2 (en) * | 2008-02-26 | 2012-01-10 | International Business Machines Corporation | Dynamic address translation with translation exception qualifier |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251936A (ja) * | 1985-05-01 | 1986-11-08 | Fujitsu Ltd | 仮想計算機システム |
| JPS63147235A (ja) * | 1986-12-10 | 1988-06-20 | Nec Corp | 情報処理装置 |
-
1987
- 1987-06-10 JP JP62144255A patent/JPH0754472B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63308644A (ja) | 1988-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5437033A (en) | System for recovery from a virtual machine monitor failure with a continuous guest dispatched to a nonguest mode | |
| RU2002127807A (ru) | Перезапускаемые транслированные команды | |
| CN111158863B (zh) | 中断控制器的处理方法、装置及电子设备 | |
| JPH0458056B2 (ja) | ||
| JP4703718B2 (ja) | 選択的サブルーチンリターン構造 | |
| JPS61221936A (ja) | データ処理装置 | |
| JPH0754472B2 (ja) | 割込み処理制御方式 | |
| KR101109984B1 (ko) | 에뮬레이팅된 처리 환경에서 실행을 용이하게 하는 방법, 시스템 및 컴퓨터 판독가능 매체 | |
| JP2878037B2 (ja) | プロセッサの停止方式 | |
| JPH0554141B2 (ja) | ||
| JP2574918B2 (ja) | 割り込み復帰処理方式 | |
| CA1223079A (en) | Data processor having selective breakpoint capability with minimal overhead | |
| JPS63228332A (ja) | 命令実行制御方式 | |
| JPH01175052A (ja) | マイクロアドレスレジスタ機構 | |
| CN121560388A (zh) | 中断或异常事件处理方法、处理器和电子设备 | |
| JPH04167146A (ja) | 情報処理装置のアドレストレース方式 | |
| JPH01321523A (ja) | データ処理装置 | |
| JPH0548492B2 (ja) | ||
| JPS63301331A (ja) | プログラム割込み処理方式 | |
| JPS63180171A (ja) | 情報処理装置 | |
| JPS60142428A (ja) | エミユレ−シヨン方式 | |
| JPS62264345A (ja) | ベクトル・プロセツサにおけるアドレス変換例外時の処理方式 | |
| JPH10289112A (ja) | プログラミング言語処理系における割込処理方法、装置 およびその記録媒体 | |
| JPH11143709A (ja) | Ｃｐｕ開発装置および方法 | |
| JPS6212545B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |