JPH0755003Y2 - 半導体素子用セラミックパッケージ - Google Patents

Description

【考案の詳細な説明】 （産業上の利用分野） 本考案は、半導体素子用セラミックパッケージに係り、
特に高周波高電力半導体素子用セラミックパッケージに
関するものである。

（従来の技術） 従来、この種の高周波大電力集積回路素子のパッケージ
においては、複数の高速信号を損失なく外部に取り出す
必要があり、外部との平行マイクロストリップラインと
の整合のために、第３図に示すように、フラット型のパ
ッケージが用いられていた。図において、１はダイスボ
ンドエリア、２は信号ライン、３はリード、４はセラミ
ック基体である。

このような高周波素子は高速で動作する内部回路及び出
力用アンプ等を必要とし、大電力を消費するため、多大
な熱を発生する。

そこで、第３図に示すパッケージでは、強制空冷が必要
であり、強制空冷が得られない場合には、第４図に示す
ような放熱フィンを有するパッケージに実装されること
もある。第４図において、５はセラミック基体、６はリ
ード、７はヒートシンクである。

（考案が解決しようとする課題） しかしながら、上記した従来のパッケージでは、セラミ
ックの熱伝導率が小さいために熱放散に劣ることから、
自然空冷では十分ではなく、実際には強制空冷が必要と
なる。

また、裏面から大型のヒートシンクを取り出したもので
は、半導体素子との熱膨脹率の差による素子の破壊、及
び凹凸による回路基板への実装の困難さ等の問題点があ
った。

本考案は、以上述べた放熱性と実装性の問題点を除去
し、同時に高周波信号の伝搬に優れた半導体素子用セラ
ミックパッケージを提供することを目的とする。

（課題を解決するための手段） 本考案は、上記問題点を解決するために、半導体素子用
セラミックパッケージにおいて、ダイスボンドエリアが
形成される第１層セラミック基体（12）と、この第１層
セラミック基体（12）の下方に位置し、前記ダイスボン
ドエリアを塞ぐ第２層セラミック基体（13）と、前記第
１層セラミック基体（12）と第２層セラミック基体（1
3）の間に挟み込まれ、半導体素子がダイスボンドされ
るとともに、信号線（14）以外のリードとして用いら
れ、かつ、少なくとも１辺のリードの中心部に形成され
る薄い幅広金属導体リード（11）と、前記第１層セラミ
ック基体（12）の表面にストリップライン状にメタライ
ズされる信号線（14）と、前記第１層セラミック基体
（12）の周辺に設けられ、前記第１層セラミック基体
（12）の金属ロウ付けにより前記信号線（14）と接続さ
れるとともに、前記幅広金属導体リード（11）よりは幅
の狭いリード（15）を具備するようにしたものである。

（作用） 本考案によれば、上記のように、リードフレームの一部
として熱伝導率の優れた幅広金属導体リードを用い、ダ
イスボンドエリアと一体化することにより、熱抵抗の低
減と実装の簡易化を同時に達成することができる。更
に、前記幅広金属導体リードを信号線以外のアース線
（GND）又は電源供給線として用いることにより、高周
波特性及び対雑音性の改善を図ることができる。

このように、高周波特性と放熱特性を同時に満足させる
ために、高周波信号ではないGND又は供給電源用のリー
ドの幅を信号リードに比べ広くすると共に、このリード
と半導体素子のダイスボンドエリアを熱伝導率に優れた
金属を用い一体化することにより、放熱特性と高周波信
号の伝送特性の良好な半導体素子用セラミックパッケー
ジを提供することができる。

（実施例） 以下、本考案の実施例について図面を参照しながら詳細
に説明する。

第１図は本考案の実施例を示す半導体素子用セラミック
パッケージの斜視図、第２図は本考案の半導体素子用セ
ラミックパッケージの要部断面図である。

これらの図において、10は半導体素子,11は幅広金属導
体リード、12は第１層セラミック基体、13は第２層セラ
ミック基体、14は信号線、15はリードである。

図に示すように、幅広金属導体リード11は第１層セラミ
ック基体12と第２層セラミック基体13の間に挟み込ま
れ、半導体素子10がダイスボンドされ、かつリードとし
て用いられる。信号線14は外部とのインピーダンスのマ
ッチングが図られるように、ストリップライン状にメタ
ライズされ、リードに接続される。幅広金属導体リード
11は、第１層及び第２層セラミック基体12,13に比べて
薄いものを使用することにより、膨脹係数の差による半
導体素子10及び第１層及び第２層セラミック基体12,13
の割れや破壊を防止する構造となっている。

まず、半導体素子10の表面で発生した熱は半導体素子10
内部を伝導し、半導体素子10裏面を介して幅広金属導体
リード11に伝わり、外部回路基板に放熱される。従っ
て、半導体素子10で発生した熱は、熱伝導率に優れた幅
広金属導体リード11を介して直接外部に放熱されるた
め、半導体素子10の表面の温度上昇は押さえられる。

本実施例においては、セラミック基体12,13には熱伝導
率0.04（cal/cm・sec℃）のAl₂O₃を用い、第１層セラミ
ック基体12の１辺の長さは約14mmとした。そして、この
１辺に厚さ0.1mm、幅0.5mmのコバールリードを９本配置
するリード構造とし、中心部３本のコバールリードの代
わりに厚さ0.15mm、幅2.5mmの半導体素子のダイボンド
部と一体になった銅リード１本を配置した。

そして、セラミック基体12,13の裏面に金をメタライズ
し、銀ロウによりそれをコバールリード及び銅リードに
固定する。

本構造により、半導体集積回路素子用パッケージを作製
し、自然空冷下で熱抵抗測定を行った結果、半導体素子
の接合部と大気の熱抵抗Rtjaとして約25℃/Wの値が得ら
れた。

この値は、チップ部分で1W程度の電力を消費する半導体
素子の通常の使用において、時に強制空冷等の特別な冷
却手段を用いなくとも特性上支障のないものである。

なお、本考案は上記実施例に限定されるものではなく、
本考案の趣旨に基づいて種々の変形が可能であり、これ
らを本考案の範囲から排除するものではない。

（考案の効果） 以上、詳細に説明したように、本考案によれば、次のよ
うな効果を奏することができる。

（１）幅広金属導体リードは、第１層及び第２層セラミ
ック基体に比べて薄いものを使用することにより、膨脹
係数の差による半導体素子及び第１層及び第２層セラミ
ック基体の割れや破壊を防止することができる。

（２）リードフレームに熱伝導率の優れた幅広金属導体
リードを用い、ダイスボンドエリアと一体化することに
より、熱抵抗の低減と実装の簡素化を同時に達成でき
る。

（３）更に、幅広幅広金属導体リードのGND又は電源供
給線を持つことにより、高周波特性及び対雑音性の改善
を図り得る高周波高電力半導体素子用セラミックパッケ
ージを得ることができる。

【図面の簡単な説明】

第１図は本考案の実施例を示す半導体素子用セラミック
パッケージの斜視図、第２図は本考案の半導体素子用セ
ラミックパッケージの要部断面図、第３図は従来のフラ
ット型パッケージの斜視図、第４図は従来のフラット型
パッケージの断面図である。 10……半導体素子,11……幅広金属導体リード、12……
第１層セラミック基体、13……第２層セラミック基体、
14……信号線、15……リード。

───────────────────────────────────────────────────── フロントページの続き (72)考案者 小川 康徳 東京都港区虎ノ門１丁目７番12号 沖電気 工業株式会社内 (56)参考文献 特開 昭62−232949（ＪＰ，Ａ) 特開 昭60−142546（ＪＰ，Ａ)

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】（ａ）ダイスボンドエリアが形成される第
   １層セラミック基体と、 （ｂ）該第１層セラミック基体の下方に位置し、前記ダ
   イスボンドエリアを塞ぐ第２層セラミック基体と、 （ｃ）前記第１層セラミック基体と第２層セラミック基
   体の間に挟み込まれ、半導体素子がダイスボンドされる
   とともに、信号線以外のリードとして用いられ、かつ、
   少なくとも１辺のリードの中心部に形成される薄い幅広
   金属導体リードと、 （ｄ）前記第１層セラミック基体の表面にストリップラ
   イン状にメタライズされる信号線と、 （ｅ）前記第１層セラミック基体の周辺に設けられ、前
   記第１層セラミック基体の金属ロウ付けにより前記信号
   線と接続されるとともに、前記幅広金属導体リードより
   は幅の狭いリードを具備する半導体素子用セラミックパ
   ッケージ。