JPH0756520Y2 - 故障システムの応答信号発生装置 - Google Patents
故障システムの応答信号発生装置Info
- Publication number
- JPH0756520Y2 JPH0756520Y2 JP9044990U JP9044990U JPH0756520Y2 JP H0756520 Y2 JPH0756520 Y2 JP H0756520Y2 JP 9044990 U JP9044990 U JP 9044990U JP 9044990 U JP9044990 U JP 9044990U JP H0756520 Y2 JPH0756520 Y2 JP H0756520Y2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- response signal
- access
- bus system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Small-Scale Networks (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【考案の詳細な説明】 〈産業上の利用分野〉 本考案は異なるバス規格になった２つのバスシスムの間
をコンバータカードを介して接続したシステムに適用さ
れる故障システムの応答信号発生装置に関するものであ
る。
をコンバータカードを介して接続したシステムに適用さ
れる故障システムの応答信号発生装置に関するものであ
る。
〈従来の技術〉 従来、異なるバス規格になった２つのバスシステムどう
しを接続して構成したシステムとしては、例えば第４図
に示すものがあった。
しを接続して構成したシステムとしては、例えば第４図
に示すものがあった。
このシステムはLSIテスタのシステムである。
図において、１は計測対象となるLSIに対して必要な計
測を行う計測部、２は計測部１に計測を行うためのプロ
グラムデータを送り、このプログラムデータをもとに計
測部１から得られた測定データをもとにLSIの特性の良
否を判断するワークステーション部（以下、WS部とす
る）である。
測を行う計測部、２は計測部１に計測を行うためのプロ
グラムデータを送り、このプログラムデータをもとに計
測部１から得られた測定データをもとにLSIの特性の良
否を判断するワークステーション部（以下、WS部とす
る）である。
計測部１において、11,12はバス、13はバス12に接続さ
れたCPU、14はバス11と12に接続されたデュアルポート
メモリ（以下、DPMとする）、15はバス11に接続されて
いてバスシステム間で伝送するデータを送り先のバスシ
ステムのバス規格に合わせるコンバータカードである。
れたCPU、14はバス11と12に接続されたデュアルポート
メモリ（以下、DPMとする）、15はバス11に接続されて
いてバスシステム間で伝送するデータを送り先のバスシ
ステムのバス規格に合わせるコンバータカードである。
WS部２において、21はバス、22はバス21に接続されたCP
U、23はバス21に接続されていてコンバータカード15と
同様にバス規格に合わせる処理を行うコンバータカー
ド、24はWS部２が扱うデータやプログラムが格納された
メモリである。
U、23はバス21に接続されていてコンバータカード15と
同様にバス規格に合わせる処理を行うコンバータカー
ド、24はWS部２が扱うデータやプログラムが格納された
メモリである。
３はコンバータカード15と23を接続するバスである。
このシステムでは、WS部２と計測部１の間でデータのや
りとりをしたい場合、WS部のCPU22からバス21,コンバー
タカード23,バス3,コンバータカード15,バス11を介して
DPM14をデータリード／ライトする。
りとりをしたい場合、WS部のCPU22からバス21,コンバー
タカード23,バス3,コンバータカード15,バス11を介して
DPM14をデータリード／ライトする。
第５図はメモリ24の記憶領域の内容を示した図である。
この図に示すように、記憶領域にはカーネルエリアA1と
ユーザエリアA2が設けられている。
この図に示すように、記憶領域にはカーネルエリアA1と
ユーザエリアA2が設けられている。
カーネルエリアA1には、DPM14との間でやりとりするデ
ータを格納するDPMスペースａが設けられている。この
スペースの他にカーネルエリアA1には、OS（オペレーテ
ィングシステム）本体の機能を司どるソフトウェア等が
格納されている。
ータを格納するDPMスペースａが設けられている。この
スペースの他にカーネルエリアA1には、OS（オペレーテ
ィングシステム）本体の機能を司どるソフトウェア等が
格納されている。
ユーザエリアA2は、ユーザが必要なデータやプログラム
を書込むための領域である。
を書込むための領域である。
このようなシステムでは、計測部１とWS部２はバスの規
格が異なっている。規格が異なる２つのバスシスムの間
でデータをやりとりする場合は、コンバータカード15と
23とがやりとりするデータをバスの規格に合わせる。
格が異なっている。規格が異なる２つのバスシスムの間
でデータをやりとりする場合は、コンバータカード15と
23とがやりとりするデータをバスの規格に合わせる。
〈考案が解決しようとする課題〉 このようなシステムでは、計測部１が電源断になったと
きに、WA部２のユーザエリアA2と計測部１のDPM14の間
でデータをやりとりする場合は、バスエラーになって
も、それに対応した処置がソフトウェアによりなされ
る。しかし、同様な状況でカーネルエリアA1とDPM14の
間でデータをやりとりした場合は、バスエラーになって
も対応措置が設けられていないため、カーソネルパニッ
クになり、処理が止まってしまうという問題点があっ
た。
きに、WA部２のユーザエリアA2と計測部１のDPM14の間
でデータをやりとりする場合は、バスエラーになって
も、それに対応した処置がソフトウェアによりなされ
る。しかし、同様な状況でカーネルエリアA1とDPM14の
間でデータをやりとりした場合は、バスエラーになって
も対応措置が設けられていないため、カーソネルパニッ
クになり、処理が止まってしまうという問題点があっ
た。
本考案はこのような問題点を解決するためになされたも
のであり、アクセスされる側のバスシステムに故障があ
ったときに、アクセスする側のバスシステムは内部でア
クセスに対する応答信号を生成し、故障したバスシステ
ムから応答信号をもらうことを回避してバスエラーを未
然に防止できる故障システムの応答信号発生装置を実現
することを目的とする。
のであり、アクセスされる側のバスシステムに故障があ
ったときに、アクセスする側のバスシステムは内部でア
クセスに対する応答信号を生成し、故障したバスシステ
ムから応答信号をもらうことを回避してバスエラーを未
然に防止できる故障システムの応答信号発生装置を実現
することを目的とする。
〈課題を解決するための手段〉 本考案は、 異なるバス規格になった２つのバスシステムの間をコン
バータカードを介して接続し、一方のバスシステムから
他方のバスシステムへアクセス信号を送り、他方のバス
システムはアクセス信号を受けると一方のバスシステム
へ応答信号を返すシステムにおいて、 バスシステム内に設けられていて、自己のバスシステム
内で発生したアクセス信号を受け、このアクセス信号を
受けたときにアクセス対象となるバスシステムから故障
通知信号が与えられているときは、アクセス対象となる
バスシステムに代って応答信号を発生する応答信号生成
回路を具備したことを特徴とする故障システムの応答信
号発生装置である。
バータカードを介して接続し、一方のバスシステムから
他方のバスシステムへアクセス信号を送り、他方のバス
システムはアクセス信号を受けると一方のバスシステム
へ応答信号を返すシステムにおいて、 バスシステム内に設けられていて、自己のバスシステム
内で発生したアクセス信号を受け、このアクセス信号を
受けたときにアクセス対象となるバスシステムから故障
通知信号が与えられているときは、アクセス対象となる
バスシステムに代って応答信号を発生する応答信号生成
回路を具備したことを特徴とする故障システムの応答信
号発生装置である。
〈作用〉 このような本考案では、アクセスされるバスシステムの
故障時には、応答信号生成回路によりアクセスするバス
システムの内部でアクセス信号に対応する応答信号を生
成し、故障したバスシステムからわざわざ応答信号をも
らうことを回避する。これによって、故障したステーシ
ョンにアクセスすることによって生じるバスエラーを未
然に防止する。
故障時には、応答信号生成回路によりアクセスするバス
システムの内部でアクセス信号に対応する応答信号を生
成し、故障したバスシステムからわざわざ応答信号をも
らうことを回避する。これによって、故障したステーシ
ョンにアクセスすることによって生じるバスエラーを未
然に防止する。
〈実施例〉 以下、図面を用いて本考案を説明する。
第１図は本考案の一実施例の構成図である。第１図にお
いて第４図と同一のものは同一符号を付ける。
いて第４図と同一のものは同一符号を付ける。
第１図で、４はWS部２に設けられたコンバータカードで
ある。コンバータカード４において、41はWS部２から計
測部１へのアクセス信号をバス11の規格に合わせるアク
セスコンバータである。42は応答信号生成回路であり、
WS部２から計測部１へのアクセス信号SELを受け、SEL信
号を受けたときに、計測部１から計測部の故障を通知す
るFAIL信号が与えられている場合は、応答信号ACKを発
生する。43はオアゲートであり、アクセスコンバータ41
と応答信号生成回路42の少なくとも一方からACK信号を
受けた場合にACK信号をバス21へ出力する。
ある。コンバータカード４において、41はWS部２から計
測部１へのアクセス信号をバス11の規格に合わせるアク
セスコンバータである。42は応答信号生成回路であり、
WS部２から計測部１へのアクセス信号SELを受け、SEL信
号を受けたときに、計測部１から計測部の故障を通知す
るFAIL信号が与えられている場合は、応答信号ACKを発
生する。43はオアゲートであり、アクセスコンバータ41
と応答信号生成回路42の少なくとも一方からACK信号を
受けた場合にACK信号をバス21へ出力する。
このようなシステムの動作を説明する。
第２図および第３図はシステムの動作手順を示したフロ
ーチャートである。
ーチャートである。
システムが正常なときにCPU22がDPM14にアクセスする場
合、第２図に示すように、CPU22はSEL信号を生成してバ
ス21へ出力する。このSEL信号をコンバータカード４の
アクセスコンバータ41がバス21の規格からバス11の規格
に変換し、コンバータカード15に出力する。
合、第２図に示すように、CPU22はSEL信号を生成してバ
ス21へ出力する。このSEL信号をコンバータカード４の
アクセスコンバータ41がバス21の規格からバス11の規格
に変換し、コンバータカード15に出力する。
コンバータカード15はコンバータカード４から入力され
たSEL信号をバス11に出力する。
たSEL信号をバス11に出力する。
DPM14はバス11よりSEL信号とデータ等とその他の信号を
受け取り、応答信号ACKを生成し、バス11に出力する。
データ等とその他の信号は第１図のACK信号線とSEL信号
線の他に設けられたバスによって伝送される。
受け取り、応答信号ACKを生成し、バス11に出力する。
データ等とその他の信号は第１図のACK信号線とSEL信号
線の他に設けられたバスによって伝送される。
ACK信号は、SEL信号の伝送経路と逆の経路をたどってCP
U22に返される。
U22に返される。
計測部１の電源断等によりシステムに異常が生じている
場合にCPU22がDPM14にアクセスする場合、第３図に示す
ように、CPU22はSEL信号を生成し、バス21へ出力する。
場合にCPU22がDPM14にアクセスする場合、第３図に示す
ように、CPU22はSEL信号を生成し、バス21へ出力する。
応答信号生成回路42は、SEL信号が入力されたとき、計
測部１からアクティブになったFAIL信号を受けているた
め、ACK信号を生成して出力する。このACK信号はオアゲ
ート43を通過してバス21へ出力される。CPU22はバス21
からACK信号を受け取る。
測部１からアクティブになったFAIL信号を受けているた
め、ACK信号を生成して出力する。このACK信号はオアゲ
ート43を通過してバス21へ出力される。CPU22はバス21
からACK信号を受け取る。
これによって、故障した計測部からACK信号をもらうこ
となく、WS部２内でACK信号が返される。
となく、WS部２内でACK信号が返される。
コンバータカード４には、計測部１の異常の有無すなわ
ちFAIL信号の状態を示すフラグが設けられており、CPU2
2はこのフラグを読むことにより計測部の状態を知るこ
とができる。
ちFAIL信号の状態を示すフラグが設けられており、CPU2
2はこのフラグを読むことにより計測部の状態を知るこ
とができる。
WS部２が正常なアクセスをしたか異常なアクセスをした
かを知るために、CPU22はアクセスをした後にFAIL信号
の状態を示すフラグを読みにいく。
かを知るために、CPU22はアクセスをした後にFAIL信号
の状態を示すフラグを読みにいく。
もし、WS部２がアクセスを行っている最中に計測部が異
常になり、アクセスの終了後にFAIL信号の状態を示すフ
ラグを読みにいくときに正常に戻ってしまっている場合
にも、FAIL信号がアクティブになったときに割り込みを
発生させるため、割り込み処理にて異常に対処できる。
常になり、アクセスの終了後にFAIL信号の状態を示すフ
ラグを読みにいくときに正常に戻ってしまっている場合
にも、FAIL信号がアクティブになったときに割り込みを
発生させるため、割り込み処理にて異常に対処できる。
なお、実施例では応答信号生成回路を有するコンバータ
カードがWS部のみに設けた場合について説明したが、こ
のコンバータカードは計測部に設けられていても、WS部
と計測部の両方に設けられていてもよい。
カードがWS部のみに設けた場合について説明したが、こ
のコンバータカードは計測部に設けられていても、WS部
と計測部の両方に設けられていてもよい。
〈効果〉 本考案によれば、アクセスされる側のバスシステムに故
障があったときに、アクセスする側のバスシステムは内
部でアクセスに対する応答信号を生成し、アクセス信号
の発生源に返す。これによって、故障しているバスシス
テムからわざわざもらう必要がなくなり、故障したバス
システムにアクセスしたときのバスエラーによる処理の
中断を未然に防止できる。
障があったときに、アクセスする側のバスシステムは内
部でアクセスに対する応答信号を生成し、アクセス信号
の発生源に返す。これによって、故障しているバスシス
テムからわざわざもらう必要がなくなり、故障したバス
システムにアクセスしたときのバスエラーによる処理の
中断を未然に防止できる。
第１図は本考案の一実施例の構成図、第２図および第３
図は第１図のシステム動作の説明図、第４図は故障シス
テムの応答信号発生装置が適用されるシステムの従来に
おける構成例を示した図、第５図は第４図のシステムの
メモリの記憶領域の内容を示した図である。 １…計測部、3,11,12,21…バス、14…DPM、4,15…コン
バータカード、41…アクセスコンバータ、42…応答信号
生成回路。
図は第１図のシステム動作の説明図、第４図は故障シス
テムの応答信号発生装置が適用されるシステムの従来に
おける構成例を示した図、第５図は第４図のシステムの
メモリの記憶領域の内容を示した図である。 １…計測部、3,11,12,21…バス、14…DPM、4,15…コン
バータカード、41…アクセスコンバータ、42…応答信号
生成回路。
Claims (1)
- 【請求項１】異なるバス規格になった２つのバスシステ
ムの間をコンバータカードを介して接続し、一方のバス
システムから他方のバスシステムへアクセス信号を送
り、他方のバスシステムはアクセス信号を受けると一方
のバスシステムへ応答信号を返すシステムにおいて、 バスシステム内に設けられていて、自己のバスシステム
内で発生したアクセス信号を受け、このアクセス信号を
受けたときにアクセス対象となるバスシステムから故障
通知信号が与えられているときは、アクセス対象となる
バスシステムに代って応答信号を発生する応答信号生成
回路を具備したことを特徴とする故障システムの応答信
号発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044990U JPH0756520Y2 (ja) | 1990-08-29 | 1990-08-29 | 故障システムの応答信号発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044990U JPH0756520Y2 (ja) | 1990-08-29 | 1990-08-29 | 故障システムの応答信号発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0447758U JPH0447758U (ja) | 1992-04-23 |
| JPH0756520Y2 true JPH0756520Y2 (ja) | 1995-12-25 |
Family
ID=31825215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044990U Expired - Lifetime JPH0756520Y2 (ja) | 1990-08-29 | 1990-08-29 | 故障システムの応答信号発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756520Y2 (ja) |
-
1990
- 1990-08-29 JP JP9044990U patent/JPH0756520Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0447758U (ja) | 1992-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0756520Y2 (ja) | 故障システムの応答信号発生装置 | |
| JPH02132528A (ja) | 二重化処理装置におけるチェック方法 | |
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JP3127941B2 (ja) | 二重化装置 | |
| JP3350069B2 (ja) | バスライン監視方式 | |
| JPH0152774B2 (ja) | ||
| JP3341738B2 (ja) | メモリのエラー検出方式 | |
| JPS624746B2 (ja) | ||
| JPH08202573A (ja) | 二重化システムにおけるｒａｓ情報の保存方法 | |
| JP3106448B2 (ja) | プロセッサ装置 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH0512235A (ja) | 電子機器 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JP3482788B2 (ja) | 故障診断方法 | |
| JPH04257044A (ja) | バスパリティエラー発生位置検出方式 | |
| JPH0751633Y2 (ja) | メモリ制御回路 | |
| KR100380328B1 (ko) | 교환기 시스템의 보드 탈장시 다운 방지장치 | |
| JPS59128619A (ja) | マイクロコンピユ−タ装置 | |
| JPS61165160A (ja) | バス制御方式 | |
| JPH1063528A (ja) | メモリ制御装置 | |
| JPH08305637A (ja) | 記憶装置 | |
| JPH04162141A (ja) | 情報処理装置 | |
| JPH0467659B2 (ja) | ||
| JPH02297650A (ja) | 受信装置 | |
| JPS63133233A (ja) | マイクロプロセツサ処理装置 |