JPH0756892A - マスク付きベクトル演算器を持つ計算機 - Google Patents

マスク付きベクトル演算器を持つ計算機

Info

Publication number
JPH0756892A
JPH0756892A JP5198416A JP19841693A JPH0756892A JP H0756892 A JPH0756892 A JP H0756892A JP 5198416 A JP5198416 A JP 5198416A JP 19841693 A JP19841693 A JP 19841693A JP H0756892 A JPH0756892 A JP H0756892A
Authority
JP
Japan
Prior art keywords
mask
mask data
statement
memory area
execution means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5198416A
Other languages
English (en)
Inventor
Yoichi Koyanagi
洋一 小柳
Kenji Horie
健志 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5198416A priority Critical patent/JPH0756892A/ja
Priority to US08/237,305 priority patent/US5604913A/en
Publication of JPH0756892A publication Critical patent/JPH0756892A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
    • G06F15/8053—Vector processors
    • G06F15/8076—Details on data register access
    • G06F15/8084—Special arrangements thereof, e.g. mask or switch
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30072—Arrangements for executing specific machine instructions to perform conditional operations, e.g. using predicates or guards
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30094—Condition code generation, e.g. Carry, Zero flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【目的】本発明は、ＩＦ文の適用の可否を表示するマス
クデータをセットするマスクレジスタを備えて、このマ
スクレジスタのマスクデータに従ってベクトル演算処理
を制御する構成を採る計算機に関し、多重にネストする
ＩＦ文を持つプログラムに対してもベクトル演算処理を
実行可能にすることを目的とする。 【構成】スタック形式に従ってマスクデータを退避する
第１及び第２のメモリ領域を獲得する手段１５と、プロ
グラムにＩＦ文が出現するときに、それが持つ条件式の
真偽を表すマスクデータを生成して第１のメモリ領域に
退避する手段１６と、第２のメモリ領域に退避される最
新のマスクデータを読み出す手段１７と、第１のメモリ
領域に退避されるマスクデータと、読み出されるマスク
データとからＩＦ文に適用されるべきマスクデータを生
成してマスクレジスタに格納するとともに、第２のメモ
リ領域に退避する手段１８とを備えるように構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、プログラムに記述され
るＩＦ文／ＥＬＳＥ文の適用の可否を配列要素単位で表
示するマスクデータをセットするマスクレジスタを備え
て、このマスクレジスタのマスクデータに従ってベクト
ル演算処理を制御する構成を採るマスク付きベクトル演
算器を持つ計算機に関し、特に、マスクレジスタの数よ
りも多重にネストするＩＦ文／ＥＬＳＥ文の構造を持つ
プログラムに対しても、マスクデータに従ってベクトル
演算処理を実行可能にするマスク付きベクトル演算器を
持つ計算機に関する。
【０００２】マスク付きベクトル演算器を持つ計算機で
は、プログラムのＩＦ文／ＥＬＳＥ文部分の演算をパイ
プライン的に効率良く実行するために、ＩＦ文／ＥＬＳ
Ｅ文の適用の可否を配列要素単位で表示するマスクデー
タをマスクレジスタに格納する構成を採って、このマス
クデータが適用可を表示する配列要素のみの演算を有効
とするマスク機能を用いてベクトル演算を実行する構成
を採っている。
【０００３】このような構成を採るマスク付きベクトル
演算器を持つ計算機では、ＩＦ文／ＥＬＳＥ文が多重に
ネストする場合にも、マスク機能が有効となる構成を構
築していく必要がある。
【０００４】
【従来の技術】マスク付きベクトル演算器を持つ計算機
では、ＩＦ文／ＥＬＳＥ文の適用の可否を配列要素単位
で表示するマスクデータをマスクレジスタに格納する構
成を採って、このマスクデータが適用可を表示する配列
要素のみの演算を有効とするマスク機能を用いてベクト
ル演算を実行する構成を採っている。
【０００５】例えば、図１６に示すようなＩＦ文を持つ
プログラムのときには、図１７に示すように、正の値を
示すベクトルデータＡの配列要素に対応付けられるマス
クレジスタのエントリー位置にＩＦ文の適用可を表示す
る真値“０”をセットするとともに、それ以外のマスク
レジスタのエントリー位置に偽値“０”をセットする構
成を採って、真値を示すベクトルデータＡの配列要素に
ついて、ベクトルデータＡとベクトルデータＢとのベク
トル加算を行ってベクトルデータＣに設定するというベ
クトル演算を実行していくのである。ここで、図１７
中、ＭＲはマスクレジスタ、ＶＲはベクトルレジスタを
表している。
【０００６】なお、図１８に示すようなＥＬＳＥ文を持
つプログラムのときには、ＥＬＳＥ文の適用の可否を表
示するマスクデータは、そのＥＬＳＥ文に対応付けられ
るＩＦ文用のマスクデータの真偽値が反転したものが用
いられるものである。
【０００７】このような構成を採るときにあって、従来
のマスク付きベクトル演算器を持つ計算機では、ＩＦ文
／ＥＬＳＥ文が多重にネストする場合に対処するため
に、このネストのレベルよりも大きな数となるマスクレ
ジスタを用意する構成を採っていた。
【０００８】
【発明が解決しようとする課題】しかしながら、用意で
きるマスクレジスタの数はハードウェア規模により自ず
と限界がある。
【０００９】これから、従来技術に従っていると、マス
クレジスタの数よりも大きなレベルを持つＩＦ文／ＥＬ
ＳＥ文の多重ネストが出現するときには、マスクレジス
タを用いることができず、このようなときには、ベクト
ル演算器を用いることを放棄してスカラ演算でプログラ
ムを実行していかなくてはならなくなる。
【００１０】このように、従来技術に従っていると、マ
スクレジスタの数よりも大きなレベルを持つＩＦ文／Ｅ
ＬＳＥ文の多重ネストが出現するときには、ベクトル演
算器の高速なパイプラインの能力が発揮できないことで
高速に演算を実行できなくなるという問題点があった。
【００１１】本発明はかかる事情に鑑みてなされたもの
であって、プログラムに記述されるＩＦ文／ＥＬＳＥ文
の適用の可否を配列要素単位で表示するマスクデータを
セットするマスクレジスタを備えて、このマスクレジス
タのマスクデータに従ってベクトル演算処理を制御する
構成を採るときにあって、マスクレジスタの数よりも多
重にネストするＩＦ文／ＥＬＳＥ文の構造を持つプログ
ラムに対しても、マスクデータに従ってベクトル演算処
理を実行可能にする新たなマスク付きベクトル演算器を
持つ計算機の提供を目的とする。
【００１２】
【課題を解決するための手段】図１に本発明の原理構成
を図示する。図中、１は本発明のプログラム実行方式を
具備する計算機であって、マスクレジスタ１０を備える
ベクトル演算器１１と、プログラム解読手段１２と、第
１のメモリ領域１３と、第２のメモリ領域１４と、第１
の実行手段１５と、第２の実行手段１６と、第３の実行
手段１７と、第４の実行手段１８と、第５の実行手段１
９とを備える。
【００１３】このマスクレジスタ１０は、プログラムに
記述されるＩＦ文／ＥＬＳＥ文の適用の可否を配列要素
単位で表示するマスクデータを格納する。ベクトル演算
器１１は、マスクレジスタ１０に格納されるマスクデー
タの指示に従ってベクトル演算処理を実行する。プログ
ラム解読手段１２は、実行プログラムを解読する。第１
のメモリ領域１３は、スタック形式に従って、プログラ
ムに記述されるＩＦ文の持つ条件式の真偽を表すマスク
データを退避する。第２のメモリ領域１４は、スタック
形式に従って、マスクレジスタ１０への格納対象となる
マスクデータを退避する。
【００１４】第１の実行手段１５は、第１及び第２のメ
モリ領域１３，１４を獲得する。第２の実行手段１６
は、第１のメモリ領域１３への退避対象となるマスクデ
ータを生成して退避したり、第１のメモリ領域１３に退
避される最新のマスクデータを読み出してビット対応の
反転演算を実行したりする。第３の実行手段１７は、第
２の実行手段１６の処理に同期させて、第２のメモリ領
域１４に退避される最新のマスクデータを読み出す。第
４の実行手段１８は、マスクレジスタ１０への格納対象
となるマスクデータを生成して格納するとともに、第２
のメモリ領域１４に退避する。第５の実行手段１９は、
第２のメモリ領域１４に退避されるマスクデータの最新
マスクデータを更新して、その最新マスタデータをマス
クレジスタ１０に格納する。
【００１５】
【作用】本発明では、実行プログラムにＩＦ文が出現す
ると、第２の実行手段１６は、そのＩＦ文の持つ条件式
の真偽を表すマスクデータを生成して第１のメモリ領域
に退避し、第３の実行手段１７は、第２のメモリ領域１
４に退避される最新のマスクデータを読み出す。
【００１６】そして、第４の実行手段１８は、この第２
の実行手段１６の退避するマスクデータと、この第３の
実行手段１７の読み出すマスクデータとにビット対応の
論理演算を施して、前者と後者の双方が共に真値を示す
ときにのみ真値を示すものとなる配列要素を持つマスク
データを生成してマスクレジスタ１０に格納するととも
に、第２のメモリ領域１４に退避する。すなわち、第２
の実行手段１６の退避するマスクデータと、第３の実行
手段１７の読み出すマスクデータとにビット対応の論理
積演算を施すことで、多重にネストするＩＦ文の適用の
可否を表示するマスクデータを生成してマスクレジスタ
１０に格納するとともに、第２のメモリ領域１４に退避
するのである。
【００１７】一方、実行プログラムにＥＬＳＥ文が出現
すると、第２の実行手段１６は、第１のメモリ領域１３
に退避される最新のマスクデータを読み出して、この読
み出したマスクデータにビット対応の反転演算を施すこ
とで真偽が逆となるマスクデータを生成し、第３の実行
手段１７は、第２のメモリ領域１４に退避される最新の
マスクデータを読み出す。
【００１８】そして、第４の実行手段１８は、この第２
の実行手段１６の生成する反転マスクデータと、この第
３の実行手段１７の読み出すマスクデータとにビット対
応の論理演算を施して、前者と後者の双方が共に真値を
示すときにのみ真値を示すものとなる配列要素を持つマ
スクデータを生成してマスクレジスタ１０に格納すると
ともに、第２のメモリ領域１４に退避する。すなわち、
第２の実行手段１６の生成する反転マスクデータと、第
３の実行手段１７の読み出すマスクデータとにビット対
応の論理積演算を施すことで、多重にネストするＥＬＳ
Ｅ文の適用の可否を表示するマスクデータを生成してマ
スクレジスタ１０に格納するとともに、第２のメモリ領
域１４に退避するのである。
【００１９】このように、第１のメモリ領域１３には、
出現したＩＦ文の持つ条件式の真偽を表すマスクデータ
が出現順に格納されていくとともに、第２のメモリ領域
１４には、出現したＩＦ文／ＥＬＳＥ文の適用の可否を
表示するマスクデータが出現順に格納されていくことに
なる。
【００２０】一方、実行プログラムにＩＦ終了文が出現
すると、第５の実行手段１９は、第２のメモリ領域１４
に退避される最新のマスクデータの１つ前のマスクデー
タを新たに最新のマスクデータとして設定するととも
に、この設定するマスクデータをマスクレジスタに格納
する。すなわち、終了したＩＦ文に入る直前の状態に戻
すのである。
【００２１】このようにして、本発明では、マスクレジ
スタ１０が１つであっても、そのマスクレジスタ１０に
対して多重にネストするＩＦ文やＥＬＳＥ文の適用の可
否を表すマスクデータが正確に設定されていくことにな
るので、ネストの多重度に影響されることなく、多重に
ネストするＩＦ文／ＥＬＳＥ文の構造を持つプログラム
についてもマスクデータに従ってベクトル演算処理を実
行できるようになるのである。
【００２２】
【実施例】以下、実施例に従って本発明を詳細に説明す
る。図２に、本発明のプログラム実行方式を実装する計
算機１のシステム構成を図示する。図中、図１で説明し
たものと同じものについては同一の記号で示してある。
【００２３】２０はデータ処理プログラムであって、Ｉ
Ｆ文／ＥＬＳＥ文／ＩＦ終了文を含むプログラム記述に
従って規定のデータ処理を実行するもの、２１は第１の
スタックであって、スタック形式に従って、データ処理
プログラム２０に記述されるＩＦ文の持つ条件式の真偽
を表すマスクデータを退避するもの、２２は第２のスタ
ックであって、スタック形式に従って、マスクレジスタ
１０への格納対象となるマスクデータを退避するもので
ある。
【００２４】２３はデータ処理プログラム２０から呼び
出されるスタック獲得プログラムであって、例えばデー
タ処理プログラム２０の起動時に呼び出されて、第１及
び第２のスタック２１，２２を獲得するもの、２４はデ
ータ処理プログラム２０から呼び出されるＩＦ文処理ル
ーチンであって、データ処理プログラム２０のＩＦ文の
出現時に呼び出されて、規定の処理ルーチンを実行する
もの、２５はデータ処理プログラム２０から呼び出され
るＥＬＳＥ文処理ルーチンであって、データ処理プログ
ラム２０のＥＬＳＥ文の出現時に呼び出されて、規定の
処理ルーチンを実行するもの、２６はデータ処理プログ
ラム２０から呼び出されるＩＦ終了文処理ルーチンであ
って、データ処理プログラム２０のＩＦ終了文の出現時
に呼び出されて、規定の処理ルーチンを実行するもので
ある。
【００２５】図３に、第１及び第２のスタック２１，２
２のメモリ構成を図示する。この図に示すように、「Ｖ
ＭＲＣＯＮＤ」で表される第１のスタック２１は、書込
対象のメモリ領域を指し示す「ＶＳＲ２６」というポイ
ンタを持つように構成される。ここで、このポインタＶ
ＳＲ２６は、初期状態として先頭のメモリ領域を指し示
すようにセットされる。一方、「ＶＭＲＢＡＳＥ」で表
される第２のスタック２２は、初期状態として先頭のメ
モリ領域にオール“０”がセットされるように構成され
るとともに、読出対象のメモリ領域を指し示す「ＶＳＲ
２７」というポインタと、それに続く書込対象のメモリ
領域を指し示す「ＶＳＲ２８」というポインタとを持つ
ように構成される。ここで、このポインタＶＳＲ２７
は、初期状態として先頭のメモリ領域を指し示すように
セットされる。
【００２６】図４に、ＩＦ文処理ルーチン２４の実行す
る処理フローの一実施例、図５に、ＥＬＳＥ文処理ルー
チンの実行する処理フローの一実施例、図６に、ＩＦ終
了文処理ルーチンの実行する処理フローの一実施例を図
示する。次に、これらの処理フローに従って、本発明に
よるプログラム実行方式の動作処理について詳細に説明
する。
【００２７】ＩＦ文処理ルーチン２４は、データ処理プ
ログラム２０のプログラム実行中にＩＦ文が出現する
と、図４の処理フローに示すように、先ず最初に、ステ
ップ１で、その出現したＩＦ文の持つ条件式の真偽を表
すマスクデータを作成する。ここでは、説明の便宜上、
条件式が真であるときには“０”、偽であるときには
“１”を表示するマスクデータを作成するものとする。
【００２８】次に、ステップ２で、ステップ１で作成し
たマスクデータをポインタＶＳＲ２６が指し示す第１の
スタック２１のメモリ領域に格納する。続いて、ステッ
プ３で、ポインタＶＳＲ２７が指し示す第２のスタック
２２のメモリ領域からマスクデータを読み出し、この読
み出したマスクデータと、ステップ１で作成したマスク
データとにビット対応の論理和演算（負の論理積演算で
ある）を施すことで新たなマスクデータを作成して、マ
スクレジスタ１０に設定するとともに、その設定したマ
スクデータをポインタＶＳＲ２８が指し示す第２のスタ
ック２２のメモリ領域に格納する。すなわち、ビット対
応の論理和演算に従って、共に真値を表示するビット部
分については真値を表示し、それ以外のビット部分につ
いては偽値を表示するマスタデータを作成して、それを
マスクレジスタ１０に設定するとともに、第２のスタッ
ク２２に格納するのである。
【００２９】続いて、ステップ４で、ポインタＶＳＲ２
６，２７，２８が指し示すメモリ領域を１つ進めて処理
を終了する。このようにして、ＩＦ文処理ルーチン２４
は、ＩＦ文が出現すると、図７（ａ）に示すように、そ
のＩＦ文の持つ条件式の真偽を表すマスクデータを作成
して第１のスタック２１に格納するとともに、作成した
マスクデータと、第２のスタック２２に格納される最新
のマスクデータとにビット対応の論理和演算を施すこと
で、多重にネストするそのＩＦ文の適用の可否を表示す
るマスクデータを作成して、マスクレジスタ１０と第２
のスタック２２とに格納していくよう処理するのであ
る。ここで、図７（ａ）のマスクデータ中に記述される
“×”は、“０”か“１”のいずれかの値を表してい
る。
【００３０】このＩＦ文処理ルーチン２４の処理に従っ
て、第１のスタック２１には、出現したＩＦ文の持つ条
件式の真偽を表すマスクデータが出現順に格納されてい
くとともに、第２のスタック２２には、出現したＩＦ文
の適用の可否を表示するマスクデータが出現順に格納さ
れていくことになる。
【００３１】そして、このＩＦ文処理ルーチン２４の処
理に従って、ＩＦ文が出現すると、マスクレジスタ１０
には、多重にネストするＩＦ文の適用の可否を表示する
マスクデータが正確に設定されていくことになるので、
これを受けて、ベクトル演算器１１は、ＩＦ文に続いて
規定される処理をベクトル演算処理に従って高速に実行
できることになる。
【００３２】一方、ＥＬＳＥ文処理ルーチン２５は、デ
ータ処理プログラム２０のプログラム実行中にＥＬＳＥ
文が出現すると、図５の処理フローに示すように、先ず
最初に、ステップ１で、ポインタＶＳＲ２６，２７，２
８が指し示すメモリ領域を１つ戻す。すなわち、ＩＦ文
の出現により進めたポインタを１つ戻すのである。
【００３３】次に、ステップ２で、ポインタＶＳＲ２６
が指し示す第１のスタック２１のメモリ領域からマスク
データを読み出し、このマスクデータをビット毎に論理
反転することで新たなマスクデータを作成する。
【００３４】続いて、ステップ３で、ポインタＶＳＲ２
７が指し示す第２のスタック２２のメモリ領域からマス
クデータを読み出し、この読み出したマスクデータと、
ステップ１で作成した反転マスクデータとにビット対応
の論理和演算を施すことで新たなマスクデータを作成し
て、マスクレジスタ１０に設定するとともに、その設定
したマスクデータをポインタＶＳＲ２８が指し示す第２
のスタック２２のメモリ領域に格納する。すなわち、ビ
ット対応の論理和演算に従って、共に真値を表示するビ
ット部分については真値を表示し、それ以外のビット部
分については偽値を表示するマスタデータを作成して、
それをマスクレジスタ１０に設定するとともに、第２の
スタック２２に格納するのである。
【００３５】続いて、ステップ４で、ポインタＶＳＲ２
６，２７，２８が指し示すメモリ領域を１つ進めて処理
を終了する。このようにして、ＥＬＳＥ文処理ルーチン
２５は、ＥＬＳＥ文が出現すると、図７（ｂ）に示すよ
うに、そのＥＬＳＥ文に対応付けられるＩＦ文の持つ条
件式の真偽を表すマスクデータを第１のスタック２１か
ら読み出してビット毎に論理反転し、このビット反転し
たマスクデータと、第２のスタック２２に格納される最
新のマスクデータとにビット対応の論理和演算を施すこ
とで、多重にネストするそのＥＬＳＥ文の適用の可否を
表示するマスクデータを作成して、マスクレジスタ１０
と第２のスタック２２とに格納していくよう処理するの
である。
【００３６】このＥＬＳＥ文処理ルーチン２５の処理に
従って、第２のスタック２２には、出現したＥＬＳＥ文
の適用の可否を表示するマスクデータについても出現順
に格納されていくことになる。
【００３７】そして、このＥＬＳＥ文処理ルーチン２５
の処理に従って、ＥＬＳＥ文が出現すると、マスクレジ
スタ１０には、多重にネストするＥＬＳＥ文の適用の可
否を表示するマスクデータが正確に設定されていくこと
になるので、これを受けて、ベクトル演算器１１は、Ｅ
ＬＳＥ文に続いて規定される処理をベクトル演算処理に
従って高速に実行できることになる。
【００３８】一方、ＩＦ終了文処理ルーチン２６は、デ
ータ処理プログラム２０のプログラム実行中にＩＦ終了
文が出現すると、図６の処理フローに示すように、先ず
最初に、ステップ１で、ポインタＶＳＲ２６，２７，２
８が指し示すメモリ領域を１つ戻す。すなわち、ＩＦ文
の出現により進めたポインタを１つ戻すのである。
【００３９】次に、ステップ２で、ポインタＶＳＲ２７
が指し示す第２のスタック２２のメモリ領域からマスク
データを読み出して、この読み出したマスクデータをマ
スクレジスタ１０に設定して処理を終了する。
【００４０】このようにして、ＩＦ終了文処理ルーチン
２６は、図７（ｃ）に示すように、第２のスタック２２
に最後に格納されたマスクデータ１つ前のマスクデータ
を第２のスタック２２に格納された最新のマスクデータ
として設定するとともに、この設定マスクデータをマス
クレジスタ１０に格納していくよう処理するのである。
【００４１】このＩＦ終了文処理ルーチン２６の処理に
従って、ＩＦ終了文が出現すると、終了したＩＦ文に入
る直前の状態に戻されることになる。次に、これらの処
理ルーチンによる本発明の具体的なプログラム実行処理
について説明する。
【００４２】データ処理プログラム２０のプログラム記
述が図８に示すようなものである場合には、処理Ｌ１に
入る前に、スタック獲得プログラム２３に従って、図９
（ａ）に示すように、第１及び第２のスタック２１，２
２が獲得されて初期化される。
【００４３】マスク付きベクトル処理に従って処理Ｌ１
が終了すると、続いて、ＩＦ文処理ルーチン２４に従っ
て、図９（ｂ）に示すように、条件式ｘの真偽を表すマ
スクデータが作成されて第１のスタック２１に格納され
るとともに、ポインタＶＳＲ２７の指し示すオール
“０”のマスクデータとのビット対応の論理和演算によ
りマスクデータが作成されて、マスクレジスタ１０／第
２のスタック２２に格納され、続いて、図１０（ａ）に
示すように、ポインタＶＳＲ２６，２７，２８が１つ進
ませられる。
【００４４】マスク付きベクトル処理に従って処理Ｌ２
が終了すると、続いて、ＩＦ文処理ルーチン２４に従っ
て、図１０（ｂ）に示すように、条件式ｙの真偽を表す
マスクデータが作成されて第１のスタック２１に格納さ
れるとともに、ポインタＶＳＲ２７の指し示すマスクデ
ータ（前回マスクレジスタ１０に設定されたもの）との
ビット対応の論理和演算によりマスクデータが作成され
て、マスクレジスタ１０／第２のスタック２２に格納さ
れ、続いて、図１１（ａ）に示すように、ポインタＶＳ
Ｒ２６，２７，２８が１つ進ませられる。
【００４５】マスク付きベクトル処理に従って処理Ｌ３
が終了すると、続いて、ＩＦ終了文処理ルーチン２６に
従って、図１１（ｂ）に示すように、１つ前に戻された
ポインタＶＳＲ２７の指し示すマスクデータが読み出さ
れてマスクレジスタ１０に設定されることで、２番目に
出現したＩＦ文に入る直前の状態に戻される。
【００４６】マスク付きベクトル処理に従って処理Ｌ４
が終了すると、続いて、ＩＦ終了文処理ルーチン２６に
従って、図１１（ｃ）に示すように、１つ前に戻された
ポインタＶＳＲ２７の指し示すマスクデータが読み出さ
れてマスクレジスタ１０に設定されることで、最初に出
現したＩＦ文に入る直前の状態に戻されて処理を終了す
る。
【００４７】次に、別のプログラム実行処理について説
明する。データ処理プログラム２０のプログラム記述が
図１２に示すようなものである場合には、処理Ｌ１に入
る前に、スタック獲得プログラム２３に従って、図１３
（ａ）に示すように、第１及び第２のスタック２１，２
２が獲得されて初期化される。
【００４８】マスク付きベクトル処理に従って処理Ｌ１
が終了すると、続いて、ＩＦ文処理ルーチン２４に従っ
て、図１３（ｂ）に示すように、条件式ｘの真偽を表す
マスクデータが作成されて第１のスタック２１に格納さ
れるとともに、ポインタＶＳＲ２７の指し示すオール
“０”のマスクデータとのビット対応の論理和演算によ
りマスクデータが作成されて、マスクレジスタ１０／第
２のスタック２２に格納され、続いて、図１４（ａ）に
示すように、ポインタＶＳＲ２６，２７，２８が１つ進
ませられる。
【００４９】マスク付きベクトル処理に従って処理Ｌ２
が終了すると、続いて、ＥＬＳＥ文処理ルーチン２５に
従って、図１４（ｂ）に示すように、ポインタＶＳＲ２
６の指し示すマスクデータ（条件式ｘの真偽を表すも
の）が読み出されてビット毎に論理反転することで新た
なマスクデータが作成され、この反転マスクデータと、
ポインタＶＳＲ２７の指し示すマスクデータ（前回マス
クレジスタ１０に設定されたもの）とのビット対応の論
理和演算によりマスクデータが作成されて、マスクレジ
スタ１０／第２のスタック２２に格納され、続いて、図
１５（ａ）に示すように、ポインタＶＳＲ２６，２７，
２８が１つ進ませられる。
【００５０】マスク付きベクトル処理に従って処理Ｌ３
が終了すると、続いて、ＩＦ終了文処理ルーチン２６に
従って、図１５（ｂ）に示すように、１つ前に戻された
ポインタＶＳＲ２７の指し示すマスクデータが読み出さ
れてマスクレジスタ１０に設定されることで、最初に出
現したＩＦ文に入る直前の状態に戻され、続いて、マス
ク付きベクトル処理に従って処理Ｌ４が実行されて処理
を終了する。
【００５１】このようにして、ＩＦ文処理ルーチン２４
／ＥＬＳＥ文処理ルーチン２５／ＩＦ終了文処理ルーチ
ン２６の処理に従って、マスクレジスタ１０に対して、
多重にネストするＩＦ文／ＥＬＳＥ文の適用の可否を表
示するマスタデータが正確に設定されていくことにな
る。
【００５２】図示実施例について説明したが、本発明は
これに限定されるものではない。例えば、実施例では、
マスクレジスタ１０を１つとする構成を開示したが、本
発明はこれに限られるものではなく、マスクレジスタ１
０が複数用意されていて、これらを従来技術通りに使用
していくことで残りが１つとなったときに本発明に入る
ように構成してもよいのである。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
プログラムに記述されるＩＦ文／ＥＬＳＥ文の適用の可
否を配列要素単位で表示するマスクデータをセットする
マスクレジスタを備えて、このマスクレジスタのマスク
データに従ってベクトル演算処理を制御する構成を採る
ときにあって、マスクレジスタの数よりも多重にネスト
するＩＦ文／ＥＬＳＥ文の構造を持つプログラムに対し
ても、マスクデータに従ってベクトル演算処理が実行可
能となるのである。
【図面の簡単な説明】
【図１】本発明の原理構成図である。
【図２】本発明を実装する計算機のシステム構成図であ
る。
【図３】第１及び第２のスタックのメモリ構成図であ
る。
【図４】ＩＦ文処理ルーチンの実行する処理フローの一
実施例である。
【図５】ＥＬＳＥ文処理ルーチンの実行する処理フロー
の一実施例である。
【図６】ＩＦ終了文処理ルーチンの実行する処理フロー
の一実施例である。
【図７】各処理ルーチンの処理内容の説明図である。
【図８】データ処理プログラムのプログラム記述例であ
る。
【図９】プログラム実行処理の説明図である。
【図１０】プログラム実行処理の説明図である。
【図１１】プログラム実行処理の説明図である。
【図１２】データ処理プログラムのプログラム記述例で
ある。
【図１３】プログラム実行処理の説明図である。
【図１４】プログラム実行処理の説明図である。
【図１５】プログラム実行処理の説明図である。
【図１６】ＩＦ文を持つプログラムの一例である。
【図１７】マスク機能付きベクトル演算処理の説明図で
ある。
【図１８】ＥＬＳＥ文を持つプログラムの一例である。
【符号の説明】 １ 計算機 １０ マスクレジスタ １１ ベクトル演算器 １２ プログラム解読手段 １３ 第１のメモリ領域 １４ 第２のメモリ領域 １５ 第１の実行手段 １６ 第２の実行手段 １７ 第３の実行手段 １８ 第４の実行手段 １９ 第５の実行手段

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 プログラムに記述されるＩＦ文／ＥＬＳ
    Ｅ文の適用の可否を配列要素単位で表示するマスクデー
    タをセットするマスクレジスタを備えて、該マスクレジ
    スタのマスクデータに従ってベクトル演算処理を制御す
    る構成を採るマスク付きベクトル演算器を持つ計算機に
    おいて、 スタック形式に従ってマスクデータを退避する第１及び
    第２のメモリ領域(13,14) を獲得する第１の実行手段(1
    5)と、 実行プログラムにＩＦ文が出現するときに、該ＩＦ文の
    持つ条件式の真偽を表すマスクデータを生成して上記第
    １のメモリ領域(13)に退避する第２の実行手段(16)と、 上記第２の実行手段(16)の処理に同期させて、上記第２
    のメモリ領域(14)に退避される最新のマスクデータを読
    み出す第３の実行手段(17)と、 上記第２の実行手段(16)の退避するマスクデータと、上
    記第３の実行手段(17)の読み出すマスクデータとにビッ
    ト対応の論理演算を施すことで、出現したＩＦ文に適用
    されるべきマスクデータを生成して上記マスクレジスタ
    に格納するとともに、上記第２のメモリ領域(14)に退避
    する第４の実行手段(18)とを備えることを、 特徴とするマスク付きベクトル演算器を持つ計算機。
  2. 【請求項２】 請求項１記載のマスク付きベクトル演算
    器を持つ計算機において、 第２の実行手段(16)は、実行プログラムにＥＬＳＥ文が
    出現するときには、第１のメモリ領域(13)に退避される
    最新のマスクデータを読み出して、該マスクデータにビ
    ット対応の反転演算を施すよう処理し、 第４の実行手段(18)は、上記第２の実行手段(16)の処理
    を受けて、上記第２の実行手段(16)の生成する反転マス
    クデータと、第３の実行手段(17)の読み出すマスクデー
    タとにビット対応の論理演算を施すことで、出現したＥ
    ＬＳＥ文に適用されるべきマスクデータを生成してマス
    クレジスタに格納するとともに、第２のメモリ領域(14)
    に退避するよう処理することを、 特徴とするマスク付きベクトル演算器を持つ計算機。
  3. 【請求項３】 請求項１又は２記載のマスク付きベクト
    ル演算器を持つ計算機において、 実行プログラムにＩＦ終了文が出現するときに、第２の
    メモリ領域(14)に退避される最新のマスクデータの１つ
    前のマスクデータを新たに最新のマスクデータとして設
    定するとともに、この設定するマスクデータをマスクレ
    ジスタに格納する第５の実行手段(19)を備えることを、 特徴とするマスク付きベクトル演算器を持つ計算機。
JP5198416A 1993-08-10 1993-08-10 マスク付きベクトル演算器を持つ計算機 Withdrawn JPH0756892A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5198416A JPH0756892A (ja) 1993-08-10 1993-08-10 マスク付きベクトル演算器を持つ計算機
US08/237,305 US5604913A (en) 1993-08-10 1994-05-03 Vector processor having a mask register used for performing nested conditional instructions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5198416A JPH0756892A (ja) 1993-08-10 1993-08-10 マスク付きベクトル演算器を持つ計算機

Publications (1)

Publication Number Publication Date
JPH0756892A true JPH0756892A (ja) 1995-03-03

Family

ID=16390755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5198416A Withdrawn JPH0756892A (ja) 1993-08-10 1993-08-10 マスク付きベクトル演算器を持つ計算機

Country Status (2)

Country Link
US (1) US5604913A (ja)
JP (1) JPH0756892A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526571A (ja) * 2004-03-02 2007-09-13 イマジネイション テクノロジーズ リミテッド Ｓｉｍｄデバイスにおける制御フロー管理のための方法及び装置
KR100863582B1 (ko) * 2007-01-05 2008-10-15 한상재 원지반의 전단강도 예측방법
JP2010186467A (ja) * 2009-02-10 2010-08-26 Internatl Business Mach Corp <Ibm> コンピュータにより実施される方法、コンピュータ可読ストレージ媒体およびシステム（ｓｉｍｄアーキテクチャの条件付きデータ選択のための高速ベクトル・マスキング・アルゴリズム）

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof
US6222846B1 (en) * 1998-04-22 2001-04-24 Compaq Computer Corporation Method and system for employing a non-masking interrupt as an input-output processor interrupt
US7100026B2 (en) 2001-05-30 2006-08-29 The Massachusetts Institute Of Technology System and method for performing efficient conditional vector operations for data parallel architectures involving both input and conditional vector values
US6269435B1 (en) * 1998-09-14 2001-07-31 The Board Of Trustees Of The Leland Stanford Junior University System and method for implementing conditional vector operations in which an input vector containing multiple operands to be used in conditional operations is divided into two or more output vectors based on a condition vector
US6678806B1 (en) * 2000-08-23 2004-01-13 Chipwrights Design, Inc. Apparatus and method for using tagged pointers for extract, insert and format operations
US6973404B1 (en) * 2000-09-11 2005-12-06 Agilent Technologies, Inc. Method and apparatus for administering inversion property in a memory tester
US6732253B1 (en) 2000-11-13 2004-05-04 Chipwrights Design, Inc. Loop handling for single instruction multiple datapath processor architectures
US6931518B1 (en) 2000-11-28 2005-08-16 Chipwrights Design, Inc. Branching around conditional processing if states of all single instruction multiple datapaths are disabled and the computer program is non-deterministic
US7493607B2 (en) 2002-07-09 2009-02-17 Bluerisc Inc. Statically speculative compilation and execution
US20050114850A1 (en) 2003-10-29 2005-05-26 Saurabh Chheda Energy-focused re-compilation of executables and hardware mechanisms based on compiler-architecture interaction and compiler-inserted control
US7996671B2 (en) 2003-11-17 2011-08-09 Bluerisc Inc. Security of program executables and microprocessors based on compiler-architecture interaction
US8607209B2 (en) 2004-02-04 2013-12-10 Bluerisc Inc. Energy-focused compiler-assisted branch prediction
US20070294181A1 (en) * 2006-05-22 2007-12-20 Saurabh Chheda Flexible digital rights management with secure snippets
US20080126766A1 (en) 2006-11-03 2008-05-29 Saurabh Chheda Securing microprocessors against information leakage and physical tampering
US20080154379A1 (en) * 2006-12-22 2008-06-26 Musculoskeletal Transplant Foundation Interbody fusion hybrid graft
US8984499B2 (en) * 2011-12-15 2015-03-17 Intel Corporation Methods to optimize a program loop via vector instructions using a shuffle table and a blend table
WO2013089749A1 (en) * 2011-12-15 2013-06-20 Intel Corporation Methods to optimize a program loop via vector instructions using a shuffle table and a mask store table
US10789071B2 (en) * 2015-07-08 2020-09-29 Intel Corporation Dynamic thread splitting having multiple instruction pointers for the same thread

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435758A (en) * 1980-03-10 1984-03-06 International Business Machines Corporation Method for conditional branch execution in SIMD vector processors
JPS56149646A (en) * 1980-04-21 1981-11-19 Toshiba Corp Operation controller
US4901225A (en) * 1984-04-09 1990-02-13 Kabushiki Kaisha Toshiba Processing apparatus with hierarchical structure for implementing a machine instruction
US5187796A (en) * 1988-03-29 1993-02-16 Computer Motion, Inc. Three-dimensional vector co-processor having I, J, and K register files and I, J, and K execution units
US5274821A (en) * 1989-08-14 1993-12-28 International Business Machines Corporation Communication between prolog and an external process
US5371862A (en) * 1991-02-27 1994-12-06 Kabushiki Kaisha Toshiba Program execution control system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007526571A (ja) * 2004-03-02 2007-09-13 イマジネイション テクノロジーズ リミテッド Ｓｉｍｄデバイスにおける制御フロー管理のための方法及び装置
KR100863582B1 (ko) * 2007-01-05 2008-10-15 한상재 원지반의 전단강도 예측방법
JP2010186467A (ja) * 2009-02-10 2010-08-26 Internatl Business Mach Corp <Ibm> コンピュータにより実施される方法、コンピュータ可読ストレージ媒体およびシステム（ｓｉｍｄアーキテクチャの条件付きデータ選択のための高速ベクトル・マスキング・アルゴリズム）

Also Published As

Publication number Publication date
US5604913A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JPH0756892A (ja) マスク付きベクトル演算器を持つ計算機
US4628436A (en) Digital controller
EP0548052A2 (en) Video picking and clipping method and apparatus
JPS6326898B2 (ja)
JPS62115542A (ja) 情報処理装置
JP2553200B2 (ja) 情報処理装置
US5812836A (en) System for processing iterative tasks in data processing systems
JPH07219766A (ja) 演算処理装置
JPH0616287B2 (ja) マスク付きベクトル演算処理装置
JPH0222413B2 (ja)
US5838297A (en) Method for color image scaling and other geometrical transformations
JPH04106652A (ja) 例外処理システム
JP3067161B2 (ja) ファジィ演算処理装置
JPS6230455B2 (ja)
JPS6227867A (ja) 画像デ−タ修正方式
JPH01223565A (ja) 情報処理装置
JPH0398163A (ja) ベクトルデータ処理装置
JP2652973B2 (ja) 画像処理装置
JPH0588887A (ja) データ処理装置
JPH01241627A (ja) マイクロプログラム制御装置
JPS62219073A (ja) 図形処理システムにおける図面デ−タ回復方式
JPS58205256A (ja) データ処理方法
JPH01223564A (ja) 情報処理装置
JPS6045455B2 (ja) プログラム進行状態表示装置
JPH0397081A (ja) 図形表示装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001031