JPH0756933B2 - 位相調整回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相調整回路に係わり、特に２値化されたテレ
ビジョン信号の位相調整を行う位相調整回路に関する。

〔従来の技術〕 従来この種の位相調整回路にあっては、コンデンサと可
変抵抗器を用い、これらに印加される電圧のベクトル和
を可変抵抗器によって調整することでテレビジョン信号
の位相調整を行っていた。

〔発明が解決しようとする課題〕

上述した従来の位相調整回路は、可変抵抗器により位相
調整を行うコンデンサおよび可変抵抗器に印加される電
圧を変化させるように構成されていたために、位相調整
を行った際に出力信号の振幅が大きく変化し、またテレ
ビジョン信号の位相調整を線形的に行うことができない
という問題があった。

本発明はこのような事情に鑑みてなされたものであり、
位相調整を行った際にテレビジョン信号の振幅が変化せ
ず、かつテレビジョン信号の位相を線形的に調整するこ
とができる位相調整回路を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上記の目的を達成するために、クロックレート
で送られてくる２値化テレビジョン信号を、クロックパ
ルスを1/2分周した信号により２系統に分割すると共
に、遅延されたクロックパルスのタイミングで再び元の
クロックレートの２値化テレビジョン信号に戻し、この
テレビジョン信号をD/A変換して出力する位相調整回路
であって、クロックパルスを遅延させるディレイライン
と、このディレイラインの遅延時間を調整する遅延時間
調整手段とを有することを特徴とするものである。

本発明によれば、クロックパルスを、遅延時間を制御で
きるディレイラインを介してそのクロックパルスの１周
期以内の任意の時間だけ遅延させ、この遅延させられた
クロックパルスが２値化されたテレビジョン信号をD/A
変換するD/A変換器のタイミング信号として用いられ
る。この結果、テレビジョン信号と基準同期信号との位
相差がディレイラインの遅延時間を制御することにより
行われる。従って、テレビジョン信号の位相調整を行う
ことにより、テレビジョン信号の出力振幅が変化せず、
また位相調整を線形的に行うことができる。

〔実施例〕

以下、本発明の実施例を図面を参照して説明する。

第１図には本発明に係わる位相調整回路の一実施例の構
成が示されている。同図において、位相調整回路はＤフ
リップフロップ10、12、14、ラッチ付きセレクタ16、D/
A変換器18、ディレイライン20、26、微分回路24および
ディレイライン20、26の遅延時間をそれぞれ調整するス
イッチ22、28から構成されている。

上記の構成において、入力端子100より２値化された映
像信号（テレビジョン信号）がＤフリップフロップ（以
下、DF/Fと記す）10、12のＤ端子にそれぞれ入力され
る。

一方、入力端子101からクロックパルスがDF/F14のＤ端
子に入力され、このDF/F14により1/2分周され、極性の
反転した２つの信号がＱ、端子よりそれぞれDF/F10、
12のイネーブル端子ENに出力される。

この結果、DF/F10、12からは１クロックパルスおきに２
値化された映像信号が出力され、DF/F10、12では互いに
１クロックパルス分ずれた映像信号をラッチする。すな
わち、入力端子100から入力された映像信号がDF/F10、1
2により２系統に分割される。

また、DF/F14により1/2分周されたクロックパルスはデ
ィレイライン20に送出される。このディレイライン20は
遅延時間の粗調整用であり、スイッチ22により70nsec周
期のクロックパルスに対して10nsecステップで遅延時間
を変更することができる。ディレイライン20により遅延
されたクロックパルスは微分回路24に入力され、この微
分回路24により1/2分周されていたクロックパルスが元
の周波数のクロックパルスに変換される。

微分回路24より出力された元の周波数のクロックパルス
はディレイライン26に入力され、このディレイライン26
により更に遅延される。ディレイライン26は遅延時間を
微調整するために設けられており、スイッチ28により0.
5nsecステップで遅延時間を変更することができる。

さて、DF/F10、12の出力信号はラッチ付きセラクタ16の
Ａ、Ｂ端子にそれぞれ入力され、このラッチ付きセレク
タ16ではディレイライン20で遅延された信号を制御信号
としかつディレイライン26で遅延されたクロック信号で
DF/F10、12の出力信号がラッチされる。すなわち、DF/F
10、12でデマルチプレクスされた映像信号がラッチ付き
セレクタ16によりふたたびマルチプレクスした信号に変
換される。このラッチ付きセレクタ16はクロックをずら
すことにより生じるラッチミスを防ぐ機能を有してい
る。

ラッチ付きセレクタ16の出力信号はD/A変換器18に入力
され、このD/A変換器18ではディレイライン26により遅
延されたクロックパルスをタイミング信号としてD/A変
換される。

なお、上記の回路においてディレイライン20、26の遅延
時間をそれぞれ制御するスイッチ22、28の設定値を変更
することにより、基準同期信号に対する映像出力信号
（テレビジョン信号）の位相差を変更することができ
る。

〔発明の効果〕

以上説明したように本発明では、クロックパルスの遅延
を遅延時間を制御することができるディレイラインを用
いて行い、この遅延されたクロックパルスをD/A変換器
のタイミング信号とするように構成したので、本発明に
よれば位相調整を行った際にそれによりテレビジョン信
号の振幅が変化せず、かつテレビジョン信号の位相を線
形的に調整することができる。

【図面の簡単な説明】

第１図は本発明に係わる位相調整回路の構成を示すブロ
ック図である。 10、12、14……Ｄフリップフロップ、16……ラッチ付き
セレクタ、18……D/A変換器、20、26……ディレイライ
ン、22、28……スイッチ。

Claims (1)

【特許請求の範囲】
1. 【請求項１】クロックレートで送られてくる２値化テレ
   ビジョン信号を、クロックパルスを1/2分周した信号に
   より２系統に分割すると共に、遅延されたクロックパル
   スのタイミングで再び元のクロックレートの２値化テレ
   ビジョン信号に戻し、このテレビジョン信号をD/A変換
   して出力する位相調整回路であって、 クロックパルスを遅延させるディレイラインと、このデ
   ィレイラインの遅延時間を調整する遅延時間調整手段 とを具備することを特徴とする位相調整回路。