JPH0757024B2

JPH0757024B2 - 映像信号記録再生装置

Info

Publication number: JPH0757024B2
Application number: JP62287310A
Authority: JP
Inventors: 宏明高橋; 隆降旗; 昌和濱口; 恭一細川; 一隆中
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1987-11-16
Filing date: 1987-11-16
Publication date: 1995-06-14
Anticipated expiration: 2010-06-14
Also published as: JPH01129585A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は映像信号の一垂直走査期間を複数個に分割して
磁気テープに記録する映像信号記録再生装置に関する。

〔従来の技術〕

従来より、例えば高品位TV信号などの映像信号の一垂直
走査期間（１フィールド）を複数個に分割して、それぞ
れ異なるトラックに記録する方法が試みられている。上
記方式は一般にセグメント記録方式と称されているが、
その具体例としては、アイ・イー・イー・イー，トラン
ザクションオンシーイー32,2,1986−５（IEEE Trans
・onCE−32,No.2,May1986）における“ア・ハイ−デフ
ィニション・ミューズ・ブイシーアール・ウィズ・アナ
ログ・セグメント・レコーディング・メソッド”（A HI
GH−DEFINITION MUSE VCR WITH ANALOG SEGMENT RECORD
ING METHOD）がある。この例では、入力映像信号として
帯域圧縮され高品位TV（ハイビジョン）信号、即ち、い
わゆるMUSE（ミューズ）信号を用いており、上記MUSE信
号の１フイールドを４つのセグメントに分割し、回転ヘ
ッドを通常の４倍回転させて、１フィールドの信号を４
本のトラックに分割して記録している。このとき、各ト
ラックから再生された信号のつなぎ目で生じる不連続部
については、記録時にあらかじめ、対接する２つのヘッ
ドのオーバーラップ部分において冗長期間を設け、再生
時には上記冗長期間内でヘッド切換を行なうことによ
り、映像信号中には全く不連続を生ずることなく再生信
号を得ることができる構成となっている。

ところで、上記セグメント分割記録方式においては、１
フィールドを構成する４つのセグメントのうちいずれの
セグメントが１フィールドの先頭のセグメントであるか
を示す必要があり、再生時にはその結果に基づいた処理
を行なう。この目的を達成するために、上記VTRにおい
ては１フィールドの先頭のセグメントの最初の複数水平
走査期間にわたり負極性の垂直同期信号を記録し、再生
時には上記垂直同期信号を低減濾波器により検出（積分
検出）し、再生時の信号処理の基準信号として用いてい
た。

〔発明が解決しようとする課題〕上記従来技術では、再生時の信号処理の基準信号として
１フィールドに１回だけ記録されている垂直同期信号が
用いられている。したがって、再生時の信号処理も、１
フィールドもしくは１フレームを単位として行なわれ
る。その結果、ドロップアウト等に対する同期信号の保
護も１フィールドもしくは１フレームが処理単位とな
り、例えば同期保護しきれない様な再生信号の欠損が生
じると、再生画への影響も１フィールドあるいは１フレ
ームの期間に及び画質を大きく損なうという問題があ
る。さらに、上記従来技術では、１フィールドを構成す
る４つのセグメントのうち、１フィールドの先頭に相当
するセグメントだけに、複数の水平走査期間にわたって
垂直同期信号が記録されている。その結果、上記先頭の
セグメントだけが実際の映像信号が記録できる有効なラ
イン数が少なくなり、セグメント間にライン数のアンバ
ランスが生じ、信号処理がセグメント毎に変則的となる
という問題があった。

本発明の目的はかかる問題点に鑑み、セグメント分割記
録方式において、従来、各フィールドの先頭のセグメン
トを検出するために挿入されていた垂直同期信号を用い
ずに、再生時の信号処理をセグメント単位で完結できる
構成となし、セグメント分割記録方式における再生時信
号処理の信頼性を向上させた映像信号記録再生装置を提
供することにある。

〔課題を解決するための手段〕

上記目的は、各セグメントを構成する先頭部分に位置す
る１乃至複数の水平走査期間に、セグメントの先頭を示
す同一形式の負極性信号を記録時に挿入し、再生時に
は、上記負極性信号を積分検出により安定に検出し、そ
の時点でのヘッド切換信号及びサーボ位相制御用の基準
信号等の極性より、再生中のセグメントを識別すること
により達成される。

〔作用〕

上記の方式によると、各セグメントの先頭位置は、各セ
グメントに挿入された負極性信号を用いて検出すること
が可能であり、また、セグメントの番号（即ち、１フィ
ールドもしくは１フレーム内で何番目のセグメントに相
当するかを示す番号）を識別することも可能である。そ
の結果、各セグメントの信号配置はほぼ同一となり、再
生時の信号処理をセグメント毎に完結させて行なうこと
が可能となり、ドロップアウト等の外乱に対しても安定
な、信頼性の高い信号処理を実現することが可能とな
る。

〔実施例〕

以下、本発明を実施例により詳細に説明する。

第１図は２ヘッド形ヘリカルスキャン式VTRに本発明を
適用した場合の映像信号の記録装置の一実施例を示すブ
ロック図、第２図はその動作説明用の波形図、第３図は
これにより得られるトラックのパターンを示す図であ
る。

第１図において、磁気テープ１はキャプスタンモータ20
により走行され、キャプスタンモータ20はキャプスタン
サーボ回路21により一定速で回転制御される。磁気ヘッ
ド4a,4bは互いにアジマス角が異なり、ディスク２の上
に互いに180゜の角度で取付けられてディスクモータ６
によりディスク２と共に回転される。テープ１はディス
ク２に180゜より多目に巻付けられ、このためヘッド4a
と4bがテープ１上を同時に対接する部分、即ちトラック
上で第３図のQ₁,Q₂に示すいわゆるオーバラップ部が形
成される。ディスク２には二つのマグネット3a,3bが互
いに180゜の角度で取付けられており、これをタックヘ
ッド５で検出して、ヘッド4a,4bの回転に同期したタッ
クパルス（第２図のｃ）をタックヘッド５より得る。こ
のタックヘッド５からのタックパルスは位相調整回路７
によりヘッド4a,4bとテープ１が所定の相対位置関係に
なるように位相調整されてのち、具体的には、第２図ｃ
に示すように時間τ_０遅延されてのち、その出力はパル
ス形成回路８に供給される。このパルス形成回路８から
はヘッド4a,4bの回転に同期したデューティ比50％のパ
ルス（第２図のｄ、以下これをヘッド切換信号と称す
る。）が出力される。140は同期情報出力回路であり、
端子200からの入力映像信号（第２図のａ）よりそれに
含まれる垂直同期情報に基づく信号（例えば第２図ａの
垂直ブランキング期間τ_Ｂに含まれている斜線部に示す
信号）VSと、水平同期信号あるいはバースト信号などの
水平同期情報に基づく信号HSを出力する。該回転140か
らの垂直同期情報VS（第２図のｂ）はディスクサーボ回
路９に記録時のサーボ基準信号として供給される。この
ディスクサーボ回路９において、上記回路140からの垂
直同期情報VSと上記回路８からのヘッド切換信号とが位
相比較され両者の位相差に応じた誤差信号が出力されデ
ィスクモータ６に供給される。その結果、上記垂直同期
情報VSとヘッド切換信号の両者が互いに位相同期するよ
うに、更に具体的には、第２図に示すように、垂直同期
情報VS（第２図のｂ）とヘッド切換信号（第２図のｄ）
との位相差時間がτ_１となるように、ディスクモータ６
が回転制御される。

ここで、一般にｎセグメント記録を行う場合、すなわ
ち、映像信号の１フィールドをｎ分割してｎ個のトラッ
クに分けて記録する場合に、映像信号のフィールド周波
数をf₀とすると、上記第１図に示した２ヘッド形VTRに
おけるディスクモータ６の回転数Ｍ、次式を満たすよう
にディスクサーボ回路９にて定められる。

この第１図の実施例において、上記従来例に記載の高品
位TV信号に本発明を適用した場合につき、f₀＝60Hz,n＝
4,従って、上記（１）式よりＭ＝120rpsとする４セグメ
ント記録の場合について、以下にその動作を説明する。

なお、この場合にトラック長手方向の180゜の期間（第
２図及び第３図のＴに示す期間）に記録し得る映像信号
の水平走査線（ライン）数Ｘは、映像信号の１フィール
ド当りのライン数をＮとすると、次式で与えられ、水平走査線数がフィールド当り562.5本（フレーム当り1
125本）の高品位TV信号の場合には、Ｘは次式で与えら
れる。

ｘ＝140.625 ……（３）本発明においては、後述するように、各トラック長手方
向の180゜の期間Ｔに、〔Ｘ〕（Ｘを越えない最大の整
数で、上記（３）式の場合、〔Ｘ〕＝140）ライン以下
の映像信号を記録するように成すものである。

上記第１図に示す実施例では、上記期間Ｔに記録するラ
イン数N₁を、〔Ｘ〕≧N₁＝137 ……（４）とし、さらに第３図に示すように期間Ｔに記録する各ト
ラックの初めの２ラインに負極性の信号（以下、Ｖ信
号）を挿入した場合を示している。

即ち、本実施例においては、１トラックに記録されるラ
イン数は、映像ラインがN₁＝137ライン，及びＶ信号２
ラインの合計189ラインとなる。

なお、上記第２図，第３図に示す添数字１〜548は、テ
ープ上に記録される映像信号のライン番号を示す。

次に、第１図の一点破線に示すブロック100aは、本発明
に係わる記録時の時間軸変換装置を示す。同図で、200
は映像信号の入力端子、300は時間軸変換装置100aで時
間軸変換された記録すべき映像信号の出力端子である。
101は端子200からの映像信号もディジタル信号に変換す
るA/D変換回路、102はRAMなどで構成されるメモリ、103
はA/D変換回路、104はブランキング信号挿入回路、110
は書込みクロック生成回路、111は書込みアドレス制御
回路、120は読取りクロック生成回路、121は読取りアド
レス制御回路、122は基準スタートパルス生成回路、130
はブランキング信号生成回路である。

書込みクロック生成回路110は、上記回路140からの水平
同期情報HSに同期した書込みクロックCP₁を生成し出力
する。この書込みクロックCP₁は書込みアドレス制御回
路111とA/D変換回路101に供給される。書込みアドレス
制御回路111はカウンタなどで構成されており、上記回
路140からの水平同期情報HSによって計数開始され、上
記回路110からの書込みクロックCP₁を計数して、その計
数値に対応するアドレス信号が出力されて、メモリ102
の書込みアドレス信号として供給される。このアドレス
信号は上記水平同期情報HSによって水平走査周期毎に逐
次更新されて行く。従って、端子200からの入力映像信
号（第２図のａ）は、上記回路110から出力された書込
みクロックCP₁と同期して、A/D変換回路101で逐次ディ
ジタル信号に変換され、その出力は上記回路111からの
アドレスに応じて水平走査周期単位でメモリ102に逐次
書込まれて行く。

次に、読取りクロック生成回路120は、上記回路110から
の書込みクロックCP₁に同期した読取りクロックCP₂を生
成し出力する。この読取りクロック生成回路120の一実
施例を第４図に示す。

第４図において、310は上記回路110からの書込みクロッ
クCP₁の入力端子、320は読取りクロックCP₂の出力端子
である。端子310からの書込みクロックCP₁は分周回路30
1にて適宜1/k（ｋは１以上の整数）に分周され、その出
力は位相比較回路302の一方に供給される。位相比較回
路302の他方の入力には、電圧制御発振回路304からの出
力を分周回路305にて適宜1/m（ｍは１以上の整数）に分
周した出力が供給される。この位相比較回路302にて上
記回路301と305からの出力が位相比較され両者の位相差
に応じた位相誤差信号が該回路302より出力される。こ
の回路302からの出力は位相補償回路303を介して電圧制
御発振回路304の制御電圧として供給される。該回路304
からの出力は読取りクロックCP₂として端子320に出力さ
れる。以上の回路によりPLL回路が構成され、上記回路3
04からの読取りクロックCP₂は、端子310からの書込みク
ロックCP₁に位相同期結合される。以上で構成される読
取りクロック生成回路120からの読取りクロックCP₂の周
波数f₂は、上記回路110からの書込みクロックCP₁の周波
数f₁とすると、次式で与えられる。

以上の読取りクロック生成回路120からの読取りクロッ
クCP₂は、読取りアドレス制御回路121とD/A変換回路103
に供給される。

11は遅延回路であり、上記回路８からの出力（第２図の
ｄ）の立上り及び立下りの両エッジでトリガされて、所
定時間幅τ_２のパルス（第２図のｅ）を出力する。この
遅延回路11からの出力は基準スタートパルス生成回路12
2に供給され、この回路122にて上記回路11からの出力の
立下りよりパルス（第２図のｆ）が生成され出力され
る。この回路122からの出力パルスは、上記タックヘッ
ド５からのタックパルス（第２図のｃ）に同期してお
り、従って上記ヘッド4a,4bの回転に同期しており、ヘ
ッド4a及び4bの走査周期（第２図のＴに示す周期）ごと
に、記録信号を生成する際の各種信号処理の開始を指令
する基準スタートパルスRSとして読取りアドレス制御回
路121に供給される。

読取りアドレス制御回路121はカウンタ等で構成され、
上記回路122からの基準スタートパルスRSによってその
動作が開始される。

この読取りアドレス制御回路121の一実施例を第５図に
示す。

第５図において、420は上記回路120からの読取りクロッ
クCP₂の入力端子、421は上記回路122からの基準スター
トパルスRSの入力端子、422は読取りアドレス信号の出
力端子である。端子421からの基準スタートパルスRS
は、ラツチ回路401にて端子420からの読取りクロックCP
₂に同期化される。該回路401からの出力は、ORゲート40
2を介してカウンタ404のリセット入力Ｒに入力され、こ
れによりカウンタ404はリセットされる。また、カウン
タ404のクロック入力CKには、端子420からの読取りクロ
ックCP₂がANDゲート403を介して供給される。408はR/S
フリップフロップ回路であり、上記回路401からの出力
によりセットされ、その出力Ｑ（第２図のｉ）は高レベ
ル“H"となる。これにより、ANDゲート403が開いて、端
子420からのクロックCP₂がカウンタ404に供給されて計
数開始する。405はカウンタ404の計数値をデコードする
デコーダであり、上記カウンタ404の計数値No（この実
施例では、映像信号（第２図のａ）の一水平走査期間内
の上記書込みクロックCP₁のクロック数に等しくなるよ
うにNoの値が設定される。）になったときにパルスを出
力する。このデコーダ405からの出力パルス（第２図の
ｇ）は、ORゲート402を介してカウンタ404のリセット入
力Ｒに供給され、これによりカウンタ404は再びリセッ
トされて計数が再開始される。以上の動作がデコーダ40
5からの出力パルスに基づいて繰り返される。

次に上記デコーダ405からの出力はカウンタ406のクロッ
ク入力CKに入力される。また、該カウンタ406のリセッ
トに入力Ｒには、上記回路401からの出力が供給され、
これによりカウンタ406はリセットされて、デコーダ405
からの出力パルスを計数開始する。デコーダ407は、カ
ウンタ406の計数値をデコードし、本実施例においてはN
₁₁＝２＋N₁となったとき、より具体的にはN₁は先に述べ
たように１トラックに記録すべき映像信号の有効ライン
数であり、N₁＝137、また、トラックの先頭に記録すべ
きＶ信号の２ライン分を合計し、N₁₁＝139となったとき
にパルスを出力する。

このとき、実際に映像信号をメモリから読み出して記録
するのは、上記のように１トラックに記録される全139
ラインのうち、初めの２ラインを除く137ラインであ
る。上記した２つのカウンタ即ち、カウンタ404及び406
のうち、カウンタ404はメモリ102に書込まれている映像
信号を読出すに際し、１ライン内部のアドレスを生成
し、一方カウンタ406は、ライン単位のアドレスを生成
する役割りを果たす。しかしながら、上記の如く、基準
スタートパルスRS以降の最初の２ラインはＶ信号を生成
する必要があり、実際に上記カウンタの出力をアドレス
信号として供給するのは、３ライン目以降とする必要が
ある。そこで、第５図の実施例では、カウンタ406の出
力信号から、各トラックの最初の２ラインに相当する期
間、即ち、Ｖ信号生成期間を２ライン検出回路425で検
出し、さらに、上記カウンタ404及び406の出力を禁止す
るためのゲート回路426を設けることによって、上記Ｖ
信号生成期間においては、メモリに対して読取りアドレ
スを出力しない構成としている。

一方、上記Ｖ信号は、上記回路425からの２ライン検出
信号に応答してＶ信号生成回路427にて生成され、端子4
28を介して、上記信号挿入回路170に供給され、上記Ｖ
信号生成期間においてはこのＶ信号が挿入される。

また、上記フリップフロップ回路408はデコーダ407から
の出力によりリセットされ、その出力Ｑ（第２図のｉ）
は低レベル“L"となる。これにより、ANDゲート403は閉
じ、従って上記カウンタ404及び406の計数は一時的に停
止される。

以上の動作が端子421からの基準スタートパルスRSの周
期Ｔで繰返し行なわれる。したがって、端子422から出
力される読取りアドレス信号によってメモリ102から逐
次読取られ、上記回路170を介してD/A変換回路103にて
アナログ信号に変換されて出力される映像信号は、第２
図のｈに示すような形態となる。

すなわち、各セグメントの先頭２ラインではＶ信号が出
力され、その後の137ラインでは映像信号が出力され
る。この結果、４つのセグメントより成り立つ一垂直走
査期間では総計８ラインのＶ信号と548ラインの映像信
号が出力される。第２図のｈに示される出力形態は次の
垂直走査期間においてもまったく同様であり、フィール
ド周期で繰返されて同様の形態で出力される。

一方、上記N₁の値は前記（４）式を満たすように定めら
れているから、第２図のｈに示すように、上記各ヘッド
の走査の変わり目で映像信号の出力されない（ないしは
出力されても再生時においてはそれを特に必要としな
い）冗長の期間τを生ぜしめることができる。この冗長
期間では、原映像信号（第２図のａ）の水平走査周期T_H
と、前記（３），（４），（５）式を用いて、次式で与
えられる。

ここで、m/kは前記第４図に示した分周回路301及び305
の分周値（k,m）の比に相当する。これより明らかなよ
うに、上記冗長期間τを一般に大きくすることが可能と
なる。具体的には、上記実施例において、とすれば、冗長期間τをT_Hより大きくできる。

ところで、本実施例においては、上記冗長期間τは、再
生時のヘッド切換をこの期間内で行わせる為に設けられ
たものであり、これを実現するために、上記冗長期間τ
は必ずテープのオーバラップ領域に記録する必要があ
る。一方、前述の信号Ｖは、映像信号以外の信号が記録
されているので、冗長期間に含まれる信号であるが、必
ずしもオーバラップ領域に記録する必要はない。そこ
で、上記の冗長期間τは今後、冗長期間の前半τ，もし
くは単に冗長期間τと称し、信号Ｖはこれに引続き生成
・記録される信号であるので、必要に応じて冗長期間の
後半、もしくは単に信号Ｖと称することとする。

なお、本発明においては、上記ｍ及びｋの値は任意に定
めることができるものであり、特にｍ＝の場合、即ち、
書込みクロックCP₁の周波数（f₁）と読取りクロックCP₂
の周波数（f₂）が同じであっても良く、この場合には、
上記読取りクロック生成回路120は特には必要とせず、
上記回路110からの書込みクロックCP₁を直接上記回路12
1と回路103に供給すれば良く、本発明の主旨にそうもの
である。

第５図に示す読取りアドレス制御回路121の回路408か
ら、第２図のｉに示すように、上記の冗長期間τに対応
した（具体的には、冗長期間τで“L"となり、それ以外
で“H"となる）出力が得られる。この回路408からの出
力は端子423を介して第１図に示すブランキング信号生
成回路130に供給される。該回路130にて上記冗長期間τ
で適宜所定のブランキング信号（例えば、上記D/A変換
回路103から出力される映像信号の黒レベルあるいはグ
レイレベルなどの一定レベルに相当する信号（第２図ｊ
のS₁）、ないしはその一定レベルにこの冗長期間τの所
在を指針する同期情報などの任意の信号を付加した信号
（第２図ｊのS₂））が生成されて出力される。ブランキ
ング信号挿入回路104にて、上記D/A変換回路103から出
力される映像信号の上記冗長期間τで上記回路130から
のブランキング信号が挿入される。かくして、該回路10
4から出力される映像信号（第２図のｊ）は出力端子300
を介して記録映像処理回路30aに供給され、該回路30aで
適宜記録処理されてのち、その出力は上記ヘッド4a及び
4bに供給されてテープ１に逐次記録される。

なお以上の第５図に示した読取りアドレス制御回路121
において、上記カウンタ406の計数出力を水平走査単位
の読取りアドレス信号として兼用させた場合を示した
が、本発明はこれに限定されるものではなく、同図の破
線経路で示すように、上記デコーダ405からの出力パル
スを計数するカウンタ409を別途設け、上記カウンタ406
からの計数出力の代わりに、該カウンタ409の計数出力
を上記水平走査単位の読取りアドレス信号として端子42
2に出力しても良い。この場合に、上記メモリ102のフィ
ールド周期の読取り開始の動作を確実に行わせるために
（具体的には、前記したようにメモリ102の第１のメモ
リM₁に書込まれたライン番号１の映像信号から読取りを
開始させるために）、上記回路140からの垂直同期情報V
Sを端子424を介してリセットパルス選択回路410に供給
し、該回路410にて上記回路401からの出力パルスより原
映像信号の垂直ブランキング期間τ_Ｂ内に含まれる（第
２図ｆのP₁,P₂,…に示す）パルスを選択分離し、該回路
410からの出力パルス（第２図のｋ）によって上記カウ
ンタ409はリセットされる。以上後者の方法によれば、
上記メモリ102を構成するラインメモリの数を任意に設
定することができ、上記一連の書込み及び読取りの動作
をラインの過不足なく確実に行わせることのできる効果
が得られる。

以上の本発明の記録方法により得られるテープ上のトラ
ックのパターン図を第３図に示す。

第３図において、T_a1,T_a2,T_a3,…は上記ヘッド4aの走査
により記録形成されるトラックを示し、T_b1,T_b2,T_b3,…
は上記ヘッド4bの走査により記録形成されるトラックを
示す。また同図の破線Ａ及びＢは上記パルス形成回路８
からの出力されるヘッド切換信号（第２図のｄ）の立上
り及び立下りの位相がテープ１上で相当する位置を示
す。また、斜線部に示す期間τは上記の冗長期間τに相
当する。なお、各トラックの添数字（１〜548）は前記
した記録映像信号のライン番号を示す。

ここで、各トラックの先頭２ラインに記録されているＶ
信号の形態の一例を第６図に示す。第６図において、ａ
は第２図で示された信号ｈであり、これに対応する実際
の記録信号の形態が同図ｂに示されている。上記Ｖ信号
生成回路427で生成されるＶ信号は、第７図で後述する
ような再生時の時間軸変換に用いる所定周波数のバース
ト信号を生成する期間（第６図ｂのK₁）と、映像信号の
黒レベルよりも低いレベルの負極性信号の期間（第６図
ｂのK₂）とを有している。第６図に示した信号形式の一
例では、上記Ｖ信号が２ライン連続して記録されている
場合を示している。

なお、ライン番号１から548の入力映像信号中に上記所
定周波数のバースト信号が含まれていない場合には、第
６図ｂに示すように各水平走査期間の所定の期間K₃にお
いて上記バースト信号がＶ信号生成回路427により生成
される。このバースト信号は端子428を介して第１図の
信号挿入回路170に送られ、その結果、D/A変換器103の
出力信号として、第６図ｂに示されるようなバースト信
号の付加された映像信号が得られる。

さて、上記のようにして、Ｖ信号を設けることにより、
再生時には低減濾液器を用いた積分検出方式によってＶ
信号を確実に検出することが可能であり、もって各トラ
ックの先頭を高信頼度に検出し、各トラック毎の同期検
出・保護等の信号処理を確実に行なうことができる。ま
た、後に述べる方式によりＶ信号を検出した時点でのサ
ーボ信号の極性等の判別により、その時のセグメントが
映像の１フレームあるいは１フィールド中で何番目のセ
グメントに相当するかを示す「セグメント番号」を識別
することが可能となり、上記セグメント番号に従った再
生信号処理を行うことができる。

また本実施例においては、上記Ｖ信号や冗長期間τを挿
入することにより、結果的に上記の時間軸変換装置100a
から出力されて記録される映像信号のライン数は不足す
ることになる。具体的にはフィールド当たりライン番号
１から548までの総計548ラインの映像信号が記録され、
１フィールドの総ライン数562.5に対して14.5ラインは
記録されないこととなる。しかしながら、本発明におい
ては上記記録方法に生ずる。上記記録信号のライン数の
不足を原映像信号に含まれる垂直ブランキングτ_Ｂの期
間内で補なうようにするものである。

上記に関しては特にその記録時において、第１図のディ
スクサーボ回路９によって、上記したライン数の欠落す
る位置（第２図のx₁,x₂,…に示す位置）が原映像信号
（第２図のａ）の垂直ブランキングτ_Ｂ内に位置するよ
うにヘッド4a,4bの回転位相が制御される。こうするこ
とによって、上記ライン数の欠落が生じでも、その欠落
されるライン原映像信号の垂直ブランキング期間内のも
のであるため、それを再生して得られる再生画面上で映
出されるべき映像情報の欠落とはならず何ら問題はな
い。

次に上記により記録された映像信号を再生して元の映像
信号を復元するための本発明による再生装置の一実施例
を第７図に、その動作説明用の各部波形図を第８図に示
す。

第７図においては、前記第１図の記録装置の一部と共通
にできるので、その共通部分には同一の番号を付した。
また、これら共通部分の動作は前記と同様であるのでそ
の説明は省略する。

ヘッド4a及び4bによりテープ１より交互に再生される映
像信号は再生映像信号処理回路30bにて適宜再生処理さ
れたのち、その出力（第８図ａ）は時間軸変換装置100b
供給される。同期情報出力回路140′にて上記回路30bか
らの再生映像信号より各トラックの先頭２ラインに記録
された信号Ｖ（第８図のｃ）と、上記第６図に示したバ
ースト信号を含む水平同期情報HS′（第８図のｄ）が分
離出力される。書込みクロック生成回路110′におい
て、上記回路140′からの水平同期情報HS′に同期した
書込みクロックCP₂′が生成出力される。

この書込みクロックCP₂′の生成方法としては、該再生
映像信号に含まれる上記水平同期情報HS′に瞬時瞬時位
相同期して少なくともその一水平走査期間にわたって連
続したクロックを得るような方法が用いられる。また、
この書込みクロックCP₂′は前記第１図の読取りクロッ
クCP₂と同じ周波数（f₂）となるように生成される。該
回路110′からの書込みクロックCP₂′により、上記回路
30bからの再生映像信号がA/D変換回路101にて逐次ディ
ジタル信号に変換される。書込みアドレス制御回路11
1′はカウンタなどで構成され、上記回路140′からの水
平同期情報HS′により計数開始され、上記回路110′か
らの書込みクロックCP₂′を計数し、その計数値に対応
するアドレス信号が出力されてメモリ102の書込みアド
レス信号として供給される。このアドレス信号は上記水
平同期情報HS′によって水平走査周期単位で逐次更新さ
れ、したがって、上記回路101からの出力は水平走査単
位でメモリ102に逐次循環的に書込まれてゆく。

ここで上記第１図で述べたように、上記ヘッド4a及び4b
の走査の変わり目に、即ち上記回路８からのヘッド切換
信号（第８図のｂ）の立上り及び立下りの位相に相当
し、前記第３図の破線Ａ及びＢに示す位置に上記冗長時
間τが位置するように記録されているため、上記ヘッド
切換信号によって上記冗長時間τの所在位置を検知でき
る。従って上記回路30bにおいて上記回路８からのヘッ
ド切換信号によってヘッド4a及び4bより再生される映像
信号を交互に切換えることによって、ヘッド4a,4bの走
査期間Ｔに含まれる映像信号をラインの過不足なく、す
べて確実に再生させることができる。

また、このとき、各セグメントに対応するセグメント番
号は第７図のセグメント番号検出回路150によって検出
され、再生中のセグメントが映像の１フレーム中で何番
目のセグメントに相当するかによってメモリへの書き込
みアドレスを適宜制御することによって、再生信号のラ
イン番号が正しい順序に従って処理される。

すなわち、１フィールド内においては、上記セグメント
番号検出回路150によって、セグメント番号１のセグメ
ントが検出され、これを再生するヘッド4aの１フィール
ド内の初めの走査期間Ｔでは、ライン番号1,2,3,…,137
の順で再生され、次のヘッド4bの走査期間Ｔではライン
番号138,139,…,274の順で、次のヘッド4aの走査期間Ｔ
ではライン番号275,276,…,411の順で、更に次のヘッド
4bの走査期間ではライン番号412,413,…,548の順で逐次
再生され、以上の動作がフィールド周期で繰返し行なわ
れて一つに連続した映像信号（第８図のａ）が上記回路
30bより出力される。

上記の処理を正しく行なうための基準となるセグメント
番号検出回路150の一構成例を第９図に、また、その動
作を説明する各部波形図を第10図にそれぞれ示す。第９
図において、セグメント番号検出回路150は、サーボ基
準信号入力端子157,ヘッド切換信号入力端子158,及び再
生Ｖ信号入力端子159の３つの入力端子から入力される
信号から、再生中のセグメント番号を検出し、その結果
を判定出力端子160を介して、書き込みアドレス生成回
路111′へ送出する回路である。

まず、フレーム周期（30Hz）のモータサーボ系基準信号
（第10図のa,以下REF30）に対して、ヘッドドラムの回
転位相が同期するように制御される結果、第10図に示さ
れるように、再生映像信号（第10図のｂ）も上記REF30
と一定の位相関係となる。本実施例においては、各トラ
ックの先頭２ラインに同一形式のＶ信号が記録されてお
り、再生される映像信号そのものからは、その時点で再
生されているセグメント番号を判定することは不可能で
ある。そこで上記のセグメント番号検出回路150では、
まずヘッド切換信号（第10図のｃ）の立上りエッジを、
エッジ検出回路153で検出し（第10図のｄ、以下エッジ
検出信号）、上記エッジ検出信号をＤフリップフロップ
（Ｄ−FF）151,152のクロック信号として用い、一方、R
EF30を上記Ｄ−FF151のデータ入力として、ヘッド切換
信号に同期化した信号DREF31（第10図のｅ）を得る。さ
らにＤ−FF152では、上記DREF31を入力として、DREF32
（第10図のｆ）を得る。上記のようにして得られた３つ
の信号、即ち、ヘッド切換信号,DREF31及びDREF32を３
ビットの入力とするセグメント判定回路154により、セ
グメント番号１〜８が判定される。より具体的には、再
生信号中より各セグメントの先頭を示すＶ信号（第10図
のｇ）が検出された時点で、セグメント判定回路154の
３ビットの入力信号の極性より判定される。例えば、セ
グメント番号が１のときには、ヘッド切換信号は“H"レ
ベル、DREF31,DREF32はそれぞれ“H"レベル、“L"レベ
ルとなっており、上記３ビットパターンが得られたとき
は、セグメント番号は１と判定される。

また、第９図の実施例においては、再生信号中より検出
されたＶ信号の誤検出を防止するためにＶ信号保護用の
ゲート信号（第10図のｉ）を、ヘッド切換信号を入力と
する遅延回路155によって生成し、上記ゲート信号“H"
レベルにある期間でのみ、ゲート回路156を開くことに
より、上記期間以外でのＶ信号の誤検出を防止してい
る。

上記の如く、各トラック先頭位置に記録されているＶ信
号を、上記保護方式を併用して正確に検出し、またセグ
メント番号の判定も上記方法によって確実に行なうこと
が可能となり、再生時の信号処理における信頼度を著し
く向上させることができる。

一方、上記回路111′において、上記ヘッド4a,4bの走査
周期Ｔごとに回路140′からの水平同期情報HS′（第８
図のｄ）が所定数（この実施例では137）計数され、そ
の計数終了後次の水平同期情報HS′が入力されるまでの
期間、即ち上記冗長期間τに相当する期間及びＶ信号が
記録されている各トラックの初めの２ラインの期間では
上記書き込みアドレス信号の出力は一時的に停止され
る。

このため、上記冗長期間τ及び各トラック初めの２ライ
ンの期間で上記メモリ102に信号が書き込まれることは
なく、またその期間（τ＋２ライン）でメモリ102が信
号の書き込まれない空白の部分を生ずることもなく、上
記回路101からの出力はラインの過不足なく（ライン番
号１から548までの）すべてが水平走査単位で循環的に
逐次メモリ102に書き込まれる。

なお、上記回路111′における水平同期情報HS′の計数
方法として、第７図の破線の経路で示すように上記回路
８からのヘッド切換信号の供給を受けて、該ヘッド切換
信号の立上り及び立下りごとに上記水平同期情報HS′の
計数を開始してそれ以降に入力される水平同期信号HS′
を所定数計数するようにしても良いが、このヘッド切換
信号を用いる代わりに、上記回路140′からの再生Ｖ信
号（第８図のｃ）を用いて、この再生Ｖ信号により水平
同期情報HS′の計数を開始して、以降この水平同期情報
HS′を所定数（137）ごとに順次繰返し計数するように
してもよい。

この後者の計数方法によれば、上記ヘッド切換信号を用
いないでも上記冗長期間τの所在位置を上記再生Ｖ信号
を基に自己検出することができる。更に、この計数方法
によって上記水平同期情報HS′を所定数計数して、その
計数終了によって得られる計数終了パルス（第８図の
ｅ）を上記回路111′より得、この計数終了パルスを遅
延回路141にて所定期間τ′（＝τ/2）遅延し（第８図
のｆ）ラッチ回路142にて上記回路８からのヘッド切換
信号を上記回路141からの出力（第８図のｆ）の立下り
で同期化すれば、該回路142からは第８図ｇに示すよう
に、その立上り及び立下りの位相が上記冗長時間τ内に
含まれる信号が得られる。

従って、この回路142からの出力を第７図の破線経路に
示すように上記ヘッド切換信号の代わりに上記回路30b
に供給して、この信号でヘッド4a及び4bからの出力を交
互に切換えるようにしてもよく、上記同様にラインの過
不足なく、そのすべてを連続して再生出力させることが
できる。

次に、読取りクロック生成回路120′にて前記第１図の
書込みクロックCP₁と同じ周波数（f₁）の読取りクロッ
クCP₁′が生成出力される。基準信号生成回路131にて、
上記回路120′からのクロックが適宜分周されて、原映
像信号（第２図のａ）と同じ形式で同じ周波数を有する
ブランキング信号（同期情報も含む）BLKと、水平同期
情報Ｈと、垂直同期情報Ｖ′（第８図のｉ）と、更にこ
の垂直同期情報Ｖ′に対し所定時間τ_３だけ時間先行し
たタイミングの基準信号REF30の（第８図のｈ）がそれ
ぞれ生成出力される。読取りアドレス制御回路121′は
カウンタなどで構成され、上記回路131からの水平同期
情報Ｈによって計数開始され、該回路120′からの読取
りクロックCP₁′が計数され、その計数値に対応するア
ドレス信号が出力されて、上記メモリ102の読取りアド
レス信号として供給される。このアドレス信号は上記水
平同期情報Ｈによって水平走査周期毎に逐次更新され、
かつ、その水平同期情報Ｈを所定数（本実施例では54
8）計数したら、上記読取りアドレス信号の出力は一時
的に停止される。上記回路131からの垂直同期情報Ｖ′
によって上記一連の計数動作が再開始されて、以下、上
記同様の動作が繰返される。

従って、上記回路121′からの読取りアドレス信号によ
ってメモリ102から逐次読取られてD/A変換回路103にて
アナログ信号に変換されて出力される映像信号は、第８
図ｊに示すように、ラインの過不足なしにそのすべて
（すなわちフィールド当りライン番号１から548までの
全て）が時間連続した形態で得られる。このD/A変換回
路103からの出力（第８図のｊ）は、ブランキング信号
挿入回路105にて上記回路131からのブランキング信号BL
Kが挿入される。

また、前に述べたように、上記回路131からの基準信号R
EF30はディスクサーボ回路９に再生時のサーボ基準信号
として供給され、該回路９により、前記第１図で述べた
とまったく同様のサーボ制御が行われ、上記基準信号RE
F30と上記回路８からのヘッド切換信号の両者が互いに
位相同期するように、更に具体的には、第８図に示すよ
うに、基準信号REF30（第８図のｈ）とヘッド切換信号
（第８図のｂ）との位相差時間がτ_１となるように、デ
ィスクモータ６が回転制御される。

なお、キャプスタンモータ20はキャプスタンサーボ回路
21′により回転制御されるが、このキャプスタンサーボ
回路は、テープ１とヘッド4a及び4bの相対的な位置を制
御して信号を正しく再生するためのトラッキング制御系
などで構成され、従来より公知のものが用いられる。

以上のサーボ制御により、上記メモリ102への書込み動
作が読み取り動作より時間先行するように制御される。
このため、メモリ102に書込まれた映像信号は欠落なく
そのすべてが変動のない安定した時間軸で正しく読み取
られ、また上記したように記録時に削除されたブランキ
ングと同期情報は上記回路105にて読取りと同じ安定し
た時間軸の上記ブランキング信号BLKによって補われ
る。

従って、端子400からは再生映像信号（第８図のａ）の
スキューと時間軸変動が除去され、かつ原映像信号を忠
実に復元した安定な映像信号が出力される。

上記の実施例は、式（１）〜（４）に従って、高品位TV
信号を４つのセグメントに分割して記録する場合につき
示したものであるが、本発明はもちろん上記実施例にと
どまることなく適用することができる。

第11図は、高品位TV信号の１フィールド期間の信号を３
つのセグメントに分割し、さらに各セグメントの信号を
２つのチャンネルに分割し、各チャンネル毎に独立した
ヘッドで記録する２チャンネル分割・３セグメント記録
方式において本発明を適用した場合のトラックパターン
を示す図である。第11図において、T_a1,T_b1,T_a2,T_b2,…
は各トラックを示しており、ａの添字の付されたトラッ
クはチャンネルＡの,bの添字の付されたトラックはチャ
ンネルＢの各信号が記録されているトラックである。

本実施例においては、上記のように、１フィールドは３
セグメントに分割され、さらに各セグメントの信号が２
チャンネルに分割されて記録されることから、１フィー
ルドの映像信号は６本のトラックにわたって記録されて
おり、さらに１フレームの映像信号は合計12本のトラッ
クにわたって記録される。

第11図のトラックパターンにおいて、上記第１図と同様
の構成の映像信号記録装置によって形成される図中の斜
線部は冗長期間を示す。また、第３図に示したトラック
パターンと同様に各トラックの先頭２ラインにはＶ信号
が記録されており、Ｖ信号にひきつづき映像信号が図の
数字で示されるライン番号の順序に従って記録される。
各トラックに記録されるライン数は、89乃至90ラインで
あって、トラックT_a3,T_b3においてはＶ信号にひきつづ
き、チャネル間の伝送特性のバラつきを補正するための
基準として用いるランプ信号（Ramp）が各１ラインだけ
記録されている。この結果、トラックT_a1からT_b3の６本
のトラックには１フィールド、562.5ラインのうち518ラ
インが記録され、トラックT_a4からT_b6の６本のトラック
には次の１フィールド、562.5ラインのうち、同じく518
ラインが記録される。

第12図は、上記第11図のトラックパターンで示される信
号を再生した場合のセグメント番号の検出方法を示す波
形図であり、セグメント番号検出回路は第９図に示した
回路に準ずる。第12図において、テープ走行を制御する
為のコントロール信号CTL30、及び再生時のヘッド切換
タイミングを与えるヘッド切換時間は、各々サーボ基準
信号REF30と位相同期するように制御され、それぞれ第1
2図に示すタイミングの如く生成される。次に、サーボ
基準信号REF30は、ヘッド切換信号SW90のエッジ部を検
出した信号（エッジ検出信号Ｅ・SW90）により同期化さ
れて、Ｄ・REF31が得られる。Ｄ・REF31はさらに上記Ｅ
・SW90によって遅延されてＤ・REF32が得られる。一
方、再生Ｖ信号は、第12図に示されたように各トラック
の先頭部分で得られるので、上記Ｖ信号が得られた時点
で上記した３つの信号、即ちSW90,D・REF31,D・REF32か
ら３ビットの信号を得、その時点でのセグメント番号を
識別することが可能となる。第12図の場合、例えばセグ
メント番号１では、SW90は“H"レベル,DREF31は“H"レ
ベル,DREF32“L"レベルとなっており、上記の３ビット
パターンからセグメント番号を１と判定することが可能
である。

上記の如く、各トラックの先頭には全く同一形式のＶ信
号が記録されている場合でも、本発明によればセグメン
ト信号を判定することが可能であり、また従来の如く、
１フィールドに１回だけ記録されている垂直同期信号と
異なり、セグメント記録においても各トラックに再生時
の信号処理の基準となるＶ信号が記録されているので、
セグメント毎に独立した信号処理も可能となり、再生信
号処理の信頼性を大巾に向上させることが可能となる。

また、以上述べた実施例においては、記録する映像信号
として１フレームの水平走査線数が、1125本の高品位TV
信号の場合を示したが、本発明はこれに限るものではな
く、現行の他のテレビ方式、即ちNTSC,PAL,SECAMの各方
式についても適用できることは自明であり、同様の効果
を得ることができる。

〔発明の効果〕

以上述べたように、本発明によれば、再生時には各セグ
メントの先頭で、再生信号処理の基準となる信号（Ｖ信
号）が確実に再生されるようになり、各セグメントの信
号処理をほぼ独立して行なうことができるので、再生信
号中のドロップアウトやドロップインなどの外乱に対し
ても強い高信頼度の映像信号記録および再生装置を提供
することができる。また、各セグメントの先頭に記録さ
れている同一形式のＶ信号によっても、再生時に付随的
に生成される信号の極性を判別することによって、再生
中のトラックに対応するセグメントを識別することが可
能となり、適確な再生信号処理を実行することができる
という効果がある。

【図面の簡単な説明】第１図は本発明に係わる映像信号の記録装置の一実施例
を示すブロック図、第２図はその各部波形図、第３図は
そのテープパターン図、第４図は本発明に係わる読取り
クロック生成回路の一実施例を示すブロック図、第５図
は本発明に係わる読取りアドレス制御回路の一実施例を
示すブロック図、第６図は記録映像信号の具体的波形
図、第７図は本発明に係わる映像信号の再生装置の一実
施例を示すブロック図、第８図はその各部波形図、第９
図はセグメント番号検出回路の一構成図、第10図はその
各部波形図、第11図は他の実施例におけるテープパター
ン図、第12図は、他の実施例における動作を説明する波
形図。 100a,100b……時間軸変換装置,101……A/D変換回路,102
……メモリ,103……D/A変換回路,104,105……ブランキ
ング信号挿入回路,110,110′……書込みクロック発生回
路,111,111′……書込みアドレス制御回路,120,120′…
…読取りクロック生成回路,121…121′……読取りアド
レス制御回路,150……セグメント番号検出回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者細川恭一神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者中一隆神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (56)参考文献特開昭61−177084（ＪＰ，Ａ) 特開昭61−29283（ＪＰ，Ａ) 特開昭61−177083（ＪＰ，Ａ) 特開昭63−110882（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】Ｎ個の水平走査線より成る一垂直走査期間
の映像信号をｎ（ｎは２以上の整数）個のセグメントに
分割する手段と、上記各セグメントに分割された信号をさらにｍ（ｍは１
以上の整数）個のチャンネルに分割する手段と、上記各チャンネル毎に少なくとも２個のヘッドが対応
し、合計して少なくとも2m個のヘッドとを具備し、磁気
テープ上に１回のヘッド走査でｍ本のトラックを記録
し、もって上記一垂直走査期間の映像信号をｎ回のヘッ
ド走査により、合成ｍ・ｎ本のトラックに分割記録する
ようになしたヘリカルスキャン方式回転ヘッド型の映像
信号記録再生装置において、上記各チャンネルに対応した少なくとも２個のヘッド
が、上記磁気テープに同時に対接するオーバーラップ領
域を有し、上記の一垂直走査期間の映像信号を１ブロッ
ク当たり〔N/（ｍ・ｎ）〕（但し、〔N/（ｍ・ｎ）〕は
N/（ｍ・ｎ）を越えない最大の整数）個以内の水平走査
線数に相当する映像信号を含む様にｍ・ｎ個のブロック
に分割する手段と、上記ｍ・ｎ個のブロックを上記ｍ・ｎ本のトラックに順
次記録するに際して、上記ｍ・ｎ個のブロック内の映像
信号を、その水平走査期間の映像信号を単位として逐次
時間軸変換し、持って核ブロック間に所定長の冗長期間
を生成するための時間軸変換手段と、上記時間軸変換手段により生成された冗長期間の後半の
期間において、各チャンネルもしくは各トラック毎に同
一の信号形式を有する負極性の同期信号を１乃至複数の
水平走査期間に割り当てて記録する手段と、上記時間軸変換手段より出力される映像信号を各ブロッ
ク毎に上記負極性同期信号に継続して記録する手段とを
有し、上記冗長期間のうち、上記負極性同期信号の記録
される期間を除く、少なくとも前半の期間を、上記オー
バーラップ領域内に記録するようにしたことを特徴とす
る映像信号記録再生装置。
【請求項２】上記負極性同期信号の生成手段は、水平走
査期間の所定位置に所定周波数のバースト信号を多重す
る手段を含み、そのバースト信号の期間を除く残りの水
平走査期間で映像信号の黒レベルよりも低レベルの負極
性信号を生成するようにしたことを特徴とする特許請求
の範囲第１項記載の映像信号記録再生装置。
【請求項３】Ｎ個の水平走査線より成る一垂直走査期間
の映像信号をｎ（ｎは２以上の整数）個のセグメントに
分割する手段と、上記各セグメントに分割された信号をさらにｍ（ｍは１
以上の整数）個のチャンネルに分割する手段と、上記各チャンネル毎に少なくとも２個のヘッドが対応
し、合計して少なくとも2m個のヘッドとを具備し、磁気
テープ上に１回のヘッド走査でｍ本のトラックを記録
し、もって上記一垂直走査期間の映像信号をｎ回のヘッ
ド走査により、合計ｍ・ｎ本のトラックに分割記録する
ようになしたヘリカルスキャン方式回転ヘッド型の映像
信号記録再性装置において、上記各チャンネルに対応した少なくとも２個のヘッド
が、上記磁気テープに同時に対接するオーバーラップ領
域を有し、上記の一垂直走査期間の映像信号を１ブロッ
ク当たり〔N/（ｍ・ｎ）〕（但し、〔N/（ｍ・ｎ）〕は
N/（ｍ・ｎ）を越えない最大の整数）個以内の水平走査
線数に相当する映像信号を含む様にｍ・ｎ個のブロック
に分割する手段と、上記ｍ・ｎ個のブロックを上記ｍ・ｎ本のトラックに順
次記録するに際して、上記ｍ・ｎ個のブロック内の映像
信号を、その水平走査期間の映像信号を単位として逐次
時間軸変換し、持って核ブロック間に所定長の冗長期間
を生成するための時間軸変換手段と、上記時間軸変換手段により生成された冗長期間の後半の
期間において、各チャンネルもしくは各トラック毎に同
一の信号形式を有する負極性の同期信号を１乃至複数の
水平走査期間に割り当てて記録する手段と、上記時間軸変換手段より出力される映像信号を各ブロッ
ク毎に上記負極性同期信号に継続して記録する手段と、上記冗長期間の前半を、上記オーバーラップ領域内に記
録するようになし、再生時には、再生信号中より上記の負極性同期信号を検
出する手段と、ヘッド回転位相の基準を与えるフレーム周期の位相基準
信号を生成する手段と、ヘッド回転位相に応じて生成されるヘッド切換信号生成
手段と、上記検出手段により検出された負極性同期信号と、上記
位相基準信号と、上記ヘッド切換信号の３つの信号を入
力として、一垂直走査期間内のセグメントの順序を識別
する手段とを具備して成ることを特徴とする映像信号記
録再生装置。
【請求項４】上記のセグメントの順序を識別する手段
が、ヘッド切換信号を入力として、そのエッジ位置を検
出するエッジ検出手段と、上記エッジ検出手段より出力
される信号を用いて、上記位相基準信号遅延する手段と
を備え、上記ヘッド切換信号と、上記遅延手段より出力
される信号の極性から、上記セグメントの順序を識別す
るようになしたことを特徴とする特許請求の範囲第３項
記載の映像信号記録再生装置。