JPH0758247A - 半導体パッケージ - Google Patents
半導体パッケージInfo
- Publication number
- JPH0758247A JPH0758247A JP19972893A JP19972893A JPH0758247A JP H0758247 A JPH0758247 A JP H0758247A JP 19972893 A JP19972893 A JP 19972893A JP 19972893 A JP19972893 A JP 19972893A JP H0758247 A JPH0758247 A JP H0758247A
- Authority
- JP
- Japan
- Prior art keywords
- package body
- leads
- circuit board
- printed circuit
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 基板が反ったりパッケージ本体に外力が加わ
った場合にも、リードに過大なストレスが掛からないよ
うにした半導体パッケージを提供する。 【構成】 ＱＦＰ１のパッケージ本体２のプリント基板
４側の四隅には、それぞれ略Ｌ字形状の脚部６が形成さ
れている。そして、パッド５へのリード３の半田接合
は、これら脚部６の底面がプリント基板４に当接した状
態で行われる。 【作用】 プリント基板４が反ったりパッケージ本体２
が押下げられても、脚部６がプリント基板４に当接して
いるため、四隅付近におけるパッケージ本体２とプリン
ト基板４との相対距離は小さくならない。したがって、
リード３には捩じれ応力等が殆ど作用せず、リード３の
パッド５からの剥がれや半田接合部の強度低下の他、リ
ード３の折損も起こらなくなる。
った場合にも、リードに過大なストレスが掛からないよ
うにした半導体パッケージを提供する。 【構成】 ＱＦＰ１のパッケージ本体２のプリント基板
４側の四隅には、それぞれ略Ｌ字形状の脚部６が形成さ
れている。そして、パッド５へのリード３の半田接合
は、これら脚部６の底面がプリント基板４に当接した状
態で行われる。 【作用】 プリント基板４が反ったりパッケージ本体２
が押下げられても、脚部６がプリント基板４に当接して
いるため、四隅付近におけるパッケージ本体２とプリン
ト基板４との相対距離は小さくならない。したがって、
リード３には捩じれ応力等が殆ど作用せず、リード３の
パッド５からの剥がれや半田接合部の強度低下の他、リ
ード３の折損も起こらなくなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体パッケージに係
り、特に基板が反ったりパッケージ本体が押下げられた
場合等における、基板のパッドからのリードの剥がれや
リードの折損等を防止したものに関する。
り、特に基板が反ったりパッケージ本体が押下げられた
場合等における、基板のパッドからのリードの剥がれや
リードの折損等を防止したものに関する。
【０００２】
【従来の技術】近年、半導体の実装には、旧来のＳＯＰ
（Small Outline Package ）の他、超多ピンに対応でき
るＱＦＰ（Quad Flat Package ）やＰＧＡ（Pin Grid A
rray）等の半導体パッケージが広範に用いられている。
（Small Outline Package ）の他、超多ピンに対応でき
るＱＦＰ（Quad Flat Package ）やＰＧＡ（Pin Grid A
rray）等の半導体パッケージが広範に用いられている。
【０００３】図１１に示したように、ＱＦＰやＰＧＡ等
（以下、ＱＦＰで代表させる）１は、セラミックや合成
樹脂等からなるパッケージ本体２の四辺に薄い銅合金板
等からなる多数本のリード（ピン）３を配設したもので
ある。ＱＦＰ１の実装においては、パッケージ本体２を
プリント基板４上に載置してリード３をパッド５に当接
させ、赤外線やレーザ光線を用いたリフロー法等により
半田接合を行う。実装後には、パッケージ本体２はプリ
ント基板４の上方に浮いた状態となり、リード３により
支えられる。
（以下、ＱＦＰで代表させる）１は、セラミックや合成
樹脂等からなるパッケージ本体２の四辺に薄い銅合金板
等からなる多数本のリード（ピン）３を配設したもので
ある。ＱＦＰ１の実装においては、パッケージ本体２を
プリント基板４上に載置してリード３をパッド５に当接
させ、赤外線やレーザ光線を用いたリフロー法等により
半田接合を行う。実装後には、パッケージ本体２はプリ
ント基板４の上方に浮いた状態となり、リード３により
支えられる。
【０００４】
【発明が解決しようとする課題】周知のように、パッケ
ージ本体２の四辺に多数本のリード３を配設したＱＦＰ
１では、リード３のピッチ間隔は極めて短い。したがっ
て、リード３もこれに応じて幅の狭いものを用いざるを
得ず、半田接合の面積も小さくなる。一方、熱や外力等
により、プリント基板３に図１２に示したような反りや
捩じれが生じた場合、リード３には大きなストレスが作
用する。特に、パッケージ本体２の四隅付近（図１２中
にａで示す）では、パッケージ本体２とプリント基板４
との相対角度が大きくなると共にその距離も小さくな
り、リード３には捩じり応力が強く作用する。その結
果、図１３に示したように、リード３がプリント基板４
のパッド５から剥がれたり、半田接合部の強度が低下す
る虞があった。また、図１４に示したように、パッケー
ジ本体２に押下力が加わって基板４の表面に当接した場
合、図１５に示したように、リード３に過大な応力が掛
り折損する虞があった。
ージ本体２の四辺に多数本のリード３を配設したＱＦＰ
１では、リード３のピッチ間隔は極めて短い。したがっ
て、リード３もこれに応じて幅の狭いものを用いざるを
得ず、半田接合の面積も小さくなる。一方、熱や外力等
により、プリント基板３に図１２に示したような反りや
捩じれが生じた場合、リード３には大きなストレスが作
用する。特に、パッケージ本体２の四隅付近（図１２中
にａで示す）では、パッケージ本体２とプリント基板４
との相対角度が大きくなると共にその距離も小さくな
り、リード３には捩じり応力が強く作用する。その結
果、図１３に示したように、リード３がプリント基板４
のパッド５から剥がれたり、半田接合部の強度が低下す
る虞があった。また、図１４に示したように、パッケー
ジ本体２に押下力が加わって基板４の表面に当接した場
合、図１５に示したように、リード３に過大な応力が掛
り折損する虞があった。
【０００５】そこで、本発明は、上記従来技術が有する
問題点を解消し、基板が反ったりパッケージ本体に押下
力が加わった場合にも、リードに過大なストレスが掛か
らないようにした半導体パッケージを提供することを目
的とする。
問題点を解消し、基板が反ったりパッケージ本体に押下
力が加わった場合にも、リードに過大なストレスが掛か
らないようにした半導体パッケージを提供することを目
的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の半導体パッケージは、パッケージ本
体の周囲に基板のパッドに接続される多数本のリードを
配設してなる半導体パッケージであって、前記パッケー
ジ本体の基板側の面の四隅に基板に当接する脚部を突設
したことを特徴とする。
に、本発明の第１の半導体パッケージは、パッケージ本
体の周囲に基板のパッドに接続される多数本のリードを
配設してなる半導体パッケージであって、前記パッケー
ジ本体の基板側の面の四隅に基板に当接する脚部を突設
したことを特徴とする。
【０００７】また、本発明の第２の半導体パッケージ
は、パッケージ本体の周囲に基板のパッドに接続される
多数本のリードを配設してなる半導体パッケージであっ
て、前記パッケージ本体の基板側の面の四隅に基板と所
定の間隙をもって対峙する突起を形成したことを特徴と
する。
は、パッケージ本体の周囲に基板のパッドに接続される
多数本のリードを配設してなる半導体パッケージであっ
て、前記パッケージ本体の基板側の面の四隅に基板と所
定の間隙をもって対峙する突起を形成したことを特徴と
する。
【０００８】更に、本発明の第３の半導体パッケージ
は、パッケージ本体の周囲に基板のパッドに接続される
多数本のリードを配設してなる半導体パッケージであっ
て、前記パッケージ本体の四隅に前記パッドに接続され
る補強用リードを形成したことを特徴とする。
は、パッケージ本体の周囲に基板のパッドに接続される
多数本のリードを配設してなる半導体パッケージであっ
て、前記パッケージ本体の四隅に前記パッドに接続され
る補強用リードを形成したことを特徴とする。
【０００９】
【作用】本発明の半導体パッケージによれば、基板に反
りや捩じれが生じた場合、パッケージ本体の四隅に形成
された突起や補強用リードにより、基板とパッケージ本
体との相対距離の変動が小さくなる。その結果、四隅付
近のリードに作用する捩じり応力が小さくなり、リード
のパッドからの剥がれや半田接合部の強度低下が防止さ
れる。また、パッケージ本体に下向に押下力が加わった
場合にも、突起や補強用リードによりパッケージ本体の
移動が防止あるいは軽減される。
りや捩じれが生じた場合、パッケージ本体の四隅に形成
された突起や補強用リードにより、基板とパッケージ本
体との相対距離の変動が小さくなる。その結果、四隅付
近のリードに作用する捩じり応力が小さくなり、リード
のパッドからの剥がれや半田接合部の強度低下が防止さ
れる。また、パッケージ本体に下向に押下力が加わった
場合にも、突起や補強用リードによりパッケージ本体の
移動が防止あるいは軽減される。
【００１０】
【実施例】以下、本発明による半導体パッケージの実施
例について、添付の図面を参照して説明する。尚、実施
例の説明にあたっては前述した従来装置と同一の部材に
は同一の符号を付し、重複する説明を省略する。図１お
よび図２には、第１実施例のＱＦＰを示してある。これ
らの図に示したように、本実施例のＱＦＰ１では、パッ
ケージ本体２のプリント基板４側の四隅に、それぞれ略
Ｌ字形状の脚部６が形成されている。そして、パッド５
へのリード３の半田接合は、これら脚部６の底面がプリ
ント基板４に当接した状態で行われる。
例について、添付の図面を参照して説明する。尚、実施
例の説明にあたっては前述した従来装置と同一の部材に
は同一の符号を付し、重複する説明を省略する。図１お
よび図２には、第１実施例のＱＦＰを示してある。これ
らの図に示したように、本実施例のＱＦＰ１では、パッ
ケージ本体２のプリント基板４側の四隅に、それぞれ略
Ｌ字形状の脚部６が形成されている。そして、パッド５
へのリード３の半田接合は、これら脚部６の底面がプリ
ント基板４に当接した状態で行われる。
【００１１】本実施例においては、プリント基板４が反
っても、脚部６がプリント基板４に当接しているため、
図３に示したように、四隅付近におけるパッケージ本体
２とプリント基板４との相対距離は小さくならず、逆に
若干大きくなる。したがって、リード３には捩じれ応力
は殆ど作用せず、リード３がプリント基板４のパッド５
から剥がれたり、半田接合部の強度が低下することがな
くなった。また、パッケージ本体２に押下げる力が加わ
っても、脚部６が当接しているため、プリント基板４と
の相対距離は変わらず、リード３の折損等は生じない。
尚、本実施例では脚部６はプリント基板４に単に当接し
ているだけであるが、接着剤等により固着させるように
してもよい。
っても、脚部６がプリント基板４に当接しているため、
図３に示したように、四隅付近におけるパッケージ本体
２とプリント基板４との相対距離は小さくならず、逆に
若干大きくなる。したがって、リード３には捩じれ応力
は殆ど作用せず、リード３がプリント基板４のパッド５
から剥がれたり、半田接合部の強度が低下することがな
くなった。また、パッケージ本体２に押下げる力が加わ
っても、脚部６が当接しているため、プリント基板４と
の相対距離は変わらず、リード３の折損等は生じない。
尚、本実施例では脚部６はプリント基板４に単に当接し
ているだけであるが、接着剤等により固着させるように
してもよい。
【００１２】図４および図５には、第２実施例のＱＦＰ
を示してある。これらの図に示したように、本実施例の
ＱＦＰ１では、パッケージ本体２のプリント基板４側の
四隅に、それぞれ矩形の突起７が形成されている。そし
て、のパッド５へのリード３の半田接合は、これら突起
７の底面がプリント基板４から若干浮いた状態で行われ
る。
を示してある。これらの図に示したように、本実施例の
ＱＦＰ１では、パッケージ本体２のプリント基板４側の
四隅に、それぞれ矩形の突起７が形成されている。そし
て、のパッド５へのリード３の半田接合は、これら突起
７の底面がプリント基板４から若干浮いた状態で行われ
る。
【００１３】本実施例においてプリント基板４が反る
と、所定の反り量で突起７がプリント基板４に当接す
る。そのため、図６に示したように、四隅付近における
パッケージ本体２とプリント基板４との相対距離はあま
り小さくならない。したがって、第１実施例と同様にリ
ード３には捩じれ応力は殆ど作用せず、リード３がプリ
ント基板４のパッド５から剥がれたり、半田接合部の強
度が低下することがなくなった。また、パッケージ本体
２に押下げる力が加わっても、図７に示したように、突
起７がプリント基板４の表面に当接した時点でパッケー
ジ本体２は下降しなくなり、リード３の折損が防止され
る。
と、所定の反り量で突起７がプリント基板４に当接す
る。そのため、図６に示したように、四隅付近における
パッケージ本体２とプリント基板４との相対距離はあま
り小さくならない。したがって、第１実施例と同様にリ
ード３には捩じれ応力は殆ど作用せず、リード３がプリ
ント基板４のパッド５から剥がれたり、半田接合部の強
度が低下することがなくなった。また、パッケージ本体
２に押下げる力が加わっても、図７に示したように、突
起７がプリント基板４の表面に当接した時点でパッケー
ジ本体２は下降しなくなり、リード３の折損が防止され
る。
【００１４】図８および図９には第３実施例のＱＦＰを
示してある。これらの図に示したように、本実施例のＱ
ＦＰ１では、パッケージ本体２のプリント基板４側の四
隅にそれぞれ補強用リード８が形成されている。補強用
リード８は、他のリード３より断面が数倍大きく、強度
および剛性が非常に高くなっている。そして、パッド５
へのリード３の半田接合と同時に、これら補強用リード
８もグランド端子９に半田接合される。
示してある。これらの図に示したように、本実施例のＱ
ＦＰ１では、パッケージ本体２のプリント基板４側の四
隅にそれぞれ補強用リード８が形成されている。補強用
リード８は、他のリード３より断面が数倍大きく、強度
および剛性が非常に高くなっている。そして、パッド５
へのリード３の半田接合と同時に、これら補強用リード
８もグランド端子９に半田接合される。
【００１５】本実施例においては、プリント基板４が反
った場合、補強用リード８は、その強度および剛性が他
のリード３に比べて遥かに高いため、変形量が極めて少
ない。そのため、図１０に示したように、四隅付近にお
けるパッケージ本体２とプリント基板４との相対距離は
あまり小さくならない。したがって、上記実施例と同様
にリード３には捩じれ応力は殆ど作用せず、リード３が
プリント基板４のパッド５から剥がれたり、半田接合部
の強度が低下することがなくなった。また、パッケージ
本体２に押下力が加わっても、補強用リード８がその押
下力に抗するため、第２実施例と同様にパッケージ本体
２の下降量が少なくなり、リード３の折損が防止され
る。更に、補強用リード８がグランド端子９に接合され
ることにより、グランドパターンの強化も可能となっ
た。
った場合、補強用リード８は、その強度および剛性が他
のリード３に比べて遥かに高いため、変形量が極めて少
ない。そのため、図１０に示したように、四隅付近にお
けるパッケージ本体２とプリント基板４との相対距離は
あまり小さくならない。したがって、上記実施例と同様
にリード３には捩じれ応力は殆ど作用せず、リード３が
プリント基板４のパッド５から剥がれたり、半田接合部
の強度が低下することがなくなった。また、パッケージ
本体２に押下力が加わっても、補強用リード８がその押
下力に抗するため、第２実施例と同様にパッケージ本体
２の下降量が少なくなり、リード３の折損が防止され
る。更に、補強用リード８がグランド端子９に接合され
ることにより、グランドパターンの強化も可能となっ
た。
【００１６】以上で具体的実施例の説明を終えるが、本
発明の態様はこれらの実施例に限られるものではなく、
例えばＰＧＡやＳＯＰ等の半導体パッケージに本発明を
適用してもよい。また、第２実施例ではパッケージ本体
の四隅に矩形の突起を形成したが、パッケージ本体の大
きさやリードの長さ等に応じ、中央よりに形成してもよ
いし、突起の形状を円形等にしてもよい。
発明の態様はこれらの実施例に限られるものではなく、
例えばＰＧＡやＳＯＰ等の半導体パッケージに本発明を
適用してもよい。また、第２実施例ではパッケージ本体
の四隅に矩形の突起を形成したが、パッケージ本体の大
きさやリードの長さ等に応じ、中央よりに形成してもよ
いし、突起の形状を円形等にしてもよい。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
の半導体パッケージによれば、パッケージ本体の四隅に
基板に当接する突起やグランド端子に接合される補強用
リードを形成し、基板の反りやパッケージ本体が押下げ
られた際の基板とパッケージ本体との相対距離の変動が
小さくなるようにしたため、四隅付近のリードに作用す
る捩じり応力が小さくなり、リードのパッドからの剥が
れ、半田接合部の強度低下およびリードの折損が防止さ
れる。また、補強用リードをグランド端子に接合したも
のにあっては、グランドパターンの強化も実現される。
の半導体パッケージによれば、パッケージ本体の四隅に
基板に当接する突起やグランド端子に接合される補強用
リードを形成し、基板の反りやパッケージ本体が押下げ
られた際の基板とパッケージ本体との相対距離の変動が
小さくなるようにしたため、四隅付近のリードに作用す
る捩じり応力が小さくなり、リードのパッドからの剥が
れ、半田接合部の強度低下およびリードの折損が防止さ
れる。また、補強用リードをグランド端子に接合したも
のにあっては、グランドパターンの強化も実現される。
【図１】本発明に係る半導体パッケージの第１実施例を
示した斜視図。
示した斜視図。
【図２】同側面図。
【図３】プリント基板が反った際の、第１実施例の状態
を示した要部拡大図。
を示した要部拡大図。
【図４】本発明に係る半導体パッケージの第２実施例を
示した斜視図。
示した斜視図。
【図５】同側面図。
【図６】プリント基板が反った際の、第２実施例の状態
を示した要部拡大図。
を示した要部拡大図。
【図７】パッケージ本体が押下げられた際の、第２実施
例の状態を示した要部拡大図。
例の状態を示した要部拡大図。
【図８】本発明に係る半導体パッケージの第３実施例を
示した斜視図。
示した斜視図。
【図９】同側面図。
【図１０】プリント基板が反った際の、第２実施例の状
態を示した要部拡大図。
態を示した要部拡大図。
【図１１】従来の半導体パッケージの一例を示した斜視
図。
図。
【図１２】プリント基板が反った際の、従来の半導体パ
ッケージの状態を示した側面図。
ッケージの状態を示した側面図。
【図１３】同拡大側面図。
【図１４】パッケージ本体が押下げられた際の、従来の
半導体パッケージの状態を示した側面図。
半導体パッケージの状態を示した側面図。
【図１５】同拡大側面図。
１ ＱＦＰ（半導体パッケージ） ２ パッケージ本体 ３ リード ４ プリント基板 ５ パッド ６ 脚部 ７ 突起 ８ 補強用リード ９ グランド端子
Claims (4)
- 【請求項１】パッケージ本体の周囲に基板のパッドに接
続される多数本のリードを配設してなる半導体パッケー
ジであって、前記パッケージ本体の基板側の面の四隅に
基板に当接する脚部を突設したことを特徴とする半導体
パッケージ。 - 【請求項２】パッケージ本体の周囲に基板のパッドに接
続される多数本のリードを配設してなる半導体パッケー
ジであって、前記パッケージ本体の基板側の面の四隅に
基板と所定の間隙をもって対峙する突起を形成したこと
を特徴とする半導体パッケージ。 - 【請求項３】パッケージ本体の周囲に基板のパッドに接
続される多数本のリードを配設してなる半導体パッケー
ジであって、前記パッケージ本体の四隅に前記パッドに
接続される補強用リードを形成したことを特徴とする半
導体パッケージ。 - 【請求項４】前記補強用リードが接続される前記パッド
はグランド端子であることを特徴とする請求項３記載の
半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19972893A JPH0758247A (ja) | 1993-08-11 | 1993-08-11 | 半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19972893A JPH0758247A (ja) | 1993-08-11 | 1993-08-11 | 半導体パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758247A true JPH0758247A (ja) | 1995-03-03 |
Family
ID=16412633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19972893A Pending JPH0758247A (ja) | 1993-08-11 | 1993-08-11 | 半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758247A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266650A (ja) * | 2007-07-20 | 2007-10-11 | Texas Instr Japan Ltd | 半導体装置 |
| US8139369B2 (en) | 2008-04-14 | 2012-03-20 | Lockheed Martin Corporation | Printed wiring board solder pad arrangement |
| CN104347570A (zh) * | 2013-07-26 | 2015-02-11 | 飞思卡尔半导体公司 | 无引线型半导体封装及其组装方法 |
-
1993
- 1993-08-11 JP JP19972893A patent/JPH0758247A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007266650A (ja) * | 2007-07-20 | 2007-10-11 | Texas Instr Japan Ltd | 半導体装置 |
| US8139369B2 (en) | 2008-04-14 | 2012-03-20 | Lockheed Martin Corporation | Printed wiring board solder pad arrangement |
| CN104347570A (zh) * | 2013-07-26 | 2015-02-11 | 飞思卡尔半导体公司 | 无引线型半导体封装及其组装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
| EP0704896A2 (en) | Tape automated bonding type semiconductor device | |
| JPH0553066B2 (ja) | ||
| JPH11233216A (ja) | テスト用ｉｃソケット | |
| KR100246333B1 (ko) | 비 지 에이 패키지 및 그 제조방법 | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JPH08139233A (ja) | モジュール部品 | |
| JP3430976B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0758247A (ja) | 半導体パッケージ | |
| EP0616367A1 (en) | Lead structure and lead connecting method for semiconductor device | |
| JP2000200798A (ja) | 半導体装置及びその実装基板 | |
| KR0157896B1 (ko) | 반도체 패키지 실장방법 | |
| JPH10321667A (ja) | 半導体装置 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2914577B2 (ja) | 表面実装電子デバイスの製造方法 | |
| JP2902020B2 (ja) | 半導体装置およびその実装方法 | |
| JP2609663B2 (ja) | テープキャリア | |
| JP2523209Y2 (ja) | 混成集積回路 | |
| KR100524480B1 (ko) | 테이프캐리어패키지 | |
| KR0123425B1 (ko) | 절단된 외부 리드를 갖는 반도체 패키지 및 그 실장방법 | |
| JP3161648B2 (ja) | 電子部品の半田付け方法 | |
| JPH07147376A (ja) | 半導体装置およびその製造に用いるリードフレームならびにその半導体装置を組み込んだ電子装置 | |
| JP2925376B2 (ja) | 回路基板 | |
| JP2005064274A (ja) | プリント回路板及びプリント回路板の製造方法 |