JPH0758329A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0758329A JPH0758329A JP5204384A JP20438493A JPH0758329A JP H0758329 A JPH0758329 A JP H0758329A JP 5204384 A JP5204384 A JP 5204384A JP 20438493 A JP20438493 A JP 20438493A JP H0758329 A JPH0758329 A JP H0758329A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- opening
- semiconductor device
- bump electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/281—Auxiliary members
- H10W72/283—Reinforcing structures, e.g. bump collars
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 バンプ電極間でリーク電流を発生しないよう
にして、半導体装置のＤＣ入力及び出力部にリーク電流
を流れ込まないようにすることができることを目的とす
る。 【構成】 導電性膜２上に該導電性膜２が露出された開
口部４ａを有する感光性ポリイミド絶縁膜４が少なくと
も形成され、該開口部４ａ内の該導電性膜２とコンタク
トするようにバンプ電極６が形成され、該バンプ電極６
間の該感光性ポリイミド絶縁膜４に該バンプ電極６同志
を分離する分離溝４ｂが形成されてなるように構成す
る。
にして、半導体装置のＤＣ入力及び出力部にリーク電流
を流れ込まないようにすることができることを目的とす
る。 【構成】 導電性膜２上に該導電性膜２が露出された開
口部４ａを有する感光性ポリイミド絶縁膜４が少なくと
も形成され、該開口部４ａ内の該導電性膜２とコンタク
トするようにバンプ電極６が形成され、該バンプ電極６
間の該感光性ポリイミド絶縁膜４に該バンプ電極６同志
を分離する分離溝４ｂが形成されてなるように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に係り、詳しくは、バンプ電極間に感光性ポリイ
ミド絶縁膜を有する半導体装置の製造方法に適用するこ
とができ、特に、バンプ電極間でリーク電流を発生しな
いようにして、半導体装置のＤＣ入力及び出力部にリー
ク電流を流れ込まないようにすることができる半導体装
置及びその製造方法に関する。
造方法に係り、詳しくは、バンプ電極間に感光性ポリイ
ミド絶縁膜を有する半導体装置の製造方法に適用するこ
とができ、特に、バンプ電極間でリーク電流を発生しな
いようにして、半導体装置のＤＣ入力及び出力部にリー
ク電流を流れ込まないようにすることができる半導体装
置及びその製造方法に関する。
【０００２】
【従来の技術】図４は従来の半導体装置の構造を示す断
面図である。この図４に示す如く、従来は、まず、スパ
ッタ法及びＲＩＥ等により基板51上にＡｌ等の薄膜電極
52を形成し、ＣＶＤ法及びＲＩＥ等により基板51及び薄
膜電極52上に薄膜電極52が露出された開口部53ａを有す
るＳｉＯ2 等の絶縁膜53を形成し、スピンコート法及び
ウェットエッチング等により薄膜電極52上に開口部53ａ
を介してこの薄膜電極52が露出された開口部54ａを有す
る感光性ポリイミド絶縁膜54を形成した後、スパッタ法
及びＲＩＥ等により開口部54ａ、53ａ内にＴｉ／Ｐｄ等
のバリアメタル膜55を形成し、バリアメタル膜55上に半
田バンプ電極56を形成していた。なお、開口部54ａ，53
ａ内のＡｌ薄膜電極52上には大気に曝されて自然酸化膜
が生じるため、この自然酸化膜を除去するために高周波
エッチング処理を行っていた。
面図である。この図４に示す如く、従来は、まず、スパ
ッタ法及びＲＩＥ等により基板51上にＡｌ等の薄膜電極
52を形成し、ＣＶＤ法及びＲＩＥ等により基板51及び薄
膜電極52上に薄膜電極52が露出された開口部53ａを有す
るＳｉＯ2 等の絶縁膜53を形成し、スピンコート法及び
ウェットエッチング等により薄膜電極52上に開口部53ａ
を介してこの薄膜電極52が露出された開口部54ａを有す
る感光性ポリイミド絶縁膜54を形成した後、スパッタ法
及びＲＩＥ等により開口部54ａ、53ａ内にＴｉ／Ｐｄ等
のバリアメタル膜55を形成し、バリアメタル膜55上に半
田バンプ電極56を形成していた。なお、開口部54ａ，53
ａ内のＡｌ薄膜電極52上には大気に曝されて自然酸化膜
が生じるため、この自然酸化膜を除去するために高周波
エッチング処理を行っていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記し
た従来の半導体装置の製造方法では、開口部54ａ，53ａ
内の薄膜電極52上に生じた自然酸化膜を除去するために
高周波エッチング処理していたため、高周波エッチング
により感光性ポリイミド絶縁膜54表面上がグラファイト
化して導電性を有してしまい、この感光性ポリイミド絶
縁膜54表面に接触するバンプ電極56間に電位差がある場
合には、バンプ電極56間でリーク電流が発生し易かっ
た。このため、半導体装置のＤＣ入力及び出力部にリー
ク電流が流れ込んでしまい、半導体装置及びそれに接続
する周辺装置で誤動作を生じ易いという問題があった。
た従来の半導体装置の製造方法では、開口部54ａ，53ａ
内の薄膜電極52上に生じた自然酸化膜を除去するために
高周波エッチング処理していたため、高周波エッチング
により感光性ポリイミド絶縁膜54表面上がグラファイト
化して導電性を有してしまい、この感光性ポリイミド絶
縁膜54表面に接触するバンプ電極56間に電位差がある場
合には、バンプ電極56間でリーク電流が発生し易かっ
た。このため、半導体装置のＤＣ入力及び出力部にリー
ク電流が流れ込んでしまい、半導体装置及びそれに接続
する周辺装置で誤動作を生じ易いという問題があった。
【０００４】そこで本発明は、バンプ電極間でリーク電
流を発生しないようにして、半導体装置のＤＣ入力及び
出力部にリーク電流を流れ込まないようにすることがで
き、半導体装置及びそれに接続する周辺装置の誤動作を
生じ難くすることができる半導体装置及びその製造方法
を提供することを目的としている。
流を発生しないようにして、半導体装置のＤＣ入力及び
出力部にリーク電流を流れ込まないようにすることがで
き、半導体装置及びそれに接続する周辺装置の誤動作を
生じ難くすることができる半導体装置及びその製造方法
を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明による半導体装置
は上記目的達成のため、導電性膜上に該導電性膜が露出
された開口部を有する感光性ポリイミド絶縁膜が少なく
とも形成され、該開口部内の該導電性膜とコンタクトす
るようにバンプ電極が形成され、該バンプ電極間の該感
光性ポリイミド絶縁膜に該バンプ電極同志を分離する分
離溝が形成されてなることを特徴とするものである。
は上記目的達成のため、導電性膜上に該導電性膜が露出
された開口部を有する感光性ポリイミド絶縁膜が少なく
とも形成され、該開口部内の該導電性膜とコンタクトす
るようにバンプ電極が形成され、該バンプ電極間の該感
光性ポリイミド絶縁膜に該バンプ電極同志を分離する分
離溝が形成されてなることを特徴とするものである。
【０００６】本発明においては、前記分離溝底部に高周
波エッチング時にグラファイト化し難い無機絶縁膜が露
出されてなる場合に好ましく適用させることができる。
本発明による半導体装置の製造方法は上記目的達成のた
め、導電性膜を覆うように少なくとも感光性ポリイミド
絶縁膜を形成する工程と、次いで、該感光性ポリイミド
膜をエッチングして該導電性膜が露出される開口部を形
成するとともに、バンプ電極同志を分離する分離溝を形
成する工程と、次いで、該開口部内の該導電性膜を高周
波エッチング処理する工程と、次いで、該開口部内の該
導電性膜とコンタクトするように少なくともバンプ電極
を形成する工程とを含むことを特徴とするものである。
波エッチング時にグラファイト化し難い無機絶縁膜が露
出されてなる場合に好ましく適用させることができる。
本発明による半導体装置の製造方法は上記目的達成のた
め、導電性膜を覆うように少なくとも感光性ポリイミド
絶縁膜を形成する工程と、次いで、該感光性ポリイミド
膜をエッチングして該導電性膜が露出される開口部を形
成するとともに、バンプ電極同志を分離する分離溝を形
成する工程と、次いで、該開口部内の該導電性膜を高周
波エッチング処理する工程と、次いで、該開口部内の該
導電性膜とコンタクトするように少なくともバンプ電極
を形成する工程とを含むことを特徴とするものである。
【０００７】
【作用】本発明では、後述する実施例の図１〜３に示す
如く、感光性ポリイミド絶縁膜４に開口部３ａを介して
薄膜電極２が露出された開口部４ａを形成するととも
に、バンプ電極６間にバンプ電極６同志を分離するため
の底部にＳｉＯ2 絶縁膜３が露出された分離溝４ｂを形
成し構成する。
如く、感光性ポリイミド絶縁膜４に開口部３ａを介して
薄膜電極２が露出された開口部４ａを形成するととも
に、バンプ電極６間にバンプ電極６同志を分離するため
の底部にＳｉＯ2 絶縁膜３が露出された分離溝４ｂを形
成し構成する。
【０００８】このため、開口部４ａ，３ａ内の薄膜電極
２表面に生じた自然酸化膜を高周波エッチングして除去
する際、感光性ポリイミド絶縁膜４表面はグラファイト
化されて導電性を有してしまうが、バンプ電極６間の感
光性ポリイミド絶縁膜４に形成した分離溝４ｂ内のＳｉ
Ｏ2 無機絶縁膜３表面は、グラファイト化し難い材質か
らなるので、グラファイトされないようにすることがで
きる。従って、分離溝４ｂ内のＳｉＯ2 と言う絶縁膜３
表面を絶縁した状態にすることができるので、分離溝４
ｂ内のＳｉＯ2 絶縁膜３表面によりバンプ電極６間でリ
ーク電流を発生しないようにして半導体装置のＤＣ入力
及び出力部にリーク電流を流れ込まないようにすること
ができ、半導体装置及びそれに接続する周辺装置の誤動
作を生じ難くすることができる。
２表面に生じた自然酸化膜を高周波エッチングして除去
する際、感光性ポリイミド絶縁膜４表面はグラファイト
化されて導電性を有してしまうが、バンプ電極６間の感
光性ポリイミド絶縁膜４に形成した分離溝４ｂ内のＳｉ
Ｏ2 無機絶縁膜３表面は、グラファイト化し難い材質か
らなるので、グラファイトされないようにすることがで
きる。従って、分離溝４ｂ内のＳｉＯ2 と言う絶縁膜３
表面を絶縁した状態にすることができるので、分離溝４
ｂ内のＳｉＯ2 絶縁膜３表面によりバンプ電極６間でリ
ーク電流を発生しないようにして半導体装置のＤＣ入力
及び出力部にリーク電流を流れ込まないようにすること
ができ、半導体装置及びそれに接続する周辺装置の誤動
作を生じ難くすることができる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１は本発明の一実施例に則した半導体装置の構
造を示す断面及び平面図である。図１において、１はＳ
ｉ等の基板であり、２は基板１上に形成されたＡｌ等の
薄膜電極であり、３は薄膜電極２が露出された開口部３
ａを有するＳｉＯ2 等のグラファイト化し難い無機絶縁
膜であり、４は導電性膜２上に開口部３ａを介してこの
導電性膜２が露出された開口部４ａとバンプ電極同志を
分離する分離溝４ｂとを有する感光性ポリイミド絶縁膜
である。そして、５は開口部４ａ，３ａ内の薄膜電極２
とコンタクトするように形成されたＴｉ／Ｐｄ等のバリ
アメタル膜であり、６はバリアメタル膜５を介して薄膜
電極２とコンタクトするように形成された半田バンプ電
極である。
する。図１は本発明の一実施例に則した半導体装置の構
造を示す断面及び平面図である。図１において、１はＳ
ｉ等の基板であり、２は基板１上に形成されたＡｌ等の
薄膜電極であり、３は薄膜電極２が露出された開口部３
ａを有するＳｉＯ2 等のグラファイト化し難い無機絶縁
膜であり、４は導電性膜２上に開口部３ａを介してこの
導電性膜２が露出された開口部４ａとバンプ電極同志を
分離する分離溝４ｂとを有する感光性ポリイミド絶縁膜
である。そして、５は開口部４ａ，３ａ内の薄膜電極２
とコンタクトするように形成されたＴｉ／Ｐｄ等のバリ
アメタル膜であり、６はバリアメタル膜５を介して薄膜
電極２とコンタクトするように形成された半田バンプ電
極である。
【００１０】次に、図２，３は本発明の一実施例に則し
た半導体装置の製造方法を示す図である。まず、図２
（ａ）に示すように、スパッタ法等により基板１上に膜
厚１μｍ程度のＡｌ膜を堆積し、ＲＩＥ等によりＡｌ膜
をエッチングしてＡｌ薄膜電極２を形成した後、ＣＶＤ
法等により薄膜電極２を覆うようにＳｉＯ2 を堆積して
膜厚２０００オングストローム程度のＳｉＯ2 無機絶縁
膜３を形成した後、ＳｉＯ2 絶縁膜３をＲＩＥ等により
エッチングして薄膜電極２が露出された開口部３ａを形
成する。
た半導体装置の製造方法を示す図である。まず、図２
（ａ）に示すように、スパッタ法等により基板１上に膜
厚１μｍ程度のＡｌ膜を堆積し、ＲＩＥ等によりＡｌ膜
をエッチングしてＡｌ薄膜電極２を形成した後、ＣＶＤ
法等により薄膜電極２を覆うようにＳｉＯ2 を堆積して
膜厚２０００オングストローム程度のＳｉＯ2 無機絶縁
膜３を形成した後、ＳｉＯ2 絶縁膜３をＲＩＥ等により
エッチングして薄膜電極２が露出された開口部３ａを形
成する。
【００１１】次に、図２（ｂ）に示すように、薄膜電極
２及び無機絶縁膜３を覆うようにスピンコートして感光
性ポリイミド絶縁膜４を形成した後、露光・現像等によ
り感光性ポリイミド絶縁膜４をパターニングして開口部
３ａを介して薄膜電極２が露出された開口部４ａを形成
するとともに、バンプ電極６同志を分離する幅３０μｍ
程度の分離溝４ｂをバンプ電極６間に対応する領域に形
成する。
２及び無機絶縁膜３を覆うようにスピンコートして感光
性ポリイミド絶縁膜４を形成した後、露光・現像等によ
り感光性ポリイミド絶縁膜４をパターニングして開口部
３ａを介して薄膜電極２が露出された開口部４ａを形成
するとともに、バンプ電極６同志を分離する幅３０μｍ
程度の分離溝４ｂをバンプ電極６間に対応する領域に形
成する。
【００１２】次に、図２（ｃ）に示すように、開口部４
ａ，３ａ内の薄膜電極２表面に生じた絶縁作用を有する
自然酸化膜を除去するために、Ａｒスパッタ等による高
周波エッチングを行った後、スパッタ法等によりバリア
メタルとしてＴｉ及びＰｄを連続スパッタして膜厚５０
００オングストローム程度のＴｉ膜５ａ及び膜厚３００
０オングストローム程度のＰｄ膜５ｂを形成する。この
時、Ｔｉ膜５ａ及びＰｄ膜５ｂからバリアメタル膜５が
形成される。次いで、バンプ電極の径に対応するように
Ｐｄ膜５ｂをエッチングする。
ａ，３ａ内の薄膜電極２表面に生じた絶縁作用を有する
自然酸化膜を除去するために、Ａｒスパッタ等による高
周波エッチングを行った後、スパッタ法等によりバリア
メタルとしてＴｉ及びＰｄを連続スパッタして膜厚５０
００オングストローム程度のＴｉ膜５ａ及び膜厚３００
０オングストローム程度のＰｄ膜５ｂを形成する。この
時、Ｔｉ膜５ａ及びＰｄ膜５ｂからバリアメタル膜５が
形成される。次いで、バンプ電極の径に対応するように
Ｐｄ膜５ｂをエッチングする。
【００１３】次に、図３（ａ）に示すように、全面にレ
ジスト11を塗布し、露光・現像等によりバンプ電極形成
領域以外の領域にレジストが残るようにレジスト11をパ
ターニングする。この時、レジスト11にバリアメタル膜
５が露出された開口部11ａが形成される。次いで、開口
部11ａ内のバリアメタル膜５とコンタクトするように半
田（例えばＰｄ：９５％，Ｓｎ：５％）バンプ電極６を
形成する。
ジスト11を塗布し、露光・現像等によりバンプ電極形成
領域以外の領域にレジストが残るようにレジスト11をパ
ターニングする。この時、レジスト11にバリアメタル膜
５が露出された開口部11ａが形成される。次いで、開口
部11ａ内のバリアメタル膜５とコンタクトするように半
田（例えばＰｄ：９５％，Ｓｎ：５％）バンプ電極６を
形成する。
【００１４】次に、酢酸ブチル等によりレジスト11を除
去し、沸化水素酸系のエッチング液等のウェットエッチ
ングにより露出されたＴｉ膜５ａを除去する。この時、
バンプ電極６間に感光性ポリイミド絶縁膜４表面が露出
されるとともに、底部にＳｉＯ2 無機絶縁膜３に露出さ
れた分離溝４ｂが露出される。そして、ウェットバック
（例えばＮ2アニール，３２０°Ｃ，１０分）によりバ
ンプ電極６をウェット処理してボール形状（高密度にな
る）することにより、図１及び図３（ｂ）に示すような
バンプ電極６間の感光性ポリイミド絶縁膜４にバンプ電
極６同志を分離する分離溝４ｂが形成された半導体装置
を得ることができる。
去し、沸化水素酸系のエッチング液等のウェットエッチ
ングにより露出されたＴｉ膜５ａを除去する。この時、
バンプ電極６間に感光性ポリイミド絶縁膜４表面が露出
されるとともに、底部にＳｉＯ2 無機絶縁膜３に露出さ
れた分離溝４ｂが露出される。そして、ウェットバック
（例えばＮ2アニール，３２０°Ｃ，１０分）によりバ
ンプ電極６をウェット処理してボール形状（高密度にな
る）することにより、図１及び図３（ｂ）に示すような
バンプ電極６間の感光性ポリイミド絶縁膜４にバンプ電
極６同志を分離する分離溝４ｂが形成された半導体装置
を得ることができる。
【００１５】このように、本実施例では、感光性ポリイ
ミド絶縁膜４に開口部３ａを介して薄膜電極２が露出さ
れた開口部４ａを形成するとともに、バンプ電極６間に
バンプ電極６同志を分離するためのＳｉＯ2 無機絶縁膜
３が底部に露出された分離溝４ｂを形成し構成してい
る。このため、開口部４ａ，３ａ内の薄膜電極２表面に
生じた自然酸化膜を高周波エッチングして除去する際、
感光性ポリイミド絶縁膜４表面はグラファイト化されて
導電性を有してしまうが、バンプ電極６間の感光性ポリ
イミド絶縁膜４に形成した分離溝４ｂ内のＳｉＯ2 無機
絶縁膜３表面は、グラファイト化し難いＳｉＯ2 と言う
材質からなるので、グラファイトされないようにするこ
とができる。従って、分離溝４ｂ内のＳｉＯ2 無機絶縁
膜３表面を絶縁した状態にすることができるので、分離
溝４ｂ内のＳｉＯ2 無機絶縁膜３表面によりバンプ電極
６間でリーク電流を発生しないようにして半導体装置の
ＤＣ入力及び出力部にリーク電流を流れ込まないように
することができ、半導体装置及びそれに接続する周辺装
置の誤動作を生じ難くすることができる。
ミド絶縁膜４に開口部３ａを介して薄膜電極２が露出さ
れた開口部４ａを形成するとともに、バンプ電極６間に
バンプ電極６同志を分離するためのＳｉＯ2 無機絶縁膜
３が底部に露出された分離溝４ｂを形成し構成してい
る。このため、開口部４ａ，３ａ内の薄膜電極２表面に
生じた自然酸化膜を高周波エッチングして除去する際、
感光性ポリイミド絶縁膜４表面はグラファイト化されて
導電性を有してしまうが、バンプ電極６間の感光性ポリ
イミド絶縁膜４に形成した分離溝４ｂ内のＳｉＯ2 無機
絶縁膜３表面は、グラファイト化し難いＳｉＯ2 と言う
材質からなるので、グラファイトされないようにするこ
とができる。従って、分離溝４ｂ内のＳｉＯ2 無機絶縁
膜３表面を絶縁した状態にすることができるので、分離
溝４ｂ内のＳｉＯ2 無機絶縁膜３表面によりバンプ電極
６間でリーク電流を発生しないようにして半導体装置の
ＤＣ入力及び出力部にリーク電流を流れ込まないように
することができ、半導体装置及びそれに接続する周辺装
置の誤動作を生じ難くすることができる。
【００１６】
【発明の効果】本発明によれば、バンプ電極間でリーク
電流を発生しないようにして、半導体装置のＤＣ入力及
び出力部にリーク電流を流れ込まないようにすることが
でき、半導体装置及びそれに接続する周辺装置の誤動作
を生じ難くすることができるという効果がある。
電流を発生しないようにして、半導体装置のＤＣ入力及
び出力部にリーク電流を流れ込まないようにすることが
でき、半導体装置及びそれに接続する周辺装置の誤動作
を生じ難くすることができるという効果がある。
【図１】本発明の一実施例に則した半導体装置の構造を
示す断面及び平面図である。
示す断面及び平面図である。
【図２】本発明の一実施例に則した半導体装置の製造方
法を示す図である。
法を示す図である。
【図３】本発明の一実施例に則した半導体装置の製造方
法を示す図である。
法を示す図である。
【図４】従来例の半導体装置の構造を示す断面図であ
る。
る。
１ 基板 ２ 薄膜電極 ３ 無機絶縁膜 ３ａ，４ａ 開口部 ４ 感光性ポリイミド絶縁膜 ４ｂ 分離溝 ５ バリアメタル膜 ５ａ Ｔｉ膜 ５ｂ Ｐｄ膜 ６ バンプ電極 11 レジスト 11ａ 開口部
Claims (3)
- 【請求項１】 導電性膜（２）上に該導電性膜（２）が
露出された開口部（４ａ）を有する感光性ポリイミド絶
縁膜（４）が少なくとも形成され、該開口部（４ａ）内
の該導電性膜（２）とコンタクトするようにバンプ電極
（６）が形成され、該バンプ電極（６）間の該感光性ポ
リイミド絶縁膜（４）に該バンプ電極（６）同志を分離
する分離溝（４ｂ）が形成されてなることを特徴とする
半導体装置。 - 【請求項２】 前記分離溝（４ｂ）底部に高周波エッチ
ング時に無機絶縁膜（３）が露出されてなることを特徴
とする請求項１記載の半導体装置。 - 【請求項３】 導電性膜（２）を覆うように少なくとも
感光性ポリイミド絶縁膜（４）を形成する工程と、 次いで、該感光性ポリイミド膜（４）をエッチングして
該導電性膜（２）が露出される開口部（４ａ）を形成す
るとともに、バンプ電極同志を分離する分離溝（４ｂ）
を形成する工程と、 次いで、該開口部（４ａ）内の該導電性膜（２）を高周
波エッチング処理する工程と、 次いで、該開口部（４ａ）内の該導電性膜（２）とコン
タクトするように少なくともバンプ電極（６）を形成す
る工程とを含むことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204384A JPH0758329A (ja) | 1993-08-19 | 1993-08-19 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5204384A JPH0758329A (ja) | 1993-08-19 | 1993-08-19 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758329A true JPH0758329A (ja) | 1995-03-03 |
Family
ID=16489646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5204384A Pending JPH0758329A (ja) | 1993-08-19 | 1993-08-19 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758329A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667559B2 (en) * | 2001-06-12 | 2003-12-23 | International Business Machines Corporation | Ball grid array module and method of manufacturing same |
| JP2013070101A (ja) * | 2013-01-10 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
-
1993
- 1993-08-19 JP JP5204384A patent/JPH0758329A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6667559B2 (en) * | 2001-06-12 | 2003-12-23 | International Business Machines Corporation | Ball grid array module and method of manufacturing same |
| JP2013070101A (ja) * | 2013-01-10 | 2013-04-18 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| CN1097306C (zh) | 形成半导体器件的场区的方法 | |
| JPH05326385A (ja) | 半導体装置の製造方法 | |
| JP3120754B2 (ja) | 半導体装置およびその製造方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JPH0697288A (ja) | 半導体装置の製造方法 | |
| JP3750362B2 (ja) | 誘電体薄膜の形成方法 | |
| KR930000877B1 (ko) | 대용량 집적회로의 제조방법 | |
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS6135577A (ja) | ジヨセフソン接合素子 | |
| JPH05226479A (ja) | 半導体装置の製造方法 | |
| JPS6060750A (ja) | 半導体装置の製造方法 | |
| JP2002185018A (ja) | 保護ダイオード製造方法および保護ダイオード | |
| JPH04102321A (ja) | 半導体装置の製造方法 | |
| JPH06151707A (ja) | 半導体装置の製法 | |
| JPS61244026A (ja) | 半導体装置の製造方法 | |
| JPS6224677A (ja) | 超伝導回路用接地面の形成方法 | |
| JPH04127423A (ja) | 半導体装置の製造方法 | |
| JPH02172262A (ja) | 半導体装置の製造方法 | |
| JPS61216344A (ja) | 半導体装置の製造方法 | |
| JPS62196873A (ja) | 半導体素子の製造方法 | |
| JPS6038854A (ja) | 半導体装置の製造方法 | |
| JPH0458538A (ja) | 半導体装置の製造方法 | |
| JPS63291426A (ja) | 半導体装置の製造方法 | |
| JPH0521379A (ja) | 半導体装置の電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000704 |