JPH0758798A - 復調装置 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は送信側変調回路で発生する信号点歪
みや復調回路の直流成分ドリフトを補償するための直流
オフセット制御回路を備えた、ディジタル無線通信に用
いる復調装置に関し、レーダパルス干渉に起因するＤＣ
オフセット制御回路の誤動作を防止する復調装置を提供
することを目的とする。 【構成】 レーダパルス検出回路３０はＡ／Ｄ変換器１
３よりのディジタル復調信号に基づきレーダパルスを検
出したときにはレーダパルス検出信号を生成して制御信
号生成回路２０へ出力する。制御信号生成回路２０はＤ
Ｃオフセット検出信号として正方向にオフセット制御す
る”１”、負方向にＤＣオフセット制御する”−１”の
他に、ＤＣオフセットを固定化する”０”を出力する構
成であり、レーダパルス検出信号が入力された場合の
み”０”を出力する。その結果、レーダパルス継続時間
中はＤＣオフセット制御信号の値は、正しい値を保持す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は復調装置に係り、特に送
信側変調回路で発生する信号点歪みや復調回路の直流成
分ドリフトを補償するための直流オフセット制御回路を
備えた、ディジタル無線通信に用いる復調装置に関す
る。

【０００２】

【従来の技術】図７は従来の直流オフセット制御回路を
備えたディジタル無線通信に用いる復調装置の一例のブ
ロック図を示す。この復調装置は２相位相変調方式又は
多値直交変調方式に用いられるが、簡便のため２相位相
変調方式の場合について説明する。

【０００３】端子１０に入力された中間周波（ＩＦ）信
号は復調回路１１に供給され、ここでベースバンド復調
信号に復調される。このベースバンド復調信号は、直流
（ＤＣ）オフセット制御回路１２に供給され、後述する
積分回路１５よりのＤＣオフセット制御信号によりＤＣ
オフセット制御された後、Ａ／Ｄ変換器１３に供給され
る。

【０００４】Ａ／Ｄ変換器１３は、入力信号をアナログ
・ディジタル変換してディジタル復調信号を生成し、そ
れを端子１６へ出力する一方、制御信号生成回路１４へ
供給する。制御信号生成回路１４は、この入力ディジタ
ル復調信号を基にオフセット検出信号を生成し、積分回
路１５へ出力する。積分回路１５は入力されたオフセッ
ト検出信号を平滑化して、ＤＣオフセット制御信号とし
てＤＣオフセット制御回路１２へ出力する。

【０００５】次に、ＤＣオフセット制御動作について図
８を併せ参照して説明する。図８は前記ディジタル復調
信号のＡ／Ｄ変換値と信号点を示す。パス１信号は送信
信号を示し、パス２信号は受信信号の規定値よりのずれ
を表すので、パス１信号、パス２信号をそれぞれ判定信
号、誤差信号と呼ぶ。ディジタル復調信号が規定値（図
８の信号点１）に正しく収束しているときは、パス１信
号とパス２信号との組み合わせは以下の４つの場合が均
等に生じる。

【０００６】（１，１）、（１，０）、（０，１）、
（０，０）ところが、例えば入力レベルが正方向にＤＣ
オフセットした場合、信号点は常に規定値の上側（図８
の信号点２）に収束し、パス１信号とバス２信号との組
み合わせは（１，１）又は（０，１）のどちらかしかと
らない。また、その逆に入力レベルが負方向にＤＣオフ
セットした場合には、信号点は常に規定値の下側（図８
の信号点３）に収束し、パス１信号とバス２信号との組
み合わせは（１，０）又は（０，０）のどちらかしかと
らない。

【０００７】つまり、パス２信号（誤差信号）は信号点
のＤＣオフセット方向を示し、誤差信号が”１”の場合
には信号点が規定値の上方向へのＤＣオフセットを示
し、”０”の場合には信号点が規定値の下側にＤＣオフ
セットが生じていることを意味する。

【０００８】制御信号生成回路１４はこの誤差信号に基
づき、この誤差信号に基づき誤差信号が”１”の場合に
は負方向にＤＣオフセット制御する”−１”を、また誤
差信号が”０”の場合には正方向にＤＣオフセット制御
する”１”をＤＣオフセット検出信号として積分回路１
５に出力する。積分回路１５はシンボル毎に入力される
このＤＣオフセット検出信号を平滑化して、ＤＣオフセ
ット制御回路１２にＤＣオフセット制御信号を送出す
る。

【０００９】以上は２相位相変調方式の場合のＤＣオフ
セット制御の場合であるが、直交変調方式の場合には、
ＤＣオフセット制御を同相側、直交側の２次元に拡張す
ることにより、上記と同様にしてＤＣオフセット制御が
できる。また、多値直交変調方式の場合には誤差信号を
パス２ではなく、変調方式に対応したパス（すなわち、
４^m 値（ｍ≧２）のＱＡＭの場合、パスｍ＋１）とすれ
ばよい。

【００１０】かかる構成の復調装置によれば、ディジタ
ル無線通信システムにおいて、送信側変調回路で発生す
る信号点歪みや復調回路のＤＣドリフトを補償すること
ができる。

【００１１】

【発明が解決しようとする課題】しかるに、上記のディ
ジタル無線通信システムが海上や沿岸区間で使用される
ものであるときには、船舶レーダ等が発生するパルス状
のレーダ干渉（以下、レーダパルス干渉と称す）が存在
し、このレーダパルス干渉が瞬時に大レベルとなり、ま
た瞬時に消滅する階段状のレベル変動が周期的に発生す
る特徴を持ち、また時には目的信号と同等のレベルとな
ることもあるため、パルス継続時間中に目的信号にビッ
ト誤りが発生するだけでなく、復調装置のＤＣオフセッ
ト制御回路１２の誤動作も誘発することがある。

【００１２】この誤動作の状況について更に説明する
に、目的信号に重畳しているレーダパルス干渉の搬送波
周波数が目的信号の搬送波周波数の近傍の値である場
合、復調回路出力のベースバンド復調信号には直流近傍
の周波数成分を持つ干渉信号が含まれる。この干渉信号
は、目的信号の振幅に干渉信号の振幅に応じたＤＣオフ
セットを与え、その結果、受信信号の信号点は疑似的な
ＤＣオフセット状態となる。

【００１３】従来の復調装置のＤＣオフセット制御回路
１２では、この疑似的なＤＣオフセット状態に反応して
しまい、レーダパルス干渉が発生している時間は疑似Ｄ
Ｃオフセットを補償する方向に誤制御がかかってしま
う。この状態でレーダパルス干渉が中断すると、誤動作
状態のＤＣオフセット制御回路１２は今度は干渉信号が
無いにも拘らず、先程の干渉信号によるＤＣオフセット
の逆方向へのＤＣオフセット制御を行ってしまう。

【００１４】例えば、復調ベースバンド信号に含まれる
上記の干渉信号が図９（Ａ）に示す如く期間の間正方
向に発生しているものとすると、ＤＣオフセット制御回
路１２の出力信号は図９（Ｂ）に示すように、上記の期
間の間は擬似オフセットを補償する方向にオフセット
制御され、レーダパルス干渉が中断した直後からの期間
ではＤＣオフセット制御誤動作による逆方向のへのＤ
Ｃオフセットを補償する方向にオフセット制御がかかっ
てしまう。

【００１５】つまり、ＤＣオフセット制御を従来通りに
行えば、レーダパルス干渉が発生している期間のみな
らず、レーダパルス干渉が中断してもしばらくの期間
はオフセットの誤動作が発生してしまう。ＤＣオフセッ
トがずれた状態では、信号点と閾値の間隔が狭まってい
るため、ビット誤り率特性が劣化する。特に多値変調方
式になればそれだけビット誤り率特性への影響が大きく
なる。

【００１６】このように、ディジタル無線通信システム
において、送信側変調回路で発生する信号点歪みや復調
回路のＤＣドリフトを補償するオフセット制御回路を備
える従来の復調装置では、レーダパルス干渉の発生によ
り、レーダパルス干渉の持続時間だけでなく、レーダパ
ルス干渉の中断時間においてもビット誤りが生じ易い状
態となる欠点がある。また、従来よりオフセット制御回
路自体は種々知られているが（例えば特開昭６３−１６
０４０４号、特開昭６４−８１４１７号公報他）、いず
れも上記の欠点を除去するものは存在しない。

【００１７】本発明は以上の点に鑑みなされたもので、
レーダパルス干渉によるＤＣオフセット制御回路の誤動
作を防止する復調装置を提供することを目的とする。

【００１８】

【課題を解決するための手段】本発明は上記の目的を達
成するため、ディジタル変調されている入力信号を復調
してベースバンド復調信号に復調する復調回路と、復調
信号のＤＣオフセットを外部よりのオフセット制御信号
に応じて制御するＤＣオフセット制御回路と、ＤＣオフ
セット制御回路の出力復調信号のレベル変化に基づきレ
ーダパルス干渉に起因する異常状態の有無を検出し、異
常状態検出時にレーダパルス検出信号を出力する検出回
路手段と、ＤＣオフセット制御回路の出力復調信号と検
出回路手段の出力レーダパルス検出信号とを入力信号と
して受け、レーダパルス検出信号が入力されていないと
きは入力復調信号に基づいてオフセット制御信号を生成
し、レーダパルス検出信号が入力されている期間は入力
復調信号に無関係に強制的にオフセット値固定のオフセ
ット制御信号を生成してＤＣオフセット制御回路へ出力
するオフセット制御信号生成手段とより構成したもので
ある。

【００１９】

【作用】本発明によれば、検出回路手段によりレーダパ
ルス干渉に起因する異常状態の有無を検出し、異常状態
検出時にはレーダパルス検出信号を出力し、前記オフセ
ット制御信号生成手段により復調信号に無関係に強制的
にオフセット値固定のオフセット制御信号を生成してＤ
Ｃオフセット制御回路へ出力する。このため、本発明で
はレーダパルス干渉に起因する異常状態検出時には、Ｄ
Ｃオフセット制御回路はオフセット制御動作を実質的に
禁止される。

【００２０】

【実施例】次に、本発明の一実施例について説明する。
図１は本発明の一実施例のブロック図を示す。同図中、
図７と同一構成部分には同一符号を付し、その説明を省
略する。図１に示す実施例は、従来装置に比し、制御信
号生成回路２０を従来の制御信号生成回路１４にＤＣオ
フセットを固定化するＤＣオフセット検出信号を出力す
る機能を追加した構成とし、またレーダパルス干渉状態
検出時にレーダパルス検出信号を出力するレーダパルス
検出回路３０を付加した点に特徴がある。

【００２１】すなわち、レーダパルス検出回路３０はＡ
／Ｄ変換器１３よりのディジタル復調信号を入力信号と
して受け、レーダパルスを検出したときにはレーダパル
ス検出信号を生成して制御信号生成回路２０へ出力す
る。制御信号生成回路２０はＤＣオフセット検出信号と
して正方向にオフセット制御する”１”、負方向にＤＣ
オフセット制御する”−１”の他に、ＤＣオフセットを
固定化する”０”を出力する構成であり、レーダパルス
検出信号が入力された場合のみ”０”を出力する。

【００２２】その結果、レーダパルス干渉によりベース
バンド復調信号に直流近傍の周波数成分を持つ干渉信号
が含まれていても、レーダ干渉継続時間中の積分回路１
５の入力信号は”０”のみなので、平滑化したＤＣオフ
セット制御信号の値はレーダパルス継続時間中も上記の
干渉信号に応動することなく、正しい値を保持する。レ
ーダパルス検出信号が入力されないときは、制御信号生
成回路２０は従来の制御信号生成回路１４と同一の動作
を行い、入力ディジタル復調信号のＤＣオフセット変動
を検出して、正方向にオフセット制御する”１”また
は、負方向にＤＣオフセット制御する”−１”のオフセ
ット検出信号を出力する。

【００２３】次に、レーダパルス検出回路３０の構成及
び動作について更に詳細に説明する。図２はレーダパル
ス検出回路３０の一実施例のブロック図を示す。レーダ
パルス検出回路３０は、前記Ａ／Ｄ変換器１３よりディ
ジタル復調信号ａが入力され、正常領域で動作している
か異常領域で動作しているかを示す検出信号ｂ又はｃを
出力する検出回路３１と、正常領域検出信号ｂの継続時
間を計測し、第１の一定時間経過したときは正常信号ｄ
を出力する第１の計数回路３２と、異常領域検出信号ｃ
の継続時間の計測やレーダパルス検出信号ｆ及び異常信
号ｅを出力する第２の計数回路３３とより構成されてい
る。

【００２４】検出回路３１は入力ディジタル復調信号ａ
を信号点の規定値と比較して受信信号の状態を判定す
る。例えば、入力ディジタル復調信号ａのＡ／Ｄ変換値
が図３に示す如く、パス１信号（ＭＳＢ）、パス２信号
（２ＳＢ）及びパス３信号（３ＳＢ）を有するものとし
たとき、検出回路３１は入力ディジタル復調信号ａが規
定値（図３に黒丸で示す）に正しく収束しているときに
は、パス１〜３の各信号は図３にＮで示す以下の正常領
域の値が均等に生じる。ただし、括弧内の左端がＭＳＢ
を示す。

【００２５】（１，１，０）、（１，０，１）、（０，
１，０）、（０，０，１）そこで、パス１〜３の信号の
組み合わせが上記のいずれかであるときは、検出回路３
１は正常領域検出信号ｂを出力する。一方、パス１〜３
の信号の組み合わせが上記のいずれでもないとき、すな
わち（１，１，１）、（１，０，０）、（０，１，
１）、（０，０，０）の、図３にＡで示す異常領域内の
組み合わせのいずれかときには、検出回路３１は異常領
域検出信号ｃを出力する。

【００２６】第１の計数回路３２は上記の正常領域検出
信号ｂを入力信号として受け、その継続入力時間を計測
し、計測時間が第１の一定時間経過したか否か監視し、
第１の一定時間経過したときに正常信号ｄを生成出力す
る。なお、この第１の計数回路３２は後述の第２の計数
回路３３から異常信号ｅが入力されたときにリセットさ
れて、正常信号ｄの出力を停止する。

【００２７】第２の計数回路３３は上記の異常領域検出
信号ｃと正常信号ｄとを入力信号として受け、正常信号
ｄが続いた後の所定時間以上、異常領域検出信号ｃが入
力されたときはレーダパルス干渉に起因する異常状態と
みなしてレーダパルス検出信号ｆを生成出力する。

【００２８】すなわち、レーダパルス干渉は、発生し始
めるとある所定時間Ｔ１（例えば、１μｓｅｃ）発生し
ては一定時間Ｔ２（例えば、１ｍｓｅｃ）中断するとい
う状態を周期的に繰り返す特徴を持つ。そこで、第２の
計数回路３３は上記の所定時間Ｔ１内の異常状態をレー
ダパルス干渉に起因する異常状態とみなしてレーダパル
ス検出信号ｆを生成出力するのである。

【００２９】次に、このレーダパルス検出回路３０内の
第２の計数回路３３の動作について、図４のフローチャ
ートと共に説明する。まず、第２の計数回路３３は第１
の計数回路３２より正常信号ｄが入力されているかを判
別し（ステップ１０１）、正常信号ｄが入力されている
状態において検出回路３１より異常領域検出信号ｃが入
力されたと判別したきには（ステップ１０２）、レーダ
パルス干渉による異常状態が発生したと見做して、レー
ダパルス検出信号ｆを出力する（ステップ１０３）。

【００３０】そして、第２の計数回路３３は上記の入力
異常領域検出信号ｃの継続時間の計測を開始し（ステッ
プ１０４）、その計測継続時間Ｔが第２の一定時間（前
記所定時間Ｔ１）以上経過したかどうか監視する（ステ
ップ１０５）。異常領域検出信号ｃの計測継続時間Ｔが
所定時間Ｔ１以内に終了又は中断したときは、第２の計
数回路３３はレーダパルス干渉も中断したものと見做し
てレーダパルス検出信号ｆの出力を停止する（ステップ
１０６）。

【００３１】一方、異常領域検出信号ｃの計測継続時間
Ｔが所定時間Ｔ１以上経過したときは、それはレーダパ
ルス干渉以外の原因による異常状態が発生したと見做
し、第２の計数回路３３は異常信号ｅを発生して第１の
計数回路３２へ出力し（ステップ１０７）、これをリセ
ットする。第１の計数回路３２がリセットされると、正
常信号ｄの出力が停止されるため、第２の計数回路３３
はステップ１０１で正常信号ｄの入力停止を判別して、
レーダパルス検出信号ｆの出力を停止する（ステップ１
０６）。

【００３２】次に、本実施例の要部をなす計数回路３２
及び３３の一実施例の構成及び動作について説明する。
図５は計数回路３２及び３３の一実施例の回路図を示
す。同図中、図２と同一構成部分には同一符号を付し、
その説明を省略する。図５において、第１の計数回路３
２は正常領域検出信号ｂと一定周期のクロックＣＬＫと
が入力されるＡＮＤ回路３２１と、ＡＮＤ回路３２１の
出力信号を計数するカウンタ３２２とよりなる。カウン
タ３２２は異常信号ｅの立上りでリセットされる。

【００３３】第２の計数回路３３は異常領域検出信号ｃ
と上記クロックＣＬＫとが入力されるＡＮＤ回路３３１
と、このＡＮＤ回路３３１の出力信号を計数するカウン
タ３３３と、異常領域検出信号ｃを極性反転してカウン
タ３３３のリセット端子に印加するインバータ３３２
と、異常領域検出信号ｃとカウンタ３２２よりの正常信
号ｄとが入力されるＡＮＤ回路３３４とよりなる。

【００３４】かかる構成により、レーダパルス干渉が発
生している時は図６（Ａ）に示す如く正常領域検出信号
ｂが入力されることにより、カウンタ３２２がＡＮＤ回
路３２１を経たクロックをカウントして図６（Ｂ）に示
す如き”Ｈ”レベルの正常信号ｄを出力し、ＡＮＤ回路
３３４をゲート「開」状態とする。従って、この時は入
力された図６（Ｃ）に示す異常領域検出信号ｃがＡＮＤ
回路３３４を通して同図（Ｅ）に示す如く、レーダパル
ス検出信号ｆとして出力される。

【００３５】ここで、カウンタ３２２及び３３３は、そ
れぞれクロックＣＬＫが入力されると、カウントを開始
して一定数をカウントすると”Ｈ”レベルの信号を出力
し、リセット端子に”Ｈ”レベルのパルスが入力される
とリセットされて再びカウントを開始する構成である。

【００３６】カウンタ３３３は異常領域検出信号ｃが”
Ｈ”レベルの期間、ＡＮＤ回路３３１を通して入力され
るクロックＣＬＫをカウントし続けており（すなわち、
異常領域検出信号ｃの継続時間を計測しており）、異常
領域検出信号ｃの継続時間が前記Ｔ１に相当する一定数
のクロックＣＬＫをカウントした時点で、レーダパルス
干渉以外の原因による異常状態が発生したと見做し、図
６（Ｄ）に示す如く、”Ｈ”レベルの異常信号ｅを出力
する。

【００３７】これにより、カウンタ３２２がリセットさ
れるため、カウンタ３２２の出力正常信号ｄ（図６
（Ｂ））は”Ｌ”レベルとなり、ＡＮＤ回路３３４をゲ
ート「閉」状態とする。従って、異常領域検出信号ｃは
ＡＮＤ回路３３４により通過が阻止され、レーダパルス
検出信号ｆの出力は図６（Ｅ）に示す如く停止されるこ
ととなる。

【００３８】このように、本実施例によれば、レーダパ
ルス検出回路３０において正常状態が続いた後の所定時
間Ｔ１以内の異常状態のみはレーダパルス干渉に起因す
る異常状態とみなしてレーダパルス検出信号が出力さ
れ、これにより制御信号生成回路２０から”０”が出力
され、積分回路１５を通してＤＣオフセット制御回路１
２のオフセット制御動作を実質的に禁止し、オフセット
値を直前の値に固定させるため、ＤＣオフセットの誤動
作を防止することができる。

【００３９】また、レーダパルス検出回路３０は上記以
外の異常状態又は正常状態では、レーダパルス検出信号
の出力を停止するため、制御信号生成回路２０が前記し
たように、入力ディジタル復調信号のＤＣオフセット変
動を検出してオフセット検出信号を出力し、積分回路１
５を通してＤＣオフセット制御回路１２によりＤＣオフ
セット動作をさせる。

【００４０】なお、以上は２相位相変調方式のＤＣオフ
セット制御の場合の説明であるが、本発明はこれに限定
されるものではなく、直交変調方式の場合にはＤＣオフ
セット制御を同相側、直交側の２次元に拡張すればよ
い。また、多値直交変調方式の場合は、変調方式に応じ
た正常領域、異常領域の判定を検出回路３１で行えばよ
い。

【００４１】

【発明の効果】以上説明したように、本発明によれば、
レーダパルス干渉に起因する異常状態検出時には、ＤＣ
オフセット制御回路はオフセット制御動作を実質的に禁
止されるようにしたため、レーダパルス干渉に起因して
復調ベースバンド信号に含まれる干渉信号に応動してＤ
Ｃオフセット制御が誤動作することを防止することがで
き、よってレーダパルス干渉の持続時間だけでなく、レ
ーダパルス干渉の中断時間においてもビット誤りが生じ
易い状態となることを未然に防止することができ、更に
レーダパルス中断と同時に正常なＤＣオフセット動作を
開始することができるものである。

【図面の簡単な説明】

【図１】本発明の一実施例のブロック図である。

【図２】図１中のレーダパルス検出回路の一実施例のブ
ロック図である。

【図３】図２の動作説明用の信号点と判定領域を示す図
である。

【図４】図２の要部の動作説明用のフローチャートであ
る。

【図５】図２の要部の一実施例の回路図である。

【図６】図５の動作説明用タイムチャートである。

【図７】従来の一例のブロック図である。

【図８】信号点と図７の要部のＡ／Ｄ変換値を示す図で
ある。

【図９】従来の課題を説明するタイムチャートである。

【符号の説明】

１１ 復調回路 １２ ＤＣオフセット制御回路 １３ Ａ／Ｄ変換器 １５ 積分回路 ２０ 制御信号生成回路 ３０ レーダパルス検出回路 ３１ 検出回路 ３２ 第１の計数回路 ３３ 第２の計数回路 ３２１、３３１ カウンタ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ディジタル変調されている入力信号を復
   調してベースバンド復調信号に復調する復調回路と、 該復調回路の出力復調信号のＤＣオフセットを外部より
   のオフセット制御信号に応じて制御するＤＣオフセット
   制御回路と、 該ＤＣオフセット制御回路の出力復調信号のレベル変化
   に基づきレーダパルス干渉に起因する異常状態の有無を
   検出し、該異常状態検出時にレーダパルス検出信号を出
   力する検出回路手段と、 該ＤＣオフセット制御回路の出力復調信号と該検出回路
   手段の出力レーダパルス検出信号とを入力信号として受
   け、該レーダパルス検出信号が入力されていないときは
   該入力復調信号に基づいて前記オフセット制御信号を生
   成し、該レーダパルス検出信号が入力されている期間は
   該入力復調信号に無関係に強制的にオフセット値固定の
   前記オフセット制御信号を生成して前記ＤＣオフセット
   制御回路へ出力するオフセット制御信号生成手段とを有
   することを特徴とする復調装置。
2. 【請求項２】 前記検出回路手段は、前記ＤＣオフセッ
   ト制御回路の出力復調信号を信号点の規定値と比較して
   受信信号の状態を正常領域と異常領域のいずであるかを
   検出し、検出した領域に応じた検出信号を出力する検出
   回路と、該検出回路からの該正常領域の検出信号の継続
   時間を計測し、該継続時間が第１の一定時間経過したと
   きに正常信号を出力する第１の計測手段と、該正常信号
   が入力されているときに該検出回路から該異常領域の検
   出信号が入力されたときに前記レーダパルス検出信号を
   出力すると共に該異常領域検出信号の継続時間を計測
   し、該継続時間が第２の一定時間経過したときに異常信
   号を出力すると共に該第１の計測手段による正常信号出
   力を停止させる第２の計測手段とよりなることを特徴と
   する請求項１記載の復調装置。