JPH04278613A - ２重化構成のクロック装置 - Google Patents
２重化構成のクロック装置Info
- Publication number
- JPH04278613A JPH04278613A JP4145991A JP4145991A JPH04278613A JP H04278613 A JPH04278613 A JP H04278613A JP 4145991 A JP4145991 A JP 4145991A JP 4145991 A JP4145991 A JP 4145991A JP H04278613 A JPH04278613 A JP H04278613A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- external
- signal
- clock generation
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は２重化構成のクロック装
置に関し、特に２重化されたクロック発生回路の同期に
関する。
置に関し、特に２重化されたクロック発生回路の同期に
関する。
【０００２】
【従来の技術】従来の２重化構成のクロック装置は、図
２に示すように、外部からのクロック信号１に同期した
クロック信号を発生可能なクロック発生回路（Ａ）４，
クロック発生回路（Ｂ）５と、系構成信号８に従ってク
ロック発生回路（Ａ）４の発生するクロック信号、又は
クロック発生回路（Ｂ）５の発生するクロック信号のど
ちらかを選択して、外部の装置へクロック信号を分配す
る分配回路（Ａ）６，分配回路（Ｂ）７を有してる。
２に示すように、外部からのクロック信号１に同期した
クロック信号を発生可能なクロック発生回路（Ａ）４，
クロック発生回路（Ｂ）５と、系構成信号８に従ってク
ロック発生回路（Ａ）４の発生するクロック信号、又は
クロック発生回路（Ｂ）５の発生するクロック信号のど
ちらかを選択して、外部の装置へクロック信号を分配す
る分配回路（Ａ）６，分配回路（Ｂ）７を有してる。
【０００３】
【発明が解決しようとする課題】この従来の２重化構成
のクロック装置では、外部からのクロック信号に同期さ
せずに使用する場合は、図２におけるクロック発生回路
（Ａ）４の発生するクロック信号とクロック発生回路（
Ｂ）５の発生するクロック信号とは同期していなかった
。このため、系構成信号８の値を、分配回路（Ａ）６及
び分配回路（Ｂ）７が、クロック発生回路（Ａ）４から
のクロック信号を選択するような値から、クロック発生
回路（Ｂ）５からのクロック信号を選択するような値に
変更した時に、分配回路（Ａ）６及び分配回路（Ｂ）７
から外部の装置へ分配するクロック信号が乱れるという
問題点があった。
のクロック装置では、外部からのクロック信号に同期さ
せずに使用する場合は、図２におけるクロック発生回路
（Ａ）４の発生するクロック信号とクロック発生回路（
Ｂ）５の発生するクロック信号とは同期していなかった
。このため、系構成信号８の値を、分配回路（Ａ）６及
び分配回路（Ｂ）７が、クロック発生回路（Ａ）４から
のクロック信号を選択するような値から、クロック発生
回路（Ｂ）５からのクロック信号を選択するような値に
変更した時に、分配回路（Ａ）６及び分配回路（Ｂ）７
から外部の装置へ分配するクロック信号が乱れるという
問題点があった。
【０００４】
【課題を解決するための手段】本発明の２重化構成のク
ロック装置は、それぞれが外部周期入力端子に入力され
た外部からのクロック信号に同期したクロック信号を発
生可能な２つのクロック発生回路と、この２つのクロッ
ク発生回路が発生する２つのクロック信号のどちらか一
方を系構成信号に従って選択し外部へ分配する２つの分
配回路とを有する２重化構成のクロック装置において、
それぞれが異なる一方の前記クロック発生回路の発生す
るクロック信号と前記外部からのクロック信号のどちら
かを選択し他方の前記クロック発生回路の前記外部同期
入力端子へ出力する２つの選択回路を有し、前記外部か
らのクロック信号に同期させずに使用する場合は、系構
成信号に従って前記２つの選択回路を制御し、どちらか
片方の前記クロック発生回路の発生するクロック信号を
他方の前記クロック発生回路の前記外部同期入力端子へ
接続し、前記２つのクロック発生回路の発生するそれぞ
れのクロック信号を互いに同期させる構成である。
ロック装置は、それぞれが外部周期入力端子に入力され
た外部からのクロック信号に同期したクロック信号を発
生可能な２つのクロック発生回路と、この２つのクロッ
ク発生回路が発生する２つのクロック信号のどちらか一
方を系構成信号に従って選択し外部へ分配する２つの分
配回路とを有する２重化構成のクロック装置において、
それぞれが異なる一方の前記クロック発生回路の発生す
るクロック信号と前記外部からのクロック信号のどちら
かを選択し他方の前記クロック発生回路の前記外部同期
入力端子へ出力する２つの選択回路を有し、前記外部か
らのクロック信号に同期させずに使用する場合は、系構
成信号に従って前記２つの選択回路を制御し、どちらか
片方の前記クロック発生回路の発生するクロック信号を
他方の前記クロック発生回路の前記外部同期入力端子へ
接続し、前記２つのクロック発生回路の発生するそれぞ
れのクロック信号を互いに同期させる構成である。
【０００５】
【実施例】次に本発明について図面を参照して説明する
。
。
【０００６】図１は本発明の一実施例のブロック図であ
る。本発明の２重化構成のクロック装置は、外部同期入
力端子をもち、その入力に同期したクロック信号を発生
可能なクロック発生回路（Ａ）４及びクロック発生回路
（Ｂ）５と、系構成信号８に従ってクロック発生回路（
Ａ）４の発生するクロック信号又はクロック発生回路（
Ｂ）５の発生するクロック信号のどちらかを選択して外
部の装置へクロック信号を分配する分配回路（Ａ）６及
び分配回路（Ｂ）７と、外部クロック信号１に同期させ
て本発明の２重化構成のクロック装置を動作させるかど
うかを示すモード信号９と系構成信号８に従って外部ク
ロック信号１又はクロック発生回路（Ｂ）５の出力する
クロック信号のどちからを選択してクロック発生回路（
Ａ）４の外部同期入力端子へ出力する選択回路（Ａ）２
と、系構成信号８と前述のモード信号９に従って外部ク
ロック信号１又はクロック発生回路（Ａ）４の出力する
クロック信号のどちらかを選択してクロック発生回路（
Ｂ）５の外部同期入力端子へ出力する選択回路（Ｂ）５
とにより構成される。
る。本発明の２重化構成のクロック装置は、外部同期入
力端子をもち、その入力に同期したクロック信号を発生
可能なクロック発生回路（Ａ）４及びクロック発生回路
（Ｂ）５と、系構成信号８に従ってクロック発生回路（
Ａ）４の発生するクロック信号又はクロック発生回路（
Ｂ）５の発生するクロック信号のどちらかを選択して外
部の装置へクロック信号を分配する分配回路（Ａ）６及
び分配回路（Ｂ）７と、外部クロック信号１に同期させ
て本発明の２重化構成のクロック装置を動作させるかど
うかを示すモード信号９と系構成信号８に従って外部ク
ロック信号１又はクロック発生回路（Ｂ）５の出力する
クロック信号のどちからを選択してクロック発生回路（
Ａ）４の外部同期入力端子へ出力する選択回路（Ａ）２
と、系構成信号８と前述のモード信号９に従って外部ク
ロック信号１又はクロック発生回路（Ａ）４の出力する
クロック信号のどちらかを選択してクロック発生回路（
Ｂ）５の外部同期入力端子へ出力する選択回路（Ｂ）５
とにより構成される。
【０００７】次に動作を説明する。
【０００８】前述のモード信号９が外部クロック信号１
に同期させて動作させるような値の場合は、外部クロッ
ク信号１が、選択回路（Ａ）２及び選択回路（Ｂ）３を
経由してクロック発生回路（Ａ）２及びクロック発生回
路（Ｂ）３の外部同期入力端子へ入力される。分配回路
（Ａ）６及び分配回路（Ｂ）７は、系構成信号８に従っ
てクロック発生回路（Ａ）４又はクロック発生回路（Ｂ
）５の発生するクロック信号のどちらかを外部の装置へ
分配する。
に同期させて動作させるような値の場合は、外部クロッ
ク信号１が、選択回路（Ａ）２及び選択回路（Ｂ）３を
経由してクロック発生回路（Ａ）２及びクロック発生回
路（Ｂ）３の外部同期入力端子へ入力される。分配回路
（Ａ）６及び分配回路（Ｂ）７は、系構成信号８に従っ
てクロック発生回路（Ａ）４又はクロック発生回路（Ｂ
）５の発生するクロック信号のどちらかを外部の装置へ
分配する。
【０００９】モード信号９が外部クロック信号１に同期
させずに動作させるような値の場合は、系構成信号８の
値により、選択回路（Ａ）２は固定レベル信号をクロッ
ク発生回路（Ａ）４の外部同期入力端子へ出力すると共
に選択回路（Ｂ）３はクロック発生回路（Ａ）４の発生
するクロック信号をクロック発生回路（Ｂ）５の外部同
期入力端子へ出力するか、あるいは選択回路（Ａ）２は
クロック発生回路（Ｂ）５の発生するクロック信号をク
ロック発生回路（Ａ）４の外部同期入力端子へ出力する
と共に選択回路（Ｂ）３は固定レベル信号をクロック発
生回路（Ｂ）５の外部同期入力端子へ出力する。したが
って、クロック発生回路（Ａ）４とクロック発生回路（
Ｂ）５の発生するそれぞれのクロック信号は同期する。 そして、分配回路（Ａ）６および分配回路（Ｂ）７は系
構成信号８に従ってクロック発生回路（Ａ）４又はクロ
ック発生回路（Ｂ）５の発生するクロック信号のどちか
らを外部の装置へ分配する。
させずに動作させるような値の場合は、系構成信号８の
値により、選択回路（Ａ）２は固定レベル信号をクロッ
ク発生回路（Ａ）４の外部同期入力端子へ出力すると共
に選択回路（Ｂ）３はクロック発生回路（Ａ）４の発生
するクロック信号をクロック発生回路（Ｂ）５の外部同
期入力端子へ出力するか、あるいは選択回路（Ａ）２は
クロック発生回路（Ｂ）５の発生するクロック信号をク
ロック発生回路（Ａ）４の外部同期入力端子へ出力する
と共に選択回路（Ｂ）３は固定レベル信号をクロック発
生回路（Ｂ）５の外部同期入力端子へ出力する。したが
って、クロック発生回路（Ａ）４とクロック発生回路（
Ｂ）５の発生するそれぞれのクロック信号は同期する。 そして、分配回路（Ａ）６および分配回路（Ｂ）７は系
構成信号８に従ってクロック発生回路（Ａ）４又はクロ
ック発生回路（Ｂ）５の発生するクロック信号のどちか
らを外部の装置へ分配する。
【００１０】
【発明の効果】以上説明したように本発明は、２重化構
成のクロック装置を外部からのクロック信号に同期させ
ずに使用する場合でも、片方のクロック発生回路の発生
するクロック信号に他方のクロック発生回路の発生する
クロック信号が同期しているため、系構成信号が変化し
、２つの分配回路が分配しているクロック信号が一方の
クロック発生回路の発生しているクロック信号から他方
のクロック発生回路の発生しているクロック信号に変更
されても、外部装置へ分配するクロック信号が乱れない
という効果を有する。
成のクロック装置を外部からのクロック信号に同期させ
ずに使用する場合でも、片方のクロック発生回路の発生
するクロック信号に他方のクロック発生回路の発生する
クロック信号が同期しているため、系構成信号が変化し
、２つの分配回路が分配しているクロック信号が一方の
クロック発生回路の発生しているクロック信号から他方
のクロック発生回路の発生しているクロック信号に変更
されても、外部装置へ分配するクロック信号が乱れない
という効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】従来の２重化構成のクロック装置のブロック図
である。
である。
１ 外部クロック信号
２ 選択回路（Ａ）
３ 選択回路（Ｂ）
４ クロック発生回路（Ａ）
５ クロック発生回路（Ｂ）
６ 分配回路（Ａ）
７ 分配回路（Ｂ）
８ 系構成信号
９ モード信号
Claims (1)
- 【請求項１】 それぞれが外部周期入力端子に入力さ
れた外部からのクロック信号に同期したクロック信号を
発生可能な２つのクロック発生回路と、この２つのクロ
ック発生回路が発生する２つのクロック信号のどちらか
一方を系構成信号に従って選択し外部へ分配する２つの
分配回路とを有する２重化構成のクロック装置において
、それぞれが異なる一方の前記クロック発生回路の発生
するクロック信号と前記外部からのクロック信号のどち
らかを選択し他方の前記クロック発生回路の前記外部同
期入力端子へ出力する２つの選択回路を有し、前記外部
からのクロック信号に同期させずに使用する場合は、系
構成信号に従って前記２つの選択回路を制御し、どちら
か片方の前記クロック発生回路の発生するクロック信号
を他方の前記クロック発生回路の前記外部同期入力端子
へ接続し、前記２つのクロック発生回路の発生するそれ
ぞれのクロック信号を互いに同期させることを特徴とす
る２重化構成のクロック装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145991A JPH04278613A (ja) | 1991-03-07 | 1991-03-07 | ２重化構成のクロック装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4145991A JPH04278613A (ja) | 1991-03-07 | 1991-03-07 | ２重化構成のクロック装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278613A true JPH04278613A (ja) | 1992-10-05 |
Family
ID=12608961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4145991A Pending JPH04278613A (ja) | 1991-03-07 | 1991-03-07 | ２重化構成のクロック装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278613A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | ２重化クロック切替えの方法と装置 |
-
1991
- 1991-03-07 JP JP4145991A patent/JPH04278613A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH075949A (ja) * | 1993-06-18 | 1995-01-10 | Nec Corp | ２重化クロック切替えの方法と装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60229521A (ja) | デジタル信号遅延回路 | |
| JPH04278613A (ja) | ２重化構成のクロック装置 | |
| JP2745775B2 (ja) | 同期動作適合測定装置 | |
| JP2556169B2 (ja) | クロック切替回路 | |
| KR19980066883A (ko) | 다중컴퓨터 시스템의 클럭 생성장치 | |
| KR100210856B1 (ko) | 음성 신호 인터페이스 회로 | |
| JPS6379123A (ja) | クロツク分配回路 | |
| JP3145016B2 (ja) | セレクタ回路及びセレクタ装置 | |
| JP2929837B2 (ja) | 信号同期回路 | |
| JPS59131214A (ja) | 信号遅延回路 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JPH0774654A (ja) | 多重化回路 | |
| JPH08330932A (ja) | 同期回路制御装置 | |
| JPH01265633A (ja) | ビット位相同期回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH0444479A (ja) | 複数チャネル入力機能を有するハードコピー装置 | |
| JPS6094522A (ja) | デイジタルミキシング回路 | |
| JPH04302016A (ja) | 基準信号発生回路 | |
| JPH02149015A (ja) | クロック分配方式 | |
| JPH0421231A (ja) | シリアル入出力通信方法 | |
| JPH05130065A (ja) | 疑似基準バースト発生回路 | |
| JPH0351893A (ja) | 画像表示装置 | |
| JPH0738424A (ja) | 従属クロック発生回路 | |
| JPH05233849A (ja) | 半導体装置 | |
| JPH03235540A (ja) | タイミングパルス発生回路 |