JPH0760104B2 - スマート・センサ装置 - Google Patents

Description

【発明の詳細な説明】 発明の背景 発明の分野 本発明はスマート・センサ装置に関し、特に、センサの
連続的な診断監視を許容し、かつセンサによって監視さ
れている要素が実際のもしくは内在した故障を示して異
常であるときにはいつも、詳細な診断信号処理並びに分
析でもって遠隔プロセッサをわずらわせることなく、遠
隔プロセッサを介してオペレータに警報するようにし
た、分布データの収集、処理並びに分析装置に関するも
のである。

関連技術の説明 要素の監視装置は、伝統的に、原子力プラントのような
処理プラントの全体を通して、プラントの主な要素を監
視する遠隔的に配置されたセンサに、直接コンピュータ
が接続された中央化された装置であった。これらの装置
において、遠隔プロセッサはセンサの状態を監視して要
素の状態を決定する。これらの伝統的な装置において、
コンピュータは、センサ信号を処理し分析するのに比較
的多くの時間を費やし、このことは、監視され得るセン
サ／要素の数を制限する。プラント診断監視を行うため
に現在用いられているものには主に２つの方法がある。
第１の方法は、中央場所においてプラント内のすべての
センサ・データを処理することである。中央監視装置は
一度に１つのセンサ信号を処理しかつ分析し、そしてサ
ービスもしくは修理が必要とされるときにはオペレータ
に警報する。かかる設備は、適切な場所に配置された広
範囲に渡るセンサ処理兼分析装置のすべてを有するとい
う長所を有しているが、いくつかの欠点もある。最近の
診断アルゴリズムは、スペクトル分析（spectral analy
ses）のような計算的に集中したディジタル信号処理ア
ルゴリズムを用いて、分析されるべきディジタル数のシ
ーケンスにセンサ信号を変換することに依存している。
かかる現行技術状態のディジタル・コンピュータ・シス
テムの使用をもってしても、広範囲のディジタル信号処
理アルゴリズムが必要とされるときに、時折は、監視さ
れ得るセンサの数が制限され得る。中央場所にのみ配置
された設備で多重センサ診断監視を行うことのもう１つ
の欠点は、各センサに対する配線（cabling）の価格で
あり、そして各センサごとにドロップさせることと共に
多重センサ・データ通信機構を履行する価格である。ど
のような配線の論争点も、現存するもしくは新しい原子
力プラントに設置される装置にとって極めて重要であ
る。さらに、プラント全体にわたるセンサのための配線
の走行は異なった長さであるので、異なった信号条件付
けパラメータを有する信号条件付け回路が、各異なった
センサの型に対して必要であり、さらに保守の問題を悪
化させる。

第２の方法は、要素センサからのデータを記録するため
にプラント全体にわたってサービス職員により運ばれ
る、コンピュータもしくはアナログ記録装置のような携
帯可能な監視装置を使用することである。この方法は、
主要な装置にではなくサービス職員にかなりの量のやり
繰りを与えることとなる。

種々のセンサを用いた主要なプラント要素に対する診断
監視技術は、高い有用性を達成するに際して貴重であ
り、またポンプ、バルブ及びモータのようなプラントの
要素の保守価格を下げる際にも価格を発揮することが分
かっている。診断監視とは、代表的には、要素が正当に
作用しているということが既知であるときのセンサの或
る処理量を記録し、そして量の変化を監視することであ
る。これらの変化は故障に先立って良好に観察され、多
くの場合、的確な問題が診断される。診断監視を用いた
サービス機構は、それ故、故障が発生する前に必要な部
品並びに計画的な保守を注文する機会を有する。

発明の概要 本発明の目的は、遠隔コンピュータがその制限されたリ
ソースを診断監視システム制御及びオペレータ・インタ
ーフェースに向けるのを許容して、要素の監視及び診断
の処理並びに分析を配分することである。

本発明のもう１つの目的は、プロセス・プラントにおけ
る診断監視を改良することである。

本発明のさらにもう１つの目的は、単一の遠隔プロセッ
サによって監視され得るプラント要素の数、従ってプラ
ント要素の数を増やすのを許容することである。

また、本発明の目的は、多くのセンサ及び要素を監視す
る能力を犠牲にすることなく、技巧を凝らしたセンサ信
号分析技術の使用を可能とした装置を提供することであ
る。

本発明のさらなる目的は、プラント要素の監視装置に関
連した保守価格を減ずることである。

本発明のさらにもう１つの目的は、プラントの有用性、
信頼性並びに平均余命を改良することである。

本発明のもう１つの目的は、プラントの配線を最小にす
ることである。

本発明の目的は、少なくとも２つの信号を同時に監視す
る装置を提供することである。

本発明のさらにもう１つの目的は、プラント要素の監視
を拡張するのを容易にすることである。

上述の目的は、分析される信号源である要素センサに接
近した配分場所においてすべてのプラント要素を監視す
ることを含むスマート・センサ装置によって達成され
る。わずかにあらかじめ条件付けられたアナログ・セン
サ信号は多重化され、そしてデータ収集区分に与えられ
る前に利得を調節しかつセンサ信号をろ波するセンサ信
号前処理区分によってさらに条件付けられる。データ収
集区分はまた、制御区分からの指令に基づいて、センサ
の選択や利得等をも制御する。アナログ信号は、データ
収集区分によりディジタル・サンプルに変換され、そし
て直接メモリ・アクセス技術を用いてディジタル信号処
理区分のデータ・メモリに記憶される。ディジタル信号
処理区分は、一度充分なセンサ・データが収集されてし
まうと、既知のディジタル信号処理技術を用いて適切な
処理を行う。処理ルーチンは、制御区分から新しいルー
チンをダウンロード（downloading）することによって
変更され得る。処理が完了すると、ディジタル信号処理
区分はその結果を制御区分に通信し、該制御区分は、平
均のセンサ信号をしきい値と比較するというような分析
技術によりプラント要素が正当に動作しているか否かを
決定する。次に、制御区分は、遠隔プロセッサに警報メ
ッセージを送ることができる。センサ信号が処理されて
しまうと、制御区分は、データ収集区分に適切な指令を
送ることにより、次のセンサもしくは一対のセンサを選
択する。

これら並びに他の目的及び長所は、添付図面を参照して
以後充分に説明される構成及び動作の詳細から明瞭とな
るであろう。なお、全図面を通じて同じ番号は、同一も
しくは相当部分を示す。

好適な実施例の説明 第1A図〜第1C図に示されるスマート・センサ装置10は、
要素センサ12と遠隔プロセッサ14との間に位置付けられ
ている。スマート・センサ装置10は、アナログの可変周
波数のもしくはディジタルのセンサ12から条件付けられ
た静的及び動的信号を収集し、センサ12によって監視さ
れる要素の状態を決定するために必要な信号処理及び分
析を局部的に行う。スマート・センサ装置10は、関連の
分析結果を遠隔プロセッサ14に送り、該遠隔プロセッサ
14は、いくつかの異なったスマート・センサ装置モジュ
ールからの結果を受信する。それにより遠隔プロセッサ
14は、センサ信号をサンプリングし、処理し、かつ分析
するという時間のかかる仕事から解放され、従って、そ
の診断監視能力及び柔軟性を増加する。スマート・セン
サ装置10は、以下の４つの異なった区分を含んでいる： 制御区分16、センサ前処理区分18、データ収集区分20及
びディジタル信号処理区分22。

制御区分16（第1C図）は、制御プロセッサ24によって生
成されかつ他の区分に伝送される指令を通して、センサ
12間、並びに遠隔プロセッサ14との通信間のインターフ
ェース及び切換えのすべてを制御する。制御区分16は、
遠隔プロセッサに転送されるべきデータ、もしくはダウ
ンロードされた（downloaded）プログラムを記憶するた
めのデータ・メモリと一緒に、スマート・センサ装置10
を制御することと関連した制御プログラムを記憶するた
めのプログラム及びデータ・メモリ26を含んでいる。デ
ィジタル−アナログ変換器28は検査信号を生成し、該検
査信号は、装置10のデータ収集区分20の部分の較正を確
認するために、センサ前処理区分18に与えられる。制御
プロセッサ24は、通信インタフェース30を介して遠隔プ
ロセッサ14と通信する。該制御プロセッサ24はまた、通
信インタフェース30を介して局部プロセッサ74とも通信
する。局部プロセッサ74は、装置10及びセンサ12で問題
を診断するために保守技術者によって、もしくは、どん
な遠隔プロセッサ14を用いられない応用において用いら
れ、そしてデータは、スマート・センサ装置10から周期
的に回収される。プロセッサ25もまた、センサ・データ
・ハイウェイを渡って通信することができる。センサ・
ハイウェイは、１つの通信リンクを渡っていつかのスマ
ート・センサ装置10と遠隔プロセッサ14との間の通信を
可能とし、このように、現場での長いケーブルの走行を
一層最小にすると共に、拡張を容易にする。制御プロセ
ッサ24は、局部的な並列及び直列のデータ母線を渡っ
て、それぞれディジタル信号処理区分22及びデータ収集
区分20と局部的に通信する。制御プロセッサ24は、遠隔
プロセッサ14もしくは局部プロセッサ74から、ダウン・
ロードされるプログラムを受信し、それらプログラムを
それ自身のメモリ、もしくはディジタル信号プロセッサ
区分メモリ72内にロードすることができる。制御プロセ
ッサ24はまた、操作モードの変更を為すようディジタル
信号処理区分22及びデータ収集20に指令する。

センサ前処理区分18（第1A図）は、データ収集区分20の
ためにセンサ信号を発送しかつ条件付けるための義務を
有する。センサ前処理区分18は、少なくとも２つのセン
サ処理モジュール40を含んでおり、その各々は、複数の
センサ12からの信号を条件付けもしくは調整することが
できる。センサ12は、入力マルチプレクサ42に接続さ
れ、該入力マルチプレクサ42は、選択されたセンサ信号
を、切換ユニット46によって可能化される利得及びフィ
ルタ特性を有する調節可能な利得の低域フィルタ44に与
える。フィルタ44の利得及びしゃ断周波数は、データ収
集区分20からのディジタル制御ワードによって調節され
る。回転速度計からのようなディジタル・パルス・セン
サ信号及び可変周波数ディジタル・センサ信号は、セン
サ前処理区分18を通して直接制御プロセッサ24に与えら
れる。制御プロセッサ24はこれらの型の信号を直接、監
視する。

サンプリング制御コンピュータ50の制御下で、データ収
集区分20（第1A図及び第1B図）は、サンプルホールド回
路52及び54を用いてセンサ信号をサンプリングしかつ保
持する。サンプルホールド回路52及び54の出力は、マル
チプレクサ56に与えられ、該マルチプレクサ56の切換
は、サンプリング制御コンピュータ50によって制御され
る。マルチプレクサ56は、１つのセンサ信号の収集が要
求されるとき１つの位置に固定され、そして時間的相関
関係が要求されるとき、２つの異なったセンサ信号の収
集を可能とするよう、各サンプルごとに一度切換えが行
われる（toggled）。マルチプレクサ56の出力は、アナ
ログ信号をディジタルのサンプルに変換するアナログ−
ディジタル変換器58に与えられる。ディジタル・サンプ
ルは、データ・インタフェース60を通してディジタル信
号処理区分22に転送され、ここにデータ・インタフェー
ス60は、メモリ72内に、サンプリングされたセンサ・デ
ータの１つもしくは２つのチャンネルの直接メモリ・ア
クセス転送を行う。

ディジタル信号処理区分22（第1B図）は、プロセッサ70
を含んでおり、該プロセッサ70は制御プロセッサ24から
の指令に基づいてメモリ72内に記憶されたサンプルデー
タをディジタル的に処理する。ディジタル信号プロセッ
サ70は、本明細書にも参照によって組み込まれた1975
年、Prentice−HallのOppenheim等によるディジタル信
号処理に記載されたような既知のディジタル信号処理ア
ルゴリズムに従って、フィルタリング、スペクトル分
析、相互関係、比較等のような動作を行う。データ処理
動作の結果は、制御プロセッサ24に送られ、制御プロセ
ッサ24は、データを分析し、既知の診断技術を用いて、
異常状態が存在するか否かを決定する。このような既知
の診断技術としては、例えば、本明細書にも参照によっ
て組み込まれたEPRIレポート番号EPRI CS−1938のブレ
イトン点における振動信号分析並びに音響発生監視（Vi
bration Signature Analysis and Acoustic Emission M
onitoring at Brayton Point）に記載されたものがあ
り、それにおいては、予想されるセンサ及び要素の値
を、実際の値と比較する。もし異常状態が生じると、制
御プロセッサ24は、インタフェース30を通して遠隔プロ
セッサ14に警報し、また代替的には、通信インタフェー
ス30の局部ポートに局部プロセッサ74が接続されている
場合には、該局部プロセッサ74に警報する。

スマート・センサ装置10は、５つの異なったモードで動
作することができる。遠隔指令モード及び局部指令モー
ドは、通信インタフェース30を通して制御指令を与え
る、遠隔プロセッサ14、もしくは局部プロセッサ74のよ
うな外部の装置を介して、装置を相互作用的に制御する
ことを意味する。正常の可変速度モード及び過渡モード
は、プラント要素を監視し異常のセンサ信号状態が観察
されるときにのみ、プロセッサ14にメッセージを通信す
る動作のスタンドアロン・モード（stand−alone mode
s）である。

遠隔指令モードは、高速遠隔プロセッサ・ポートもしく
はセンサ・データ・ハイウェイを渡り遠隔プロセッサ14
からの指令を受信することによって附勢される。もし指
令の後にデータがあるならば、それは、メモリ72内に入
れられるべきソフトウェアであるか、もしくは各センサ
12に関連するデータ上で行われる動作を制御する変数の
いずれかである。指令は、センサに関係した動作を行う
よう、もしくはかかる動作の結果を遠隔プロセッサ14に
通信するよう、スマート・センサ10に指示し得る。

局部指令モード動作は、制御命令が通信インタフェース
30の局部制御ポートを通して携帯用コンピュータのよう
な局部プロセッサによって与えられるということを除い
て、遠隔指令モードの動作と同様である。局部プロセッ
サは、携帯用レコーダとして、及び／またはサービス／
較正装置として用いられる携帯用ディジタル・コンピュ
ータであって良い。局部指令モードの間中、遠隔指令モ
ードは、不能とされる。

主モードである正常モードは、プラント要素が定常もし
くは安定状態にある間に動作し、そして指令モードは活
性されない。制御プロセッサ24が故障の発生もしくは今
にも起ころうとしている故障を表し得るいくつかのあら
かじめ定められた異常センサ信号状態の１つを観察する
とき、制御プロセッサ24は遠隔プロセッサ14に警報し、
次にもし所望ならば、遠隔プロセッサ14は、遭難におけ
る要素の監視を直接制御することができるように、遠隔
指令モードを開始する。一般に正常モードは、直接セン
サ・データ監視の時間のかかる仕事から遠隔プロセッサ
14を解放する。

可変速度モードは、外部制御器から、もしくは例えば、
可変の速度プラント要素における回転速度計信号の変化
の検出によって附勢される。この監視モードは、あらか
じめ定められた速度もしくは速度増分において要素セン
サ12を監視する、特別の信号処理及び分析ルーチンの実
行の結果生じる。一般に分析の結果は、直ちに、遠隔プ
ロセッサに利用される。

制御プロセッサ24が特定のトリガ事象もしくはイベント
を認めるときはいつも、過渡モードが附勢される。トリ
ガ事象は、ディジタル入力信号における変化、もしくは
要素センサ信号の状態における異常変化のいずれかであ
る。このモードにおいて、感知された信号のサンプリン
グがしばしば生じ、特別のセンサ信号処理の結果は、直
ちに遠隔プロセッサ14に利用されるであろう。

第2A図及び第2B図は、第１図のセンサ前処理モジュール
40の１つを詳細に示す。該モジュール40は、しゃ断周波
数の１オクターブ内で72dBのダイナミックレンジ及び10
dBのロールオフ（rolloff）を与える。入力マルチプレ
クサ80（第2B図）は、チャンネル選択ラッチ82内に記憶
されたチャンネル選択信号に基づいて７つのアナログセ
ンサ信号の１つもしくは検査信号を選択する。チャンネ
ル選択ビットは、データ収集区分のサンプリング制御コ
ンピュータ50によって供給される。適切な入力マルチプ
レクサAD7507は、アナログ・デバイス（Analog Devic
e）から入手可能であり、そして適切なラッチ74HC373
は、ナショナル・セミコンダクタ（National Semicondu
ctor）から入手可能である。差動センサ信号は、Analog
DeviceからのAD625増幅器のようなプログラム可能な利
得制御増幅器に与えられる。増幅器84の利得は、抵抗回
路網88を通してAD7507のような利得制御マルチプレクサ
86によって設定される。抵抗回路網88は、以下の抵抗値
の抵抗器を有する対称回路網である： 20k、10k、4.99k、2.49k、1.24k、619、1.24k、619、1.
24k、2.49k、4,99k、10k、及び20k。利得制御マルチプ
レクサ86は、コンピュータ50からのビットを受信しかつ
74HC373ラッチであって良い利得選択ラッチ90によって
制御される。プログラム可能な利得制御増幅器84の出力
は、マルチプレクサ94（第2A図）に取り付けられた抵抗
器アレイ92に与えられる。マルチプレクサ95は、増幅器
97及び抵抗器アレイ98を通して、第１のプログラム可能
なフィルタ96に差動信号を出力する。マルチプレクサ94
及び95は、AD7507マルチプレクサであって良く、他方、
抵抗器アレイ92及び98は各々255k、127k、6.4k、31.6
k、15.8k、7.68k、3.74k、及び1.69kの値を有する抵抗
器を含んでいる。増幅器97は、実際、フィルタ96の第１
段階増幅器であり得る。マルチプレクサ94及び95による
入力92及び出力98抵抗器の選択はデータ収集区分20のサ
ンプリング制御コンピュータ50からの周波数選択制御ビ
ットを受信する。74HC373のような周波数選択ラッチ100
によって制御される、センサ信号は、ナショナル・セミ
コンダクタから入手可能なMF6−50、もしくはより安定
なMF60型のような低域のプログラム可能な６極フィルタ
92、102及び104によってろ波される。プログラム可能な
フィルタ96、102及び104のしゃ断周波数及びロール・オ
フの特性は、RCA74HC4051のようなマルチプレクサ106に
よって生成されるブロック信号によって制御される。ク
ロック周波数は、しゃ断周波数の50倍である。マルチプ
レクサ106は、デール（Dele）から入手可能なXO−438の
ような１メガヘルツのクロック108、及びモトローラ（M
otorola）から入手可能なMM74HC73とMC14018Bのような
割り算器110−116によって与えられる種々のクロック信
号から選択する。

フィルタ及び利得制御されるセンサ信号は、アナログ・
デバイス（Analog Device）からAD585として入手可能な
第３図のサンプルホールド回路52及び54の１つに与えら
れる。サンプルホールド・パルスは、制御プロセッサ24
によって発生される、インテル（Intel）からの8751の
ようなサンプリング制御コンピュータ50は、一般に入手
可能なVERT137を経てデータ収集制御チャネル母線136を
渡り、制御プロセッサ24からの指令及びサンプリング・
クロック信号を受信する。ラッチ可能化デコーダ138を
通るサンプリング制御コンピュータ50は、データ母線14
0を渡って送信され、センサ前処理区分18のラッチ82、9
0及び100内に与えられるチャンネル、利得及び周波数選
択ビットをラッチする。該デコーダ138は、既知の３か
ら８ビットまでのデコーダである。サンプリング・コン
ピュータ50は、またアナログ−デイジタル変換器58に与
えられるべきサンプルを選択するように、モトローラ
（Motorola）から入手可能な4053マルチプレクサであっ
て良いマルチプレクサ56を制御する。A/D変換器58は、
アナログ・デバイスから入手可能なAD7572であって良
い。

変換の開始は、サンプリング制御コンピュータ50によっ
て制御され、A/D変換器58は変換を終了したとき、それ
をサンプリング・コンピュータ50に示す。A/D変換器58
の出力は、データ母線146を渡って74HC373のようなデー
タ・ラッチ148に転送される。コンピュータ50はまた、
同じく74HC373ラッチであって良いアドレス・ラッチ150
内に記憶されていて、データ収集制御チャンネル136を
渡り制御プロセッサ24から受信される開始アドレスに基
づいて、適切なアドレスを出力する。データ及びアドレ
スがラッチ148及び150内に記憶された後、直接メモリ・
アクセス（DMA）制御回路152は、ラッチ148におけるデ
ータを、ラッチ150のアドレスによって指定されるディ
ジタル信号処理区分22のメモリ72における記憶場所に転
送するよう附勢される。DMA転送は、変換器58の最大サ
ンプリング率の、200kHzの転送周波数で動作し得る。直
接（ダイレクト）メモリ・アクセス転送が達成されたと
き、DMA制御回路152は、サンプリング制御コンピュータ
50に通報する。

DMA制御回路152の詳細が第４図に示されている。DMA開
始信号がDMA制御回路152に与えられると、データラッチ
148に対する出力ラッチ可能化信号がインバータ回路154
によって発生され、そしてＤフリップ−フロップ156
は、直接メモリ・アクセスが進行中であるということを
サンプリング制御コンピュータ50へ戻り示すためにリセ
ットされる。DMA開始信号は、排他的論理和回路158を通
してJkフリップ−フロップ160に与えられ、該Jkフリッ
プ−フロップ160は、保持要求信号をディジタル信号プ
ロセッサ70に出力する。保持承認信号が、遅延の後、イ
ンバータ162を通してＤフリップ−フロップ164に与えら
れると、NANDゲート166、及びその後のインバータ168と
170は、ディジタル信号処理区分22のメモリ72に与えら
れるDMA書込み可能化、及びDMAチップ選択信号を生成
し、そしてこれらの信号は、少なくとも約100ナノ秒の
幅を有していなければならない。この幅は、Ｄフリップ
−フロップ164によるプロセッサ70からのクロック−ア
ウト１信号のクロッキングによって確保される。インバ
ータ170の出力はまた、アドレス・ラッチ150及びデータ
・ラッチ148の出力をも附勢し、Ｄフリップ−フロップ1
56をリセットすることによってDMA転送が達成されてし
まったことを承認する。転送の完了に関連するクロック
信号が、Ｄフリップ−フロップ164に与えられると、そ
れはリセットされ、それによりJkフリップ−フロップ16
0をプレセットし、プロセッサ70が正常の動作を再開す
るのを許容する。

第5A図〜第5F図は、サンプリング制御コンピュータ50に
よって行われるプロセスは示す。プロセッサ50がスマー
ト・センサ10における共通のリセットによって初期設定
される（ブロック200;第5A図）と、プロセッサ50は、デ
ータ収集制御チャンネル母線136のシリアル線を渡る指
令を受信するのを待つ（ブロック202）。指令が有効で
あるか否かについて決定が為され（ブロック204）もし
有効でないならば、エラー・メッセージが制御プロセッ
サ24に送られる（ブロック206）。もし指令がセンサ前
処理区分18の周波数選択及び利得制御設定のうちの設定
を指示するならば、プロセスは、適切な値を出力する
（ブロック210）。次に、指令が単１つのチャンネル
の、もしくは複式のチャンネルのサンプリングに対する
ものであるか否について決定が為される（ブロック20
8）。もし指令が単１つのチャンネルのサンプリングを
示すならば、サンプリングホールド回路52（第１のチャ
ンネル）がA/D変換器58に対する入力として使用される
べきであるということを該指令が指示するか否かに関す
る決定が為される（ブロック214）。もし、指示するな
らば、第１のマルチプレクサ（MUX1）のチャンネルが可
能化され（ブロック216）、その後、アドレス・ラッチ1
50に開始アドレスを出力すること（ブロック218）が続
く。開始アドレスは、データ収集及び制御チャンネル母
線136を渡って制御プロセッサ24から受信されるセンサ
・サンプリング指令の部分である。もし第２のチャンネ
ルが選択されたならば、該第２のチャンネルが可能化さ
れ（ブロック220）、その後、開始アドレスの出力が続
く（ブロック222）。次に、外部の割込み（インタラプ
ト）が可能化され（ブロック224;第5B図）、その後、ル
ープ（ブロック226）が続き、該ループは、インタラプ
ト・ルーチン（ブロック228）によるブール変数の設定
を待つ、このインタラプト・ルーチン（ブロック228;第
5C図）は、単に外部のインタラプトを不能化し（ブロッ
ク230）、外部のインタラプト・ピンにおいて制御区分1
6からのサンプルクロック信号の存在を示すブール変数
を設定し（ブロック232）、そしてリターンする（ブロ
ック234）。

次に、A/D変換器58が附勢され（ブロック236;第5B
図）、該変換器の出力は、ラッチ148内に記憶され、そ
してコンピュータ50は、変換の完了を待つ（ブロック23
8）。外部のインタラプトが可能化され（ブロック24
0）、その後、サンプル・クロック・インタラプトを待
つ（ブロック242）ことが続く。第２のサンプル・クロ
ックが到着すると、先の変換がデータ・ラッチ148内に
ラッチされるのと同時にA/D変換器58が開始される（ブ
ロック244）のを可能とする。変換器58が開始された
後、DMA転送が開始される（ブロック246）。DMAが完了
する（ブロック248;第5D図）と、制御プロセッサ24によ
って指令されるデータ点の数が取られたか否かについて
決定が為される（ブロック250）。もし取られたなら
ば、外部のインタラプトが不能化され（ブロック25
2）、その後、サンプリングが完了したということを制
御プロセッサ24に指示する（ブロック254）。この指示
は、制御プロセッサ24が、ディジタル信号処理区分22に
信号分析を開始する指令を送り、かつデータ収集区分18
にもう１つのセンサをサンプルする指令を送るのを可能
とする。もしすべてのサンプルが未だ得られていないな
らば、新しい直接メモリアクセス転送アドレスがアドレ
ス・ラッチ150に出力され（ブロック256）、その後、サ
ンプリング・ループの頂部に戻る。

もし複式のチャンネル・サンプリングが生じるべき場合
には、直接メモリ・アドレス転送に対する交互のアドレ
スがアドレス・ラッチ150に与えられている間に、マル
チプレクサ58の交互の入力が選択されるということを除
いては、プロセスは、単一チャンネルに関して前述した
ものと実質的に同じである。複式の、すなわち２つのチ
ャンネル・サンプリング指令は、DMA記憶に対する２つ
の開始アドレスを含んでいる。

最初に、マルチプレクサ・チャンネル１（MUX1）が可能
化され（ブロック258;第5A図）、その後、ラッチ150に
開始アドレスを記憶する（ブロック260）。次に（第5E
図）、外部のインタラプトが不能化され（ブロック26
2）、その後、サンプル・クロック信号を待つ（ブロッ
ク264）。次に、A/D変換器が開始され（ブロック26
6）、他方、ラッチ148は新しいサンプルを得るために附
勢され、従って、起動に関連した不能な先のサンプルは
捨てられる。変換が完了する（ブロック268）と、マル
チプレクサ56は、サンプルホールド回路54から変換器58
にサンプルを転送するために可能化される（ブロック27
0）。ラッチ148の附勢を含めて変換器58が附勢され（ブ
ロック278）、サンプルホールド回路52から得られた先
のサンプルに対しDMA転送を開始する（ブロック274）。
DMAが完了する（ブロック276）と、サンプルホールド回
路54に接続される、マルチプレクサ・チャンネル２（MU
X2）の出力に対する新しいアドレスが出力される（ブロ
ック278）。先に附勢された変換が完了すると（ブロッ
ク280;第5F図）、サンプルホールド回路52に対するマル
チプレクサ・チャンネル１（MUX1）が可能化される（ブ
ロック282）。次に、外部インタラプトが可能化され
（ブロック284）、その後に、サンプルクロック信号を
待つインタラプト待ちループ（ブロック286）が続く。
サンプルクロック信号が到着すると、変換器58が開始さ
れ（ブロック288）、その後に、マルチプレクサ・チャ
ンネル２からのサンプルのDMA転送（ブロック290）が続
く。DMA転送が完了すると（ブロック292）、すべてのサ
ンプルが収集されたか否かに関する決定が為され（ブロ
ック294）、そしてもしすべてのサンプルが収集された
ならば、外部インタラプトが不能化されて（ブロック29
6）、サンプル完了メッセージが制御プロセッサ24に送
られる（ブロック298）。もしデータのサンプリングが
完了していないならば、マルチプレクサ１からのサンプ
ルを記憶するための場所を指示する新しいアドレスがラ
ッチ150内に記憶される（ブロック300）。

DMA転送の開始において、ディジタル信号プロセッサ70
（第６図）は、データ収集区分20からのDMA保持指令を
受信し、動作の一時停止後それを承認もしくは肯定す
る。適切なディジタル信号プロセッサは、TMS32020プロ
セッサとしてTexas Instrumentsから入手可能である。D
MAの転送中、書込み可能化信号がRAM301に与えられ、デ
ータ母線300に関するデータ・サンプルが、アドレス母
線302に関するアドレスに記憶される。正常のメモリ動
作は、PROM306及びRAM301の双方に対して待ち状態制御
回路304によって指示される。適切な待ち状態制御回路
は、Texas InstrumentsのTMS32020ユーザ・ガイドに記
載されている。

すべてのサンプルがRAM301内に記憶されてしまうと、制
御区分16からの指令を受信した後、ディジタル信号プロ
セッサ70は、サンプルに関する適切なディジタル信号処
理を行う。該処理を行うための制御プログラムは、最初
から、プログラム可能なリード・オンリ・メモリ（PRM
O）306に記憶されており、そしてRAM301がより早いので
メモリ306からRAM301に移されて、プロセッサ70によっ
て高い実行速度を可能とする。処理の結果は、プロセッ
サ24への転送の受信の承認もしくは肯定応答（アクノレ
ッジ）がプロセッサ70に割込む（インタラプト）ことに
よって示されるインタラプトの初期接続手順機構を用い
て、出力ラッチ310を経て並列データ母線320を渡り、制
御プロセッサ24に出力される。プロセッサ70への転送は
同じ方法で承認（アクノレッジ）される。出力ラッチ31
0は、新しいディジタル信号処理プログラム並びに指令
がディジタル信号プロセッサ70に転送されるのを可能と
する双方向ラッチである。適切なPROMは、インテル（In
tel）から入手可能な27C64であり、適切なRAMは日立か
ら入手可能な62256であり、一方適切な単方向及び双方
ラッチは、74HC373ラッチから創設され得る。

第7A図−第7E図に示されるディジタル信号プロセッサ70
によって実行されるプロセスは、ディフォルトを設定す
ることによって（ブロック350）かつ上述の、PROMからR
AMへの制御プログラムの転送のような他の処理を実行す
ることによって開始される。次に、プロセッサ70は、指
令が出力ラッチ310内に記憶されたことを示すインタラ
プトを待つ（ブロック352）。指令が受信されると、該
指令は、それが有効な指令であるか否かを決定するため
にチェックされる（ブロック354）。もし有効な指令で
ないならば、エラー・メッセージが制御プロセッサ24に
送られる（ブロック356）。もし、それが有効な指令で
あるならば、該指令は、いくつかの長い指令であり得る
指令リストに加えられる（ブロック358）。この検査
は、例えば128のサンプルを取り特定のセンサを選択し
かつサンプリングするための最初の指令を含み、その最
初の指令の後、サンプルを平均することのような作用を
行う指令が続き、さらにその後、結果を制御コンピュー
タ24に出力する指令が続く。最後の指令でないならば
（ブロック360）、プロセスは、次の指令を待つために
ループ・バックする（ブロック352）。もしそれが最後
の指令であるならば、指令リストは、受信の順番で処理
される（ブロック362）。すべての指令が処理されてし
まうと、完了メッセージが制御プロセッサ24に送られる
（ブロック364）。

第7B図は、指令リストを処理するためのループを示す。
リスト上の第１の指令が処理され（ブロック366）た
後、もう１つの指令がリスト上にあるか否かに関して決
定される（ブロック368）。もしもう１つの指令がなけ
れば、リターンが生じる（ブロック370）。

第7C図は、命令を処理するために行われるブロック366
のステップを示す。最初に、指令がデータを処理すべき
であるか、もしくは結果を通信すべきであるかに関して
決定（ブロック372）が為される。もし通信がタスクで
あるならば、プロセッサ70は、プロセッサ24に伝送され
るべきデータに対する検査合計を生成し（ブロック37
4）、送られるべきデータに該検査合計を付加し、そし
て初期接続手順インタラプトがプロセッサ24から受信さ
れるごとに、ラッチ310を通して一度にデータの１ワー
ドだけを出力するデータ送信ルーチンを呼び出す。この
ルーチンは、当業者によって提供され得る。次に、リタ
ーンが生じる（ブロック378）。

もし、結果が通信されるべきであることを指令が指示し
ないならば、プロセスが静的プロセスであるか否かにつ
いて決定が為される（ブロック380）。もしプロセスが
静的プロセス（静的プロセスとは、10Hzより低い非常に
低周波の信号を意味する）であるならば、収集されたデ
ータに対するディジタル・フィルタのパラメータが、記
憶されたセンサ信号の型に従って決定される（ブロック
382）。これらのパラメータは、センサをフィルタ特性
に相関させるテーブルに記憶される。次に、適切なフィ
ルタ・ルーチンが行われ（ブロック384、その後、リタ
ーン（ブロック386）が続く。

もしプロセス・データ指令が動的データに対するもので
あるならば、バッファが定義もしくは確定されるべきで
あるということを指令が特定するか否かについて決定が
為される（ブロック390;第7D図）。もし入力及び出力バ
ッファのようなディジタル信号処理バッファが定義もし
くは確定されるべきであるならば、バッファ定義もしく
は確定の型について決定が為される（ブロック392−39
8）。適切な指令に対して適正な設定作用が行われ（ブ
ロック400−406）た後、リターン（ブロック408−414）
が続く。入力バッファの確定（ブロック392）は、デー
タ収集区分からのデータがどこで見付けられるかを決定
する。結果のバッファは、単一ディジタル信号処理動作
からのデータの配置に対して確定されなければならな
い。これはまた、いずれかのDSP指令が実行される前に
確定されなければならない。ディジタル信号プロセッサ
70は、いくつかの信号処理動作からの結果を平均するよ
う指示されるので、平均バッファは、かかるデータを記
憶するよう確定されなければならない（ブロック39
6）。先に特定されたバッファのすべての長さは、デー
タ長指令によって設定される（ブロック398）。

もし指令が動的ディジタル信号処理指令であるならば、
指令の型は、実行されるべきプロセスの型に従って決定
される（ブロック416−426;第7E図）。もし指令がウイ
ンド指令であるならば、データは、適切なウインドによ
って修正され（ブロック428）た後、リターン（ブロッ
ク430）が続く。もしFFT（高速フーリエ変換）が指令で
あるならば、FFTが実行され（ブロック432）た後、リタ
ーンする（ブロック434）。もし０度及び360度間の位相
偏移に対する位相補償指令が入力されるならば、位相補
償が行われ（ブロック436）た後、リターンする（ブロ
ック438）。もし指令が、逆FFTが行われるべきであるこ
とを示すならば、逆FFTが行われ（ブロック440）た後、
リターンする（ブロック442）。もし指令が、バッファ
に結果を蓄積するためのものであるならば、次に、結果
が蓄積され（ブロック444）、その後リターンする（ブ
ロック446）。もし指令が、平均がゼロにセットされる
べきであるということを指示するならば、これが行われ
（ブロック448）た後、リターンする（ブロック450）。
第7E図の一番下に示されるように、動的ディジタル信号
処理指令の他の型は、メモリ306内に記憶されたルーチ
ンに適切なルーチンを単に加えることによって実行され
得る。

ディジタル信号プロセッサが出力ラッチ310に16ビット
出力の結果のいずれかの可変の数をロードすると、イン
タラプトは、第８図に示される制御区分16の制御プロセ
ッサ24に通信される。制御プロセッサ24は、好ましくは
インテル（Intel）から入手可能な8096プロセッサであ
る。アドレス／データ母線320上の結果は、ラッチ500へ
通され、制御プロセッサ24に利用される。プロセッサ24
のすべての動作は、PROM504及びRAM502によって制御さ
れる。適切なランダム・アクセス・メモリは、62256RAM
として日立から入手可能であり、そして適切なプログラ
ム可能なリード・オンリ・メモリは、27C64チップであ
る。ROM504からのプログラム、及びRAM502からのデータ
もしくはプログラムを検索するためのアドレスは、ラッ
チ508を介し、アドレス母線506を渡って転送されるアド
レスに基づいて検索される。アドレス・ラッチ508は、7
4HC373のような単一方向ラッチである。プログラム命令
もしくはデータは、好ましくは一般に、入手可能な双方
向ラッチ74HC245であるデータ・ラッチ500を介して、制
御プロセッサ24に逆転送される。

制御プロセッサ24が周辺装置にアクセスすることが必要
であるとき、制御プロセッサ24は、チップ可能化デコー
ダ512を介してチップ可能化信号を生成する。制御プロ
セッサ24は、チャンネル136に接続される一般に入手可
能なUART513を用いて、指令をデータ収集区分20に直列
的に通信する。制御プロセッサがディジタル信号プロセ
ッサ70と通信することが必要であるとき、かかる通信
は、結合の並列アドレス／データ母線320を渡って行わ
れる。制御プロセッサ24が遠隔プロセッサ14、ローカル
出力もしくはデータ・ハイウェイと通信するとき、かか
る通信は、インテル（Intel）から入手可能な、オン−
チップ同期通信制御器を有する8044チップのような通信
プロセッサ514を含んでいる、通信インタフェース30を
介して行われる。プロセッサ514は、いくつかのコンピ
ュータに接続される母線とインタフェースするのに適し
ている一般に入手可能な一般のRS422ドライバ516を通し
て、オン−チップ遠隔プロセッサと通信し得る。通信プ
ロセッサ514がローカル出力を通して通信するとき、エ
クサール（Exar）から入手可能なXL88C681のような一般
の非同期レシーバ／トランスミッタがマキシム（Maxi
m）から入手可能なMAX232のようなRS232ライン・ドライ
バと一緒に用いられる。通信はまた、センサ・データ・
ハイウェイ・インタフェース521を介してセンサ・デー
タ・ハイウェイを渡り遠隔プロセッサ14にも向けられ
る。

時々制御プロセッサ24は、センサ前処理区分10、データ
収集区分20及びディジタル信号処理区分22が正当に働い
ているか否かを決定するために装置全体に関する診断検
査を行う。かかる検査を行うために、制御プロセッサ24
は、既知のディジタル値をラッチ522にロードし、該ラ
ッチの内容をチップ可能化デコーダ512を介してD/A変換
器28に転送するのを可能化すると共に、種々の区分を制
御するためにデータ収集制御チャンネル母線136とアド
レス／データ母線320とを渡り、適切な可能化信号を転
送する。ディジタル・アナログ変換器28は、センサ前処
理区分18における入力マルチプレクサ42の入力ポートの
１つに接続される。あらかじめ決定された信号は、セン
サ前処理区分18によって条件付けられ、データ収集区分
20によってサンプリングされ、そしてディジタル信号処
理区分22によって分析される。検査信号の分析の結果
は、制御プロセッサ24によって予報された結果と比較さ
れ、２つの値が一致しないとき、すなわち差が受容可能
な誤差しきい値の外にあるときはいつも保守信号が送出
される。

第9A図は、制御プロセッサ24によって実行される主なプ
ロセスを示す。最初に、プロセスは、どの外部通信ポー
トが活性しているべきであることを決定し（ブロック60
0）、次に、活性ポートにリセットを送る（ブロック60
2）。制御プロセッサ24は、次に、PRMO504に対するディ
フォルト処理が行われたか否かを決定する。もし行われ
ていないならば、RAM502内に記憶されるべき制御プログ
ラムの検索を含むディフォルト処理が行われる（ブロッ
ク606）。適切なプログラムがロードされ、かつ制御プ
ロセッサ24によって実行されるべきタスクが確定される
と、制御プロセッサは、データ・サンプリングを制御す
るためのループに入る。

ループの開始において、プロセッサ24は、次に処理を行
うべきセンサ・タスクのいずれが、センサ・サンプリン
グ・シーケンス・テーブルを検査しているかを決定する
（ブロック608）。シーケンス・テーブルは、あらかじ
めPROM504に記憶されるか、もしくはプロセッサ14から
ダウン・ロードされ得、そして利得及びしゃ断周波数
と、サンプリング率と一緒に必要なマルチプレクサのチ
ャンネル及びサンプル数とに対する設定（セッティン
グ）を含んでいる。プロセッサ24は次にこの情報を指令
内に累積し、該指令は直列的もしくは逐次的にサンプリ
ング制御コンピュータ50に送られ（ブロック610）、そ
の後プロセッサ24は、特定されたデータ点の数の収集が
行われたことを示すサンプリング制御コンピュータ50か
らの通信を待つ（ブロック612）。プロセッサ24は次に
母線320を渡り、ディジタル信号プロセッサ70による適
切な処理を開始する指令を送る（ブロック614）。処理
の型もまたシーケンス・テーブルに記憶され得る。次
に、プロセッサは、処理が完了したというインジケータ
をディジタル信号プロセッサ70が出力するまで待つ（ブ
ロック616）。ディジタル信号処理が完了すると、制御
プロセッサ24は、結果が制御プロセッサ24によって検索
されるべきであるか否かを、例えば、シーケンス・テー
ブルからのスレショールドとの比較、もしくは信号のた
めに前もって記憶された基準値との比較によって決定す
る（ブロック618）。もし結果が検索されるべきでない
ならば、プロセッサ24は、指定されたセンサと関連した
タスクが完了してしまったということを反映するために
タスク・スケジューラを更新し（ブロック620）、次
に、通信インタフェース30を介して入力信号が要求され
たか否かについて決定する（ブロック622）。もし要求
されたならば、第9D図の入力通信ルーチンが呼出される
（ブロック624）。もし要求されなかったならば、処理
が停止されるべきであるか否かについて決定が為される
（ブロック626）。もし処理が停止されるべきであるな
らば、プロセッサ24は、開始処理インタラプトを待つ状
態（ブロック628）に入る。もし処理が停止されるべき
でなければ、シーケンス・テーブルから次のセンサ指定
を取る（ブロック608）ことによってセンサ・サンプリ
ングのためのルーブが続く。

もし分析処理の結果が制御プロセッサ24によって受信さ
れる必要があるならば、要求（リクエスト）がプロセッ
サ70に送られ（ブロック630）、その後第9B図に述べら
れる、ディジタル信号プロセッサ70からのデータを受信
するためのルーチンが呼び出される（ブロック632）。
もし受信後、ディジタル信号プロセッサ70からのデータ
が適切な工学単位に変換される必要があるならば、この
変換が行われ（ブロック634）、その後、処理されたデ
ータが遠隔プロセッサ14、局部ポートもしくはデータ・
ハイウェイに伝送されるべきであるか否かについて決定
が為される（ブロック636）。もし伝送されるべきであ
るならば、第9C図の出力通信ルーチンが呼び出される
（ブロック638）。

制御プロセッサ24が、受信されたデータに関するさらな
る分析を行うことも可能であり、そしてかかるさらなる
分析が必要であるか否かについて決定が為される（ブロ
ック640）。もし必要であるならば、データは、例え
ば、受信されたデータを最小及び最大値（スレショール
ド）と、また他のセンサ値と比較することによって分析
され（ブロック642）、そして警報が遠隔プロセッサ14
に送られるべきであるか否かについて決定が為される
（ブロック644）。もし警報が送られるべきであるなら
ば、第9C図の出力通信ルーチンが呼び出される（ブロッ
ク646）。

ディジタル信号プロセッサからデータを受信するための
通信ルーチンが第9B図に示されている。このルーチン
は、アドレス／データ母線320からのワードを入力し
（ブロック660）、かつプロセッサ70に肯定応答（ACK）
を送る（ブロック662）ことによって開始する。承認も
しくは肯定応答（アクノレッジ、ACK）は好ましくは、
インタラプトであるが指令語であっても良い。ディジタ
ル信号プロセッサ70からの通信における最初のワードが
メッセージの長さを示しても良いし、また特別のメッセ
ージ終結ワードが後で送られても良い。制御プロセッサ
24は、メッセージ終結が受信されたか否かについて決定
する（ブロック664）。もし受信されていなければ、プ
ロセスは続く。もしメッセージ終結が受信されたなら
ば、リターン（ブロック666）が生じる。

第9C図の外部通信出力ルーチンは、プロセッサ514に不
能化指令を送ることによって、通信が行われるべきチャ
ンネル以外のすべてのチャンネルを不能化する（ブロッ
ク670）ことによって開始する。プロセッサ24は、次
に、メッセージが完了する（ブロック674）まで一度に
１バイトのメッセージを送る（ブロック672）。適切な
通信プロトコルが使用されるべきである。メッセージが
送られた後、リターン（ブロック676）が生じる。

第9D図に示された入力通信ルーチンは、通信に対する要
求（リクエスト）について通信プロセッサ514に肯定応
答（アクノレッジ）することにより開始する。次に、メ
ッセージが受信されたチャンネル以外のすべてのチャン
ネルが不能化されるべきであるということを示す指令が
通信プロセッサ514に送られる（ブロック682）。次に、
制御プロセッサ24は、通信プロセッサ514からのメッセ
ージを受信する（ブロック684）。メッセージは検査合
計が正しいか否かを決定するために検査され（ブロック
686）、もし正しくなければ、誤り指示が、通信プロセ
ッサ514に送られ（ブロック688）、該通信プロセッサ51
4は、それを適切な通信装置に転送する。プロセッサ514
への適切な指令を用いて、すべてのチャンネルの可能化
を含むリターンが生ずる（ブロック690）。

もし受信されたメッセージが、制御プロセッサ・メモリ
502内にロードされるべきデータを含むならば（ブロッ
ク692）、該データは、適切なメモリ場所に移動され
（ブロック694）、その後、リターンが生じて（ブロッ
ク696）、すべての不能化されたチャンネルを可能化す
る。もしデータがディジタル信号プロセッサ（DSP）70
にダウンロードされる（ブロック698）べきであるなら
ば、DSP70に対してメッセージが構成され（ブロック70
0）、そしてプロセッサ70と通信するための通信ルーチ
ンが呼び出され（ブロック702）、その後、リターンし
て（ブロック704）、不能化されたすべてのチャンネル
を可能化する。もし処理が停止すべきである（ブロック
704）ことをメッセージが示すならば、停止処理フラッ
グが設定され（ブロック706）た後、リターンして、不
能化されたすべてののチャンネルを可能化する。もしデ
ータがセンサ処理タスク情報であるならば（ブロック71
0）、メモリ502内の適切なテーブルが更新され（ブロッ
ク712）、その後、すべての不能化されたチャンネル可
能化するリターン（ブロック714）が続く。もし特定の
特殊化されたタスクが活性状態もしくは非活性状態にさ
れる（activated or deactivated）べきであることをメ
ッセージが示すならば（ブロック716）、適切な状態が
設定される。かかるタスクは、要素が誤動作しているか
否かを決定するために制御プロセッサ24によって行われ
る分析の型を変更すべきであるかも知れない。状態の設
定後、リターンして（ブロック720）、不能化されたす
べてのチャンネルを可能化する。

本装置は、制御区分16において専門の診断システムを履
行することによって改善され得た。前述したように、前
処理モジュール40は、マルチプレクサ94及び95に関連し
たアンチ−アライアジング（anti−aliasing）回路を必
要とする、切り換えられるコンデンサ・フィルタを含ん
でいる。クロック区分と一緒に、アンチ−アライアジン
グ回路は、もし切り換えられるコンデンサ・フィルタが
用いられないならば、除去され得る。代用のフィルタ
は、異なったしゃ断周波数において18の極を必要とする
であろう。データ収集区分において、もしディジタル信
号プロセッサがDMA要求（リクエスト）を受け入れるに
は忙しすぎるならば、データ・サンプルは、次のサンプ
リング・クロックが生成されるとき失われる。このよう
な状況でデータが失われないよう、少なくとも16のサン
プルを記憶することができる記憶バッファを設けること
が可能である。もし価格が評価要素でないならば、制御
及びディジタル信号処理プログラムをダウンロードする
よりもむしろ、リード・オンリ・メモリを拡張するか、
もしくは磁気バブルメモリまたはフロッピ・ディスク・
ドライブのようなより遅い記憶装置を追加することによ
り、メモリの記憶容量を増すことが可能である。

本発明の多くの特徴及び長所が以上の詳細説明から明ら
かであり、従って本願では、その本当の精神並びに範囲
内にあるすべての特徴及び長所を包含するよう意図して
いる。さらに、当業者には、多くの変更及び変化が容易
に為されるであろうので、図示しかつ説明した構成及び
動作そのものに本発明を制限することを望むものではな
く、本発明の範囲内にある適切な変更及び等価物のすべ
てが考慮されるべきである。

【図面の簡単な説明】

第1A図〜第1C図は、スマート・センサ装置10の要素を示
すブロック回路図、第2A図及び第2B図は、第1A図〜第1C
図の信号条件付けユニット40の１つを詳細に示すブロッ
ク回路図、第３図は、第1A図〜第1C図のデータ収集区分
20を詳細に示すブロック回路図、第４図は、第３図の直
接手段アクセス制御回路を詳細に示す回路図、第5A図〜
第5F図は、第３図のサンプリング制御コンピュータ50に
より行われるプロセスを示すフローチャート、第６図
は、第1A図〜第1C図のディジタル信号処理区分22を詳細
に示すブロック回路図、第7A図〜第7E図は、第６図のデ
ィジタル信号プロセッサ70により行われるプロセスを示
すフローチャート、第８図は、第1A図〜第1C図の制御区
分16に詳細に示すブロック回路図、第9A I図〜第9A III
図、第9B図、第9C図、第9D I図、第9D II図、及び第9E
図は、第８図の制御プロセッサ24により行われるプロセ
スを示すフローチャートである。図において、10はスマ
ート・センサ、12は要素センサ、14は遠隔プロセッサ、
16は制御区分、18はセンサ前処理区分、20はデータ収集
区分、22はディジタル信号処理区分、24は制御プロセッ
サ、26はプログラム及びデータ・メモリ、28はディジタ
ル・アナログ変換器、30は通信インタフェース、42は入
力マルチプレクサ、50はサンプリング制御コンピュー
タ、52及び54はサンプルホールド回路、56はマルチプレ
クサ、70はディジタル信号プロセッサ、72はディジタル
信号プロセッサ区分メモリ、74は局部プロセッサであ
る。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ２１Ｄ 3/06 9117−2Ｇ (72)発明者 フランシス・リチャード・ヒューズ アメリカ合衆国、ペンシルベニア州、ベロ ナ、フバートン・ドライブ 6242 (72)発明者 トッド・アンドリュー・オブラック アメリカ合衆国、ペンシルベニア州、ベ ル・バーノン、ボックス 167、アール・ ディー ４ (72)発明者 ウイリアム・シアラミタロ アメリカ合衆国、ペンシルベニア州、マリ ースビル、フォーブス・トレイル・ドライ ブ 3605 (72)発明者 ジョン・リチャード・スミス アメリカ合衆国、ペンシルベニア州、モン ロービル、スパータン・ドライブ 229 (72)発明者 グレゴリー・アラン・ギソーニ アメリカ合衆国、ペンシルベニア州、マリ ースビル、ローガンス・フェリー・ロード 3629 (56)参考文献 実開 昭60−64225（ＪＰ，Ｕ) 実開 昭63−41721（ＪＰ，Ｕ) 特公 平６−64678（ＪＰ，Ｂ２)

Claims (1)

【特許請求の範囲】
1. 【請求項１】原子力発電プラントで、遠隔プロセッサと
   １つ以上のセンサ要素に接続されたスマート・センサ装
   置において、 フィルタ、ゲイン、センサの選択情報を記憶する記憶用
   ラッチと、 前記記憶用ラッチに接続され、前記センサ選択情報に依
   存してセンサ信号とゲインを選択する第１マルチプレク
   サと、 前記第１マルチプレクサに接続され、前記ゲイン情報に
   依存してセンサ信号を増幅するプログラム可能なゲイン
   コントロール増幅器と、 前記増幅器と前記選択記憶ラッチに接続され、前記フィ
   ルタ情報に依存して、増幅されたセンサ信号にフィルタ
   をかけるプログラム可能なフィルタと、 前記選択記憶ラッチと前記プログラム可能なフィルタに
   接続されて、フィルタ、ゲイン、センサ選択情報を受
   け、前記選択記憶ラッチに情報を供給するサンプル制御
   コンピュータと、 前記サンプル制御コンピュータと前記フィルタに接続さ
   れ、前記センサ信号をサンプルしてホールドするサンプ
   ルホールド回路と、 前記サンプル制御コンピュータと前記サンプルホールド
   回路に接続され、前記サンプルホールドされたセンサ信
   号を選択する第２マルチプレクサと、 前記第２マルチプレクサと前記サンプル制御コンピュー
   タに接続され、選択されたセンサ信号をディジタルサン
   プルに変換するアナログディジタルコンバータと、 前記サンプル制御コンピュータに接続され、メモリを直
   接アクセスするダイレクトメモリアクセス制御回路と、 前記サンプル制御コンピュータ、前記ダイレクトメモリ
   アクセス制御回路、前記アナログディジタルコンバータ
   に接続されたアドレス・データラッチと、 前記ダイレクトメモリアクセス制御回路と前記アドレス
   ・データラッチに接続され、ディジタルサンプルを記憶
   するデータ記憶器と、 前記ダイレクトメモリアクセス制御回路と前記データ記
   憶器に接続され、処理命令に基づいてディジタルサンプ
   ルを処理するディジタル信号プロセッサと、 前記サンプル制御コンピュータ、前記ディジタル制御コ
   ンピュータ、前記ディジタル信号プロセッサに接続さ
   れ、処理命令を前記ディジタル信号プロセッサに供給
   し、且つ前記フィルタ、ゲイン、センサ選択情報を前記
   サンプル制御コンピュータに供給し、前記ディジタル信
   号プロセッサにより出力された出力信号を分析する制御
   プロセッサと、 前記制御プロセッサと遠隔プロセッサに接続され、前記
   制御プロセッサと遠隔プロセッサの間で情報伝達を行う
   通信インタフェースとからなるスマート・センサ装置