JPH076050A - ２重系システム切替方法 - Google Patents

Abstract

(57)【要約】 【目的】 非２重化メモリを有する２重系システムにお
いて、システムの切替時間を短縮することを目的とす
る。 【構成】 非２重化メモリへのデータ書込み毎にエラー
チェックコードを算出する手段と該エラーチェックコー
ドを記憶する手段とを有し、システム切替時に非２重化
メモリに記憶されているデータからエラーチェックコー
ドを算出する手段と、その値と予め記憶していた値とを
比較し、データをリロードするか否かを判断するように
した。 【効果】 エラーチェックコードの比較結果が、一致す
ればデータをリロードする必要がなく、システムの切替
時間を短縮することができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は非２重化メモリを有す
る２重系システムに関し、特に系の切替時の時間短縮に
関するものである。

【０００２】

【従来の技術】従来の処理系（運用系）および予備系
（待機系）の２系統のシステムを有する２重系システム
は、それぞれのシステムのプロセッサが有する２つのメ
モリを２重化し、常に同じ内容のデータを記憶させてお
くことにより、１系統のプロセッサが障害あるいは点検
などのために停止しても、もう１系統のプロセッサは、
再立上げを行わずともそのまま処理を続行できるという
ものであった。

【０００３】上記のそれぞれのシステムのプロセッサが
有する２つのメモリを２重化する手段としては、さまざ
まな手段が開示されている。その中の１つを以下に引用
し、説明する。図５は、例えば特開平２−２７７１４１
号公報に示された、従来の２重系システムのブロック図
であり、図５において、１はＣＰＵ，２はメモリ，４は
周辺制御装置（以下ＰＣＵと称す）であり、それぞれが
共通バス３で接続されて運用系（処理系）のシステムを
構成している。また、５はＣＰＵ１と同じ形式のＣＰ
Ｕ，６はメモリ２と同じ形式のメモリ，８はＰＣＵ４と
同じ形式のＰＣＵであり、それぞれが共通バス７で接続
されて待機系（予備系）のシステムを構成している。そ
して、メモリ２とメモリ６とは相方向のローカルバス９
ａにより接続されており、それぞれのメモリに記憶して
いるデータが常に同じに保たれ、これによりシステムが
２重化されているものである。また、９ｂはＰＣＵ４と
ＰＣＵ８とを接続し、系の切替え等を行う相方向のバス
である。

【０００４】次に動作について説明する。通常、処理は
運用系のシステムで行われており、障害時もしくは点検
時にＰＣＵ４とＰＣＵ８とを接続しているバス９ｂによ
り待機系のシステムに切替えられ、待機系のシステムは
切り替わった時点からの処理を続行することとなる。

【０００５】ここで、メモリ２とメモリ６とはローカル
バス９ａによって接続されているため、運用系のシステ
ムが有するメモリ２に書き込まれたデータは、待機系の
システムが有するメモリ６にも同時に書き込まれている
ものである。このため上記のように系の切替が発生して
も、上記メモリ２の内容と上記メモリ６の内容とは一致
しているので、即座に系を切り替えることができるもの
である。

【０００６】このような２重系システムを、例えば、複
数の低速回線を有し、それらのトラフィックデータを取
りまとめ、高速回線を用いて遠方にある他の通信制御装
置と通信を行うような多重化された通信制御装置などに
用いる場合、上記通信制御装置は、その主たる制御機能
と高速回線での通信の維持とのために上述のような２重
系システムの形態を有し、障害時あるいは点検時におい
ては、処理系システムを予備系システムに切り換えて遠
方の通信制御装置との通信を継続できるようになってい
る。

【０００７】しかし、上記通信制御装置は、その配下に
低速回線で結ばれた複数の通信端末を有し、それぞれの
低速回線および通信端末の速度情報および、それぞれの
トラフィックデータ等を上記メモリ２または上記メモリ
６以外の２重化されていない複数のメモリ（非２重化メ
モリ）に記憶しているものである。このような複数の非
２重化メモリは、上記処理系システムまたは予備系シス
テムのどちらからでもアクセス可能であるが、２系統の
システムのうちのどちらか一方のシステムだけに論理的
に接続され、使用されているものであり、２系統ともに
動作可能状態であれば、通常は処理系システムに使用さ
れているものである。そして、上記処理系システムの点
検を行う場合は、複数の非２重化メモリが記憶している
データを保全し、予備系システムに切り換えられるが、
上記処理系システムにおいて障害が発生した場合は、該
処理系システムの誤動作により上記非２重化メモリが記
憶しているデータが破壊されている可能性があり、図６
に示すように、系の切替え後、予備系システムは、該予
備系システムが有する上記メモリ６に記憶しているデー
タから上記非２重化メモリに記憶させるデータを作成
し、この作成したデータを上記非２重化メモリにダウン
ロードする。そして、このような２重系システムの形態
を有する上記通信制御装置は、該通信制御装置が有する
複数の上記非２重化メモリに対し、それぞれの非２重化
メモリが記憶すべきデータを全てダウンロードし終え、
上記低速回線の立上げが完了したことにより、上記処理
系システムから予備系システムへの切替えが完了するも
のである。

【０００８】

【発明が解決しようとする課題】従来の２重系システム
の切替方法は、上記のように構成されており、２重化メ
モリと非２重化メモリとを有する２重系システムにおい
て、系の切替えが発生すると、２重化メモリのデータか
ら上記非２重化メモリのデータを再び作成し、ダウンロ
ードする必要があり、予備系システムが立ち上がり、系
の切替えが完了するまでに時間がかかるという問題があ
った。

【０００９】この発明は上記のような問題点を解消する
ためになされたもので、非２重化メモリを有する２重系
システムにおいて、切替え完了までの時間を短縮するこ
とを目的とする。

【００１０】

【課題を解決するための手段】この発明に係る２重系シ
ステム切替方法は、処理系システムと予備系システムと
がそれぞれ同一データを記憶している２重化メモリを有
し、主たる処理を行っているシステムのみが非２重化メ
モリを有する２重系システムにおいて、そのシステム切
替時に、予備系システムが上記非２重化メモリを使用で
きるよう、該非２重化メモリへその記憶すべきデータを
リロードする２重系システム切替方法において、上記非
２重化メモリにデータを書込む度にそのデータに基づい
てエラーチェックコードを算出する手段と、上記算出し
たエラーチェックコードを、上記非２重化メモリに記憶
させる手段とを有し、上記処理系システムから上記予備
系システムへの切替え時に、上記予備系システムが、上
記非２重化メモリに記憶されているデータに基づいてエ
ラーチェックコードを算出し、この算出したエラーチェ
ックコードと上記記憶していたエラーチェックコードと
を比較する手段と、その比較結果により、上記非２重化
メモリへデータをリロードするか否かを判断する手段と
を備え、上記非２重化メモリへデータをリロードしない
判断をした場合、即座にシステムの切替えを完了させる
ようにしたものである。

【００１１】またこの発明に係る２重系システム切替方
法は、上記エラーチェックコードとして、パリティチェ
ックコードを用いるようにしたものである。またこの発
明に係る２重系システム切替方法は、上記エラーチェッ
クコードとして、サムチェックコードを用いるようにし
たものである。またこの発明に係る２重系システム切替
え方法は、上記エラーチェックコードとして、ＣＲＣコ
ードを用いるようにしたものである。

【００１２】この発明に係る２重系システムの切替方法
は、処理系システムと予備系システムとがそれぞれ同一
データを記憶している２重化メモリを有し、主たる処理
を行っているシステムのみが非２重化メモリを有する２
重系システムにおいて、そのシステム切替時に、予備系
システムが上記非２重化メモリを使用できるよう、該非
２重化メモリへその記憶すべきデータをリロードする２
重系システム切替方法において、上記非２重化メモリに
データを書込む度にそのデータに基づいて誤り訂正符号
を算出する手段と、上記算出した誤り訂正符号を、上記
非２重化メモリに記憶する手段とを有し、上記処理系シ
ステムから上記予備系システムへの切替え時に、上記予
備系システムが、上記非２重化メモリに記憶されている
誤り訂正符号を用いて上記非２重化メモリのデータの誤
りを訂正する手段を備え、上記非２重化メモリへデータ
をリロードせずにシステムの切替えを完了させるように
したものである。

【００１３】またこの発明に係る２重系システム切替方
法は、上記誤り訂正符号として、ＢＣＨ符号を用いるよ
うにしたものである。またこの発明に係る２重系システ
ム切替方法は、上記誤り訂正符号として、リードソロモ
ンを用いるようにしたものである。

【００１４】この発明に係る２重系システム切替方法
は、処理系システムと予備系システムとがそれぞれ同一
データを記憶している２重化メモリを有し、主たる処理
を行っているシステムのみが非２重化メモリを有する２
重系システムにおいて、そのシステム切替時に、予備系
システムが上記非２重化メモリを使用できるよう、該非
２重化メモリへその記憶すべきデータをリロードする２
重系システム切替方法において、上記非２重化メモリに
対応し、該非２重化メモリへのデータ書込み時にオンと
なるフラグと、上記オンとなっているフラグに該当する
非２重化メモリのデータに基づいて上記エラーチェック
コードまたは上記誤り訂正符号を算出する手段と、上記
算出したエラーチェックコードまたは誤り訂正符号を上
記非２重化メモリに記憶し、記憶後に当該フラグをオフ
にする手段とを有し、上記処理系システムから上記予備
系システムへの切替え時に、上記予備系システムが、上
記フラグの状況に応じて上記非２重化メモリへデータを
リロードするか否かを判断する手段を備え、上記非２重
化メモリへデータをリロードしない判断をした場合、即
座にシステムの切替えを完了させるようにしたものであ
る。

【００１５】またこの発明に係る２重系システム切替方
法は、上記オンとなっているフラグに該当する非２重化
メモリのデータに基づいた上記エラーチェックコードま
たは上記誤り訂正符号の算出と上記非２重化メモリへの
記憶とが、上記処理系システムのＣＰＵのアイドル時間
に行われるようにしたものである。

【００１６】またこの発明に係る２重系システム切替方
法は、上記オンとなっているフラグに該当する非２重化
メモリのデータに基づいた上記エラーチェックコードま
たは上記誤り訂正符号の算出と上記非２重化メモリへの
記憶とが、上記処理系システムのＣＰＵのクロックに基
づいた一定の周期で行われるようにしたものである。

【００１７】

【作用】この発明においては、処理系システムと予備系
システムとがそれぞれ有し、同一データを記憶している
２重化メモリと、主たる処理を行っているシステムのみ
が使用する非２重化メモリとを有する２重系システムの
システム切替時に、予備系システムが、上記非２重化メ
モリを使用するために、該非２重化メモリへその記憶す
べきデータをリロードする２重系システム切替方法にお
いて、上記非２重化メモリにデータを書込む度にそのデ
ータに基づいてパリティチェックコードまたはサムチェ
ックコードあるいはＣＲＣコード等を用いたエラーチェ
ックコードを算出する手段と、上記算出したエラーチェ
ックコードを、上記非２重化メモリに記憶させる手段と
を有し、上記処理系システムから上記予備系システムへ
の切替え時に、上記予備系システムが、上記非２重化メ
モリに記憶されているデータに基づいてエラーチェック
コードを算出し、この算出したエラーチェックコードと
上記記憶していたエラーチェックコードとを比較する手
段と、その比較結果により、上記非２重化メモリへデー
タをリロードするか否かを判断する手段とを備え、上記
非２重化メモリへデータをリロードしない判断をした場
合、即座にシステムの切替えを完了させるようにしたか
ら、上記算出したエラーチェックコードと上記記憶して
いたエラーチェックコードとが一致した場合には、上記
非２重化メモリに記憶されているデータが正当であると
判断され、上記非２重化メモリへデータをリロードせず
にシステムの切替えを完了させることとなり、これによ
り系の切替え完了までの時間を短縮することができる。

【００１８】またこの発明においては、処理系システム
と予備系システムとがそれぞれ同一データを記憶してい
る２重化メモリを有し、主たる処理を行っているシステ
ムのみが非２重化メモリを有する２重系システムにおい
て、そのシステム切替時に、予備系システムが上記非２
重化メモリを使用できるよう、該非２重化メモリへその
記憶すべきデータをリロードする２重系システム切替方
法において、上記非２重化メモリにデータを書込む度に
そのデータに基づいてＢＣＨ符号またはリードソロモン
等を用いた誤り訂正符号を算出する手段と、上記算出し
た誤り訂正符号を、上記非２重化メモリに記憶する手段
とを有し、上記処理系システムから上記予備系システム
への切替え時に、上記予備系システムが、上記非２重化
メモリに記憶されている誤り訂正符号を用いて上記非２
重化メモリのデータの誤りを訂正する手段を備え、上記
非２重化メモリへデータをリロードせずにシステムの切
替えを完了させるようにしたから、系の切替え時に、上
記非２重化メモリに記憶しているデータに損傷を受けて
もそのデータの誤りは訂正されるため、上記非２重化メ
モリへデータをリロードする必要がなくなり、これによ
り系の切替え完了までの時間を短縮することができる。

【００１９】またこの発明においては、処理系システム
と予備系システムとがそれぞれ同一データを記憶してい
る２重化メモリを有し、主たる処理を行っているシステ
ムのみが非２重化メモリを有する２重系システムにおい
て、そのシステム切替時に、予備系システムが上記非２
重化メモリを使用できるよう、該非２重化メモリへその
記憶すべきデータをリロードする２重系システム切替方
法において、上記非２重化メモリに対応し、該非２重化
メモリへのデータ書込み時にオンとなるフラグを有し、
上記処理系システムのＣＰＵのアイドル時間またはその
ＣＰＵのクロックに基づいた一定の周期において上記オ
ンとなっているフラグに該当する非２重化メモリのデー
タに基づいて上記エラーチェックコードまたは上記誤り
訂正符号を算出する手段と、上記アイドル時間または上
記一定の周期において、上記算出したエラーチェックコ
ードまたは誤り訂正符号を上記非２重化メモリに記憶
し、記憶後に当該フラグをオフにする手段とを有し、上
記処理系システムから上記予備系システムへの切替え時
に、上記予備系システムが、上記フラグの状況に応じて
上記非２重化メモリへデータをリロードするか否かを判
断する手段を備え、上記非２重化メモリへデータをリロ
ードしない判断をした場合、即座にシステムの切替えを
完了させるようにしたから、上記処理系システムのスル
ープットを低下させずに上記エラーチェックコードまた
は上記誤り訂正符号の算出と記憶を行うこととなり、か
つ系の切替え時には、その内容が更新されていたが、ま
だ上記算出したエラーチェックコードまたは誤り訂正符
号を記憶していない非２重化メモリと、上記算出したエ
ラーチェックコードと上記記憶していたエラーチェック
コードとが一致しない非２重化メモリだけが、データを
リロードされることとなり、これにより上記処理系シス
テムの処理能力の低下を招かずに、系の切替え完了まで
の時間を短縮することができる。

【００２０】

【実施例】

実施例１．以下、この発明の第１の実施例を図について
説明する。図１は実施例１による非２重化メモリを有す
る２重系システムを示すブロック図である。図１におい
て、１および５は同じ形式のＣＰＵ，２および６は同じ
形式のメモリ，１３は共通バス，１０は処理系メインカ
ードであり、ＣＰＵ１とそのメモリ２とを有し、１１は
予備系メインカードであり、ＣＰＵ５とそのメモリ６と
を有している。そして、処理系メインカード１０と予備
系メインカード１１とで２重系システムを構成し、共通
バス１３を介してデータの授受を行うことにより、それ
ぞれのメインカードが有するメモリ２とメモリ６とは同
じ内容のデータを記憶し、２重化されている。また、１
２ａ〜１２ｎは複数のサブカード，１４ａ〜１４ｎは複
数のサブカード１２ａ〜１２ｎのそれぞれが有する非２
重化メモリであり、非２重化メモリ１４ａ〜１４ｎの中
には、それぞれエラーチェックコード領域１５ａ〜１５
ｎがある。そして、各サブカード１２ａ〜１２ｎは、共
通バス１３を介して相互に接続され、かつ処理系メイン
カード１０および予備系メインカード１１に接続されて
いる。但し、系の切替えが発生するまでサブカード１２
ａ〜１２ｎは、論理的にはどちらか一方の系統のメイン
カードのみに接続されているものである。

【００２１】次に、本実施例１の動作について説明す
る。非２重化メモリを有する２重系システムは、通常、
処理系システムでその処理が行われているものであり、
処理系メインカード１０とサブカード１２ａ〜１２ｎと
が動作している。また、このとき予備系メインカード１
１では、上記処理系メインカード１０が有するメモリ２
に書き込まれたデータと同じ内容のデータを、メモリ６
に書き込む処理が行われている。

【００２２】そして、上記サブカード１２ａが有する非
２重化メモリ１４ａにデータを書き込む場合、ＣＰＵ１
は、その書き込むデータからエラーチェックコードを算
出し、上記非２重化メモリ１４ａにデータを書き込むと
共に該非２重化メモリ１４ａのエラーチェックコード領
域１５ａに、算出したエラーチェックコードを記憶させ
る。ここで上記エラーチェックコードは、書き込むデー
タのブロック毎に算出され、記憶させられるものであ
り、また、上記ＣＰＵ１は、上記サブカード１２ａ以外
のサブカード１２ｂ〜１２ｎの非２重化メモリ１４ｂ〜
１４ｎに対する書込み動作においても同様に、上記エラ
ーチェックコードの算出と記憶とを行っているものであ
る。

【００２３】ここで、上記処理系メインカード１０にお
いて障害が発生した場合、図７にその一連の動作の流れ
を示したように、まず、上記予備系メインカード１１に
処理の実行が切り換えられ、上記サブカード１２ａ〜１
２ｎは、論理的に上記予備系メインカード１１に接続さ
れる。そして、上記予備系メインカード１１のＣＰＵ５
は、上記非２重化メモリ１４ａ〜１４ｎの全領域のデー
タをスキャンし、エラーチェックコードを算出する。

【００２４】次に、上記ＣＰＵ５は、このスキャンし、
算出したエラーチェックコードと、上記エラーチェック
コード領域１５ａ〜１５ｎに記憶しているエラーチェッ
クコードとを比較し、一致すれば予備系システムの立上
げを完了する。また、障害を起こした処理系メインカー
ド１０の誤動作により、上記非２重化メモリ１４ａ〜１
４ｎのいずれかに記憶されているデータが破壊されてい
る場合は、上記スキャンし、算出したエラーチェックコ
ードと上記エラーチェックコード領域１５ａ〜１５ｎに
記憶しているエラーチェックコードとを比較するとエラ
ーチェックコードの不一致が起こる。例えば、上記非２
重化メモリ１４ａに記憶されているエラーチェックコー
ドの比較動作中にコードの不一致が起こると、上記ＣＰ
Ｕ５は、メモリ６の中に、上記非２重化メモリ１４ａに
記憶させるべきデータを作成し、上記メモリ６から上記
非２重化メモリ１４ａに、上記作成したデータをダウン
ロード（リロード）する。しかし、上述のような処理系
メインカード１０の誤動作による非２重化メモリ１４ａ
〜１４ｎの記憶データの破壊は頻繁には起こらず、ほと
んどの場合、エラーチェックコードは一致し、ダウンロ
ードを必要とせずに立上げを完了するものである。

【００２５】本実施例１においては、上記のような構成
したので、上記算出したエラーチェックコードと上記記
憶していたエラーチェックコードとが一致した場合に
は、上記非２重化メモリ１４ａ〜１４ｎに記憶されてい
るデータが正当であると判断され、上記非２重化メモリ
１４ａ〜１４ｎへデータがリロードされないようにした
ので、図７に示した本実施例１における処理系メインカ
ード１０での障害発生から予備系メインカード１１の立
上げ完了までの時間ｔ2 は、図６に示した従来例におけ
る処理系システムでの障害発生から予備系システムの立
上げ完了までの時間ｔ1 より短かくなり、これにより系
の切替え完了までの時間を短縮することができる。

【００２６】実施例２．以下、この発明の第２の実施例
について説明する。本実施例２では、その構成を上記実
施例１と同じにし、エラーチェックコードとしてパリテ
ィチェックコードを用いるようにした。

【００２７】以下に上記パリティチェックコードに奇数
パリティを用いた場合について説明する。例えば１００
バイトの書込みデータに対し、１ビットのパリティビッ
ト（ａ−Ｐ）を付加するようにし、このパリティ（ａ−
Ｐ）を上記エラーチェックコード領域１５ａ〜１５ｎに
格納する。そして、ここで上記１００バイトのデータの
内、１バイトのデータが更新されるとすると、この１バ
イトの更新データのパリティ（ｂ−Ｐ）を計算し、この
パリティ（ｂ−Ｐ）と上記エラーチェックコード領域１
５ａ〜１５ｎに格納されているパリティ（ａ−Ｐ）の排
他的論理和をとる。

【００２８】次に、排他的論理和の解を、１００バイト
のうちの１バイトを更新されたデータに対するパリティ
（ａ’−Ｐ）として上記エラーチェックコード領域１５
ａ〜１５ｎに格納する。

【００２９】本実施例２においては、エラーチェックコ
ードとして、パリティチェックコードを用いるようにし
たから、上述のように、記憶されているデータが更新さ
れ、その更新されたデータに対する新たなパリティチェ
ックコードの算出をする場合に、更新データを含む新た
な記憶データの全てを読み込みそのパリティを算出する
必要がなくなり、これにより計算時間を速くでき、上記
ＣＰＵ１の処理能力を低下させずに、系の切替え時間を
短縮することができる２重系システム切替方法を得るこ
とができる。

【００３０】実施例３．以下、この発明の第３の実施例
について説明する。本実施例３は、その構成を上記実施
例１と同じにし、エラーチェックコードとしてサムチェ
ックコードを用いるようにし、上記実施例２と同様に、
上記非２重化メモリ１４ａ〜１４ｎに記憶されているデ
ータが更新される場合に、その更新データに対するサム
チェックコードを算出し、このサムチェックコードと、
上記エラーチェックコード領域１５ａ〜１５ｎに格納さ
れているサムチェックコードから新たなサムチェックコ
ードを算出するようにしたものである。

【００３１】本実施例３においても、エラーチェックコ
ードとして、サムチェックコードを用いるようにしたか
ら、上記実施例２と同様に、更新データを含む新たな記
憶データの全てを読み込みそのサムチェックコードを算
出する必要がなくなり、これにより計算時間を速くで
き、上記ＣＰＵ１の処理能力の低下を防ぐことができ
る。そして、さらにパリティチェックコードを用いる上
記実施例２よりも、エラーチェックの信頼性を向上させ
ることができる効果がある。

【００３２】実施例４．以下、この発明の第４の実施例
を図について説明する。図２は、本実施例４による非２
重化メモリを有する２重系システムを示すブロック図で
ある。図２において、上記実施例１における図１と同一
符号は同一又は相当部分を示し、非２重化メモリ１４ａ
〜１４ｎはブロック化され、それぞれ１４ａ1 〜１４ｎ
ｍに分割されているものとし、ブロック化された非２重
化メモリ１４ａ1 〜１４ｎｍはそれぞれエラーチェック
コード領域１５ａ1 〜１５ｎｍを有するものである。

【００３３】次に、本実施例４の動作について説明す
る。本実施例４では、上記エラーチェック・コードとし
てＣＲＣコードを用いるようにしたものである。

【００３４】上記ＣＲＣコードは、メモリ内のデータチ
ェックを発見する能力が上記パリティチェックコードま
たは上記サムチェックコードより高く、非常に信頼性が
高い。しかしその反面、上記パリティチェックコードま
たは上記サムチェックコードのように、アップデートラ
イトが発生した場合に、更新データのＣＲＣコードを算
出し、この算出したＣＲＣコードと記憶していた古いＣ
ＲＣコードとから新たなＣＲＣコードを算出することが
できず、更新されたメモリ内の全てのデータから新たな
ＣＲＣコードを算出しなければならない。

【００３５】そこで、計算時間を短縮するために、上記
実施例１〜３における非２重化メモリ１４ａ〜１４ｎを
ブロック化し、図２のように非２重化メモリ１４ａ1 〜
１４ｎｍとした。そして、各非２重化メモリ１４ａ1 〜
１４ｎｍにそれぞれエラーチェックコード領域１５ａ1
〜１５ｎｍを設け、そこにＣＲＣコードを格納するよう
にした。例えば、上記非２重化メモリ１４ａ1 に記憶さ
れているデータの一部が書き換えられた場合、上記ＣＰ
Ｕ１は、上記非２重化メモリ１４ａ1 に記憶された新た
なデータを全て読み込み、新たなＣＲＣコードを算出
し、そのＣＲＣコードを上記エラーチェックコード領域
１５ａ1 に格納する。

【００３６】そして障害が発生し、処理系システム１０
から予備系システム１１に切替えられると、上記予備系
システム１１の上記ＣＰＵ５は、各非２重化メモリ１４
ａ1〜１４ｎｍ毎にＣＲＣコードを算出し、それぞれの
算出したＣＲＣコードと上記エラーチェックコード領域
１５ａ1 〜１５ｎｍに格納されている古いＣＲＣコード
とを比較する。

【００３７】本実施例４においては、エラーチェックコ
ードとしてＣＲＣコードを用い、非２重化メモリ１４ａ
〜１４ｎをブロック化し、非２重化メモリ１４ａ1 〜１
４ｎｍとし、このブロック化された各非２重化メモリ１
４ａ1 〜１４ｎｍにそれぞれＣＲＣコードを格納するエ
ラーチェックコード領域１５ａ1 〜１５ｎｍを設け、ブ
ロック化された各非２重化メモリ１４ａ1 〜１４ｎｍ毎
にＣＲＣコードを算出するようにしたから、上記ＣＲＣ
コードの算出を速く行い、かつ信頼性の高いメモリの検
査を行うことができ、系の切替え時間を短縮できる２重
系システム切替方法を得ることができる効果がある。

【００３８】実施例５．以下、この発明の第５の実施例
を図について説明する。図３は本実施例５による非２重
化メモリを有する２重系システムのブロック図である。
図３において、上記実施例１における図１と同一符号は
同一又は相当部分を示し、１６ａ〜１６ｎは誤り訂正符
号領域である。

【００３９】次に、本実施例５の動作について説明す
る。本実施例５の２重系システム切替方法は、その構成
において上記実施例１とほぼ同じであり、上記実施例１
のエラーチェックコード領域１５ａ〜１５ｎを、誤り訂
正符号領域１６ａ〜１６ｎとし、非２重化メモリ１４ａ
〜１４ｎのデータチェックを検出するだけでなく、その
データチェックが修正可能なものであれば、上記誤り訂
正符号領域１６ａ〜１６ｎに格納されている誤り訂正符
号を用いて修正を行うものである。そのため以下に、上
記実施例１と違う動作のみを説明する。

【００４０】例えば、処理系メインカード１０で処理が
行われており、上記サブカード１２ａが有する非２重化
メモリ１４ａにデータを書き込む場合、ＣＰＵ１は、デ
ータが書き込まれる度に誤り訂正符号を算出し、上記非
２重化メモリ１４ａにデータを書き込むと共に該非２重
化メモリ１４ａの誤り訂正符号領域１６ａに、算出した
誤り訂正符号を記憶させる。ここで上記誤り訂正符号
は、書き込むデータのブロック毎に算出され、記憶させ
られるものであり、また、上記ＣＰＵ１は、上記サブカ
ード１２ａ以外のサブカード１２ｂ〜１２ｎの非２重化
メモリ１４ｂ〜１４ｎに対する書込み動作においても同
様に、上記誤り訂正符号の算出と記憶とを行っているも
のである。

【００４１】ここで、上記処理系メインカード１０にお
いて障害が発生した場合、まず、上記予備系メインカー
ド１１に処理の実行が切り換えられ、上記サブカード１
２ａ〜１２ｎは、論理的に上記予備系メインカード１１
に接続される。そして、上記予備系メインカード１１の
ＣＰＵ５は、上記非２重化メモリ１４ａ〜１４ｎの全領
域のデータをスキャンし、かつ上記誤り訂正符号領域１
６ａ〜１６ｎに格納されている誤り訂正符号を用いて、
修正可能なデータチェックを発見したときには、順次そ
のデータを修正する。

【００４２】そして、上記非２重化メモリ１４ａ〜１４
ｎの全領域のデータをスキャンし終えたときに上記予備
系システムの立上げを完了する。

【００４３】本実施例５においては、上記非２重化メモ
リ１４ａ〜１４ｎに誤り訂正符号を格納する上記誤り訂
正符号領域１６ａ〜１６ｎを設け、上記非２重化メモリ
１４ａ〜１４ｎへ書き込まれるデータから誤り訂正符号
を算出し、処理系システムから予備系システムへ系の切
替えが発生した場合に、上記予備系メインカード１１の
ＣＰＵ５が、上記誤り訂正符号領域１６ａ〜１６ｎに格
納されている誤り訂正符号を用いてデータチェックを修
正するようにしたので、上記ＣＰＵ５は、上記非２重化
メモリ１４ａ〜１４ｎへ記憶させておくべきデータの作
成と、そのデータのダウンロードとを行う必要がなくな
り、これにより予備系システムの立上げを速くすること
ができ、系の切替え時間を短縮できる２重系システム切
替方法を得ることができる。

【００４４】実施例６．以下、この発明の第６の実施例
について説明する。本実施例６では、上記誤り訂正符号
としてＢＣＨコードを用い、上記誤り訂正符号領域１６
ａ〜１６ｎに格納するようにしたものである。

【００４５】上記ＢＣＨコードは、誤り訂正能力はあま
り高くないが、その計算が他の誤り訂正符号に比べて簡
単なため、計算時間を短くできる。そのため軽度のデー
タチェックが発生し易い２重系システムに対して有効と
なる。

【００４６】そして、本実施例６においても、処理系シ
ステムから予備系システムへ系の切替えが発生した場合
に、上記予備系メインカード１１のＣＰＵ５が、上記誤
り訂正符号領域１６ａ〜１６ｎに格納されているＢＣＨ
コードを用いてデータチェックを修正するようにしたの
で、上記ＣＰＵ５は、上記非２重化メモリ１４ａ〜１４
ｎへ記憶させておくべきデータの作成と、そのデータの
ダウンロードとを行う必要がなくなり、これにより予備
系システムの立上げを速くすることができ、系の切替え
時間を短縮できる２重系システム切替方法を得ることが
できる。

【００４７】実施例７．以下、この発明の第７の実施例
について説明する。本実施例７では、上記誤り訂正符号
としてリードソロモンを用い、上記誤り訂正符号領域１
６ａ〜１６ｎに格納するようにしたものである。

【００４８】上記リードソロモンは、その計算が複雑で
あるが、誤り訂正能力が高いため、重度のデータチェッ
クが発生し易く、上記非２重化メモリ１４ａ〜１４ｎへ
記憶させておくべきデータが大量にあり、その作成とダ
ウンロードとに費やす時間が長いような２重系システム
に対して特に有効となる。

【００４９】そして、本実施例７においても、上記デー
タの作成とダウンロードとを行う必要がなくなり、これ
により予備系システムの立上げを速くすることができ、
系の切替え時間を短縮できる２重系システム切替方法を
得ることができる。

【００５０】実施例８．以下、この発明の第８の実施例
を図について説明する。図４は、本実施例８による非２
重化メモリを有する２重系システムを示すブロック図で
ある。図４において、上記実施例１における図１と同一
符号は同一又は相当部分を示し、１７ａ〜１７ｎはフラ
グである。

【００５１】上記実施例１では、上記非２重化メモリ１
４ａ〜１４ｎにデータを書き込む度にエラーチェック・
コードの算出を行い、その算出したエラーチェック・コ
ードを上記エラーチェック・コード領域１５ａ〜１５ｎ
に格納し、また、上記実施例５では、上記非２重化メモ
リ１４ａ〜１４ｎにデータを書き込む度に誤り訂正符号
の算出を行い、その算出した誤り訂正符号を上記誤り訂
正符号領域１６ａ〜１６ｎに格納していた。しかし、メ
モリアクセスが頻繁に起こるような２重系システムにお
いては、エラーチェック・コードもしくは誤り訂正符号
の算出のために処理系システムのＣＰＵ１の負荷が増
え、スループットが落ちることとなる。そこで本実施例
８では、各非２重化メモリ１４ａ〜１４ｎにそれぞれフ
ラグ１７ａ〜１７ｎを設けた。

【００５２】次に、本実施例８の動作を、エラーチェッ
ク・コードを用いる場合について説明する。但し、上記
実施例１と同じ動作については省略する。まず、処理系
メインカード１０により処理が行われている場合、ＣＰ
Ｕ１は、上記サブカード１２ａが有する非２重化メモリ
１４ａへのデータの書き込みが発生すると、フラグ１７
ａをオンにし、即座にそのデータを書き込み、次にま
た、上記非２重化メモリ１４ａへのデータの書き込みが
発生すると、上記フラグ１７ａを確認し、該フラグ１７
ａがオンになっていれば、そのデータも即座に書き込
む。またそのとき、上記フラグ１７ａがオフになってい
れば、それをオンにし、上記データを即座に書き込む。

【００５３】そして、処理系システムのデータ処理量が
減り、上記ＣＰＵ１がアイドリング状態になると、該Ｃ
ＰＵ１は、上記オンになっているフラグ１７ａを有する
上記非２重化メモリ１４ａの全領域をスキャンし、順
次、エラーチェックコードを算出し、上記エラーチェッ
クコード領域１５ａにその算出したエラーチェックコー
ドを順次格納する。そして、上記ＣＰＵ１は、全てのエ
ラーチェックコードを算出し、上記エラーチェックコー
ド領域１５ａに格納し終えると、上記オンになっている
フラグ１７ａをオフにする。

【００５４】また、上記ＣＰＵ１は、上記サブカード１
２ａ以外のサブカード１２ｂ〜１２ｎの非２重化メモリ
１４ｂ〜１４ｎに対する書込み動作においても同様に、
フラグ１７ｂ〜１７ｎの操作と、上記エラーチェックコ
ードの算出と記憶とを行っているものである。

【００５５】ここで、上記処理系メインカード１０にお
いて障害が発生した場合、上記予備系メインカード１１
に処理の実行が切り換えられ、上記サブカード１２ａ〜
１２ｎは、論理的に上記予備系メインカード１１に接続
される。

【００５６】そして、上記予備系メインカード１１のＣ
ＰＵ５は、最初に上記非２重化メモリ１４ａ〜１４ｎが
有する上記フラグ１７ａ〜１７ｎの状態を確認する。こ
のとき例えば、上記フラグ１７ｂだけがオン状態であれ
ば、上記ＣＰＵ５は、上記非２重化メモリ１４ｂのエラ
ーチェックコード領域１５ｂに格納されているエラーチ
ェックコードは信頼性がないと判断し、上記非２重化メ
モリ１４ｂに記憶させておくべきデータを作成し、ダウ
ンロードする。

【００５７】次に、上記ＣＰＵ５は、オフ状態となって
いるフラグ１７ａ，１７ｃ〜１７ｎを有する上記非２重
化メモリ１４ａ，１４ｃ〜１４ｎに対して、上記実施例
１と同様の動作を行い予備系システムの立上げを完了す
る。

【００５８】本実施例８においては、上記非２重化メモ
リ１４ａ〜１４ｎに上記フラグ１７ａ〜１７ｎを設け、
書込みが発生した非２重化メモリのフラグをオンにし、
上記ＣＰＵ１のアイドルタイムに、オン状態のフラグを
有する非２重化メモリに対してのみエラーチェックコー
ドの算出を行うようにしたので、システムのスループッ
トを低下させることなくエラーチェックコードの算出を
行うことができ、系の切替え時間を短縮できる２重系シ
ステムの切替方法を得ることができる。

【００５９】なお、本実施例８では、上記フラグ１７ａ
〜１７ｎを上記非２重化メモリ１４ａ〜１４ｎに備えた
が、２重化メモリ２および６にテーブルを設け、該テー
ブルに格納しても良い。

【００６０】実施例９．以下、この発明の第９の実施例
について説明する。本実施例９は、上記実施例８と同様
の構成とし、上記実施例８において上記ＣＰＵ１のアイ
ドルタイムにエラーチェックコードの算出を行っていた
ものを、該ＣＰＵ１のクロックを用いて一定周期で上記
エラーチェックコードの算出を行うものである。

【００６１】本実施例９においても、上記非２重化メモ
リ１４ａ〜１４ｎに上記フラグ１７ａ〜１７ｎを設け、
書込みが発生した非２重化メモリのフラグをオンにし、
上記ＣＰＵ１のクロックを用いた一定の周期で、オン状
態のフラグを有する非２重化メモリに対してのみエラー
チェックコードの算出を行うようにしたので、システム
のスループットを低下させることなくエラーチェックコ
ードの算出を行うことができ、系の切替え時間を短縮で
きる２重系システムの切替方法を得ることができる。

【００６２】

【発明の効果】以上のようにこの発明に係る２重系シス
テム切替方法によれば、処理系システムと予備系システ
ムとがそれぞれ同一データを記憶している２重化メモリ
を有し、主たる処理を行っているシステムのみが非２重
化メモリを有する２重系システムにおいて、そのシステ
ム切替時に、予備系システムが上記非２重化メモリを使
用できるよう、該非２重化メモリへその記憶すべきデー
タをリロードする２重系システム切替方法において、上
記非２重化メモリにデータを書込む度にそのデータに基
づいてパリティチェックコードまたはサムチェックコー
ドあるいはＣＲＣコード等を用いたエラーチェックコー
ドを算出する手段と、上記算出したエラーチェックコー
ドを、上記非２重化メモリに記憶させる手段とを有し、
上記処理系システムから上記予備系システムへの切替え
時に、上記予備系システムが、上記非２重化メモリに記
憶されているデータに基づいてエラーチェックコードを
算出し、この算出したエラーチェックコードと上記記憶
していたエラーチェックコードとを比較する手段と、そ
の比較結果により、上記非２重化メモリへデータをリロ
ードするか否かを判断する手段とを備え、上記非２重化
メモリへデータをリロードしない判断をした場合、即座
にシステムの切替えを完了させるようにしたので、上記
算出したエラーチェックコードと上記記憶していたエラ
ーチェックコードとが一致した場合には、上記非２重化
メモリに記憶されているデータが正当であると判断さ
れ、上記非２重化メモリへデータをリロードせずにシス
テムの切替えを完了させることとなり、これにより系の
切替え完了までの時間を短縮することができる効果があ
る。

【００６３】またこの発明に係る２重系システム切替方
法によれば、処理系システムと予備系システムとがそれ
ぞれ同一データを記憶している２重化メモリを有し、主
たる処理を行っているシステムのみが非２重化メモリを
有する２重系システムにおいて、そのシステム切替時
に、予備系システムが上記非２重化メモリを使用できる
よう、該非２重化メモリへその記憶すべきデータをリロ
ードする２重系システム切替方法において、上記非２重
化メモリにデータを書込む度にそのデータに基づいてＢ
ＣＨ符号またはリードソロモン等を用いた誤り訂正符号
を算出する手段と、上記算出した誤り訂正符号を、上記
非２重化メモリに記憶する手段とを有し、上記処理系シ
ステムから上記予備系システムへの切替え時に、上記予
備系システムが、上記非２重化メモリに記憶されている
誤り訂正符号を用いて上記非２重化メモリのデータの誤
りを訂正する手段を備え、上記非２重化メモリへデータ
をリロードせずにシステムの切替えを完了させるように
したので、系の切替え時に、上記非２重化メモリに記憶
しているデータに損傷を受けてもそのデータの誤りは訂
正されるため、上記非２重化メモリへデータをリロード
する必要がなくなり、これにより系の切替え完了までの
時間を短縮することができる効果がある。

【００６４】またこの発明に係る２重系システム切替方
法によれば、処理系システムと予備系システムとがそれ
ぞれ同一データを記憶している２重化メモリを有し、主
たる処理を行っているシステムのみが非２重化メモリを
有する２重系システムにおいて、そのシステム切替時
に、予備系システムが上記非２重化メモリを使用できる
よう、該非２重化メモリへその記憶すべきデータをリロ
ードする２重系システム切替方法において、上記非２重
化メモリに対応し、該非２重化メモリへのデータ書込み
時にオンとなるフラグを有し、上記処理系システムのＣ
ＰＵのアイドル時間またはそのＣＰＵのクロックに基づ
いた一定の周期において上記オンとなっているフラグに
該当する非２重化メモリのデータに基づいて上記エラー
チェックコードまたは上記誤り訂正符号を算出する手段
と、上記アイドル時間または上記一定の周期において、
上記算出したエラーチェックコードまたは誤り訂正符号
を上記非２重化メモリに記憶し、記憶後に当該フラグを
オフにする手段とを有し、上記処理系システムから上記
予備系システムへの切替え時に、上記予備系システム
が、上記フラグの状況に応じて上記非２重化メモリへデ
ータをリロードするか否かを判断する手段を備え、上記
非２重化メモリへデータをリロードしない判断をした場
合、即座にシステムの切替えを完了させるようにしたの
で、上記処理系システムの処理能力の低下を招かずに上
記エラーチェックコードまたは上記誤り訂正符号の算出
と記憶を行うことができ、かつ、系の切替え完了までの
時間を短縮することができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１ないし第３の実施例による非２重
化メモリを有する２重系システムを示すブロック図。

【図２】本発明の第４の実施例による非２重化メモリを
有する２重系システムを示すブロック図。

【図３】本発明の第５ないし第７の実施例による非２重
化メモリを有する２重系システムを示すブロック図。

【図４】本発明の第８および第９の実施例による非２重
化メモリを有する２重系システムを示すブロック図。

【図５】従来の２重系システムを示すブロック図。

【図６】従来の２重系システム切替時の所要時間を示す
図。

【図７】本発明の第１の実施例による２重系システム切
替時の所要時間を示す図。

【符号の説明】

１ ＣＰＵ ２ メモリ ３ 共通バス ４ ＰＣＵ ５ ＣＰＵ ６ メモリ ７ 共通バス ８ ＰＣＵ ９ａ ローカルバス ９ｂ バス １０ 処理系メインカード １１ 予備系メインカード １２ａ〜１２ｎ サブカード １３ 共通バス １４ａ〜１４ｎ 非２重化メモリ １５ａ〜１５ｎ エラーチェックコード領域 １６ａ〜１６ｎ 誤り訂正符号領域 １７ａ〜１７ｎ フラグ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 処理系システムと予備系システムとがそ
   れぞれ同一データを記憶している２重化メモリを有し、
   主たる処理を行っているシステムのみが非２重化メモリ
   を有する２重系システムにおいて、そのシステム切替時
   に、予備系システムが上記非２重化メモリを使用できる
   よう、該非２重化メモリへその記憶すべきデータをリロ
   ードする２重系システム切替方法において、 上記非２重化メモリにデータを書き込む度に、そのデー
   タに基づいてエラーチェックコードを算出する手段と、 上記算出したエラーチェックコードを、上記非２重化メ
   モリに記憶させる手段と、 上記処理系システムから上記予備系システムへの切替え
   時に、上記予備系システムが、上記非２重化メモリに記
   憶されているデータに基づいてエラーチェックコードを
   算出し、この算出したエラーチェックコードと上記記憶
   していたエラーチェックコードとを比較する手段と、 その比較結果により、上記非２重化メモリへデータをリ
   ロードするか否かを判断する手段とを備え、 上記非２重化メモリへデータをリロードしない判断をし
   た場合、直ちにシステムの切替えを完了させることを特
   徴とする２重系システム切替方法。
2. 【請求項２】 請求項１に記載の２重系システム切替方
   法において、 上記エラーチェックコードとして、パリティチェックコ
   ードを用いることを特徴とする２重系システム切替方
   法。
3. 【請求項３】 請求項１に記載の２重系システム切替方
   法において、 上記エラーチェックコードとして、サムチェックコード
   を用いることを特徴とする２重系システム切替方法。
4. 【請求項４】 請求項１に記載の２重系システム切替方
   法において、 上記エラーチェックコードとして、ＣＲＣ（Cycle Redu
   ndancy Check) コードを用いることを特徴とする２重系
   システム切替方法。
5. 【請求項５】 処理系システムと予備系システムとがそ
   れぞれ同一データを記憶している２重化メモリを有し、
   主たる処理を行っているシステムのみが非２重化メモリ
   を有する２重系システムにおいて、そのシステム切替時
   に、予備系システムが上記非２重化メモリを使用できる
   よう、該非２重化メモリへその記憶すべきデータをリロ
   ードする２重系システム切替方法において、 上記非２重化メモリにデータを書き込む度に、そのデー
   タに基づいて誤り訂正符号を算出する手段と、 上記算出した誤り訂正符号を、上記非２重化メモリに記
   憶する手段とを有し、 上記処理系システムから上記予備系システムへの切替え
   時に、上記予備系システムが、上記非２重化メモリに記
   憶されている誤り訂正符号を用いて上記非２重化メモリ
   のデータの誤りを訂正する手段を備え、 上記非２重化メモリへデータをリロードせずにシステム
   の切替えを完了させることを特徴とする２重系システム
   切替方法。
6. 【請求項６】 請求項５に記載の２重系システムの切替
   方法において、 上記誤り訂正符号として、ＢＣＨ(Bose-Chaudhuri-hocq
   enghen) 符号を用いることを特徴とする２重系システム
   切替方法。
7. 【請求項７】 請求項５に記載の２重系システム切替方
   法おいて、 上記誤り訂正符号として、リードソロモンを用いること
   を特徴とする２重系システム切替方法。
8. 【請求項８】 処理系システムと予備系システムとがそ
   れぞれ同一データを記憶している２重化メモリを有し、
   主たる処理を行っているシステムのみが非２重化メモリ
   を有する２重系システムにおいて、そのシステム切替時
   に、予備系システムが上記非２重化メモリを使用できる
   よう、該非２重化メモリへその記憶すべきデータをリロ
   ードする２重系システム切替方法において、 上記非２重化メモリに対応し、該非２重化メモリへのデ
   ータ書込み時に、オンとなるフラグと、 上記オンとなっているフラグに該当する非２重化メモリ
   のデータに基づいてエラーチェックコードまたは誤り訂
   正符号を算出する手段と、 上記算出したエラーチェックコードまたは誤り訂正符号
   を上記非２重化メモリに記憶し、記憶後に当該フラグを
   オフにする手段を有し、 上記処理系システムから上記予備系システムへの切替え
   時に、上記予備系システムが、上記フラグの状況に応じ
   て上記非２重化メモリへデータをリロードするか否かを
   判断する手段を備え、 上記非２重化メモリへデータをリロードしない判断をし
   た場合、即座にシステムの切替えを完了させることを特
   徴とする２重系システム切替方法。
9. 【請求項９】 請求項８に記載の２重系システム切替方
   法において、 上記エラーチェックコードまたは上記誤り訂正符号の算
   出と上記非２重化メモリへの記憶とは、上記処理系シス
   テムのＣＰＵのアイドル時間に行われることを特徴とす
   る２重系システム切替方法。
10. 【請求項１０】 請求項８に記載の２重系システム切替
    方法において、 上記エラーチェックコードまたは上記誤り訂正符号の算
    出と上記非２重化メモリへの記憶とは、上記処理系シス
    テムのＣＰＵのクロックに基づいた一定の周期で行われ
    ることを特徴とする２重系システム切替方法。