JPH0760847B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0760847B2 JPH0760847B2 JP61259021A JP25902186A JPH0760847B2 JP H0760847 B2 JPH0760847 B2 JP H0760847B2 JP 61259021 A JP61259021 A JP 61259021A JP 25902186 A JP25902186 A JP 25902186A JP H0760847 B2 JPH0760847 B2 JP H0760847B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- electrode
- semiconductor device
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、１つのパッケージ内に多数の半導体チップ
を組み立てる、いわゆる３次元実装マルチチップパッケ
ージ技術を用いる半導体装置の製造方法に関するもので
ある。
を組み立てる、いわゆる３次元実装マルチチップパッケ
ージ技術を用いる半導体装置の製造方法に関するもので
ある。
従来、半導体装置は半導体チップ（以下LSIチップと称
す）を第１配線基板に平面実装し、それをコネクタを用
いて第２配線基板に多数個積層して組み立て、それをパ
ッケージ内に実装していた。
す）を第１配線基板に平面実装し、それをコネクタを用
いて第２配線基板に多数個積層して組み立て、それをパ
ッケージ内に実装していた。
第３図は従来の３次元実装マルチチップパッケージ技術
を用いる半導体装置の製造方法の製造工程の流れを示す
概略図、第４図（ａ）〜（ｈ）は第３図に示した製造工
程を具体的に説明するための図である。
を用いる半導体装置の製造方法の製造工程の流れを示す
概略図、第４図（ａ）〜（ｈ）は第３図に示した製造工
程を具体的に説明するための図である。
第３図において、（AA）はPN接合からなる能動素子と、
これらの能動素子を接続する配線を有し、能動，受動機
能を備える複数個の半導体チップとしてのLSIチップの
主面に電極を形成する電極形成工程、（BB）はLSIチッ
プが搭載される第１配線基板の主面にLSIチップの機能
を互いに接続，複合，伝達する配線と電極を形成する配
線・電極形成工程、（CC）はLSIチップの電極と第１配
線基板の電極を配合するとともに、LSIチップを第１配
線基板に電気的，機械的に接続，固定する第１の接続・
固定工程、（DD）は複数個の第１配線基板が搭載される
第２配線基板の主面に第１配線基板の機能を互いに接
続，複合，伝達する配線と電極を形成する配線・電極形
成工程、（EE）は第１配線基板の電極と第２配線基板の
電極を接合するとともに、第１配線基板を第２配線基板
に電気的，機械的に接続，固定する第２の接続・固定工
程、（FF）はLSIチップ，第１配線基板が搭載された第
２配線基板を絶縁基板に固定，配置し第２配線基板の機
能を接続する第３の接続・固定工程、（GG）は第２配線
基板を搭載した絶縁基板の性能検査工程であり、このよ
うに従来の半導体装置の製造方法は７種類の工程によっ
て特徴づけられている。
これらの能動素子を接続する配線を有し、能動，受動機
能を備える複数個の半導体チップとしてのLSIチップの
主面に電極を形成する電極形成工程、（BB）はLSIチッ
プが搭載される第１配線基板の主面にLSIチップの機能
を互いに接続，複合，伝達する配線と電極を形成する配
線・電極形成工程、（CC）はLSIチップの電極と第１配
線基板の電極を配合するとともに、LSIチップを第１配
線基板に電気的，機械的に接続，固定する第１の接続・
固定工程、（DD）は複数個の第１配線基板が搭載される
第２配線基板の主面に第１配線基板の機能を互いに接
続，複合，伝達する配線と電極を形成する配線・電極形
成工程、（EE）は第１配線基板の電極と第２配線基板の
電極を接合するとともに、第１配線基板を第２配線基板
に電気的，機械的に接続，固定する第２の接続・固定工
程、（FF）はLSIチップ，第１配線基板が搭載された第
２配線基板を絶縁基板に固定，配置し第２配線基板の機
能を接続する第３の接続・固定工程、（GG）は第２配線
基板を搭載した絶縁基板の性能検査工程であり、このよ
うに従来の半導体装置の製造方法は７種類の工程によっ
て特徴づけられている。
また、第４図（ａ）〜（ｈ）において、１は多数個のLS
Iチップ、2aは前記LSIチップ１の主面上に形成した電
極、３は第１配線基板、4a,4bは前記第１配線基板３の
主面上に形成した突起電極で、突起電極4a,4bは同じ主
面に形成した配線（図示せず）で互いに電気的につなが
っている。５は第２配線基板、6a,6bは前記第２配線基
板５の主面上に形成した突起電極で、突起電極6a,6bは
同じ主面に形成した配線（図示せず）で互いに電気的に
つながっている。6cは前記突起電極4bと前記突起電極6a
の接合により形成される電極である。７は前記LSIチッ
プ1,前記第１配線基板3,前記第２配線基板５を収納する
絶縁基板、8a,8bは前記絶縁基板７に形成した電極で、
電極8bはこの半導体装置の機能を外部に取り出す外部ピ
ンとなる。電極8a,8bは前記絶縁基板７に形成した配線
（図示せず）で互いに電気的につながっている。９は前
記突起電極6bと電極8aに電気的を接続する、例えばAuの
ワイヤである。
Iチップ、2aは前記LSIチップ１の主面上に形成した電
極、３は第１配線基板、4a,4bは前記第１配線基板３の
主面上に形成した突起電極で、突起電極4a,4bは同じ主
面に形成した配線（図示せず）で互いに電気的につなが
っている。５は第２配線基板、6a,6bは前記第２配線基
板５の主面上に形成した突起電極で、突起電極6a,6bは
同じ主面に形成した配線（図示せず）で互いに電気的に
つながっている。6cは前記突起電極4bと前記突起電極6a
の接合により形成される電極である。７は前記LSIチッ
プ1,前記第１配線基板3,前記第２配線基板５を収納する
絶縁基板、8a,8bは前記絶縁基板７に形成した電極で、
電極8bはこの半導体装置の機能を外部に取り出す外部ピ
ンとなる。電極8a,8bは前記絶縁基板７に形成した配線
（図示せず）で互いに電気的につながっている。９は前
記突起電極6bと電極8aに電気的を接続する、例えばAuの
ワイヤである。
次に製造工程について説明する。
LSIチップ１の主面に形成したPN接合は配線（図示せ
ず）で相互に接続され、PN接合による電気的機能はその
主面と同一平面上の任意の位置から取り出すことができ
る。したがって、そこへ第４図（ａ）に示すように、
『電極形成工程（AA）』によって電極2aを形成すれば、
その電極2aによってLSIチップ１の電気的機能を外部に
取り出すことができる。
ず）で相互に接続され、PN接合による電気的機能はその
主面と同一平面上の任意の位置から取り出すことができ
る。したがって、そこへ第４図（ａ）に示すように、
『電極形成工程（AA）』によって電極2aを形成すれば、
その電極2aによってLSIチップ１の電気的機能を外部に
取り出すことができる。
次に、LSIチップ１が搭載される第１配線基板３に第４
図（ｂ）に示すように、『配線・電極形成工程（BB）』
によって突起電極4a,4bを形成することによって、複数
個のLSIチップ１の電気的機能を接続，複合，伝達する
電極と配線を形成することができる。
図（ｂ）に示すように、『配線・電極形成工程（BB）』
によって突起電極4a,4bを形成することによって、複数
個のLSIチップ１の電気的機能を接続，複合，伝達する
電極と配線を形成することができる。
次に、第４図（ｃ）に示すように、『接続・固定工程
（CC）』によって第１配線基板３の主面とLSIチップ１
の主面を平行対向して配置して熱処理を行うと、その間
隙に位置する電極2aと突起電極4aが接続してLSIチップ
１の機能が電気的に接続し、同時にLSIチップ１を第１
配線基板３に固定することができる。第１配線基板３の
主面に形成した配線（図示せず）によってそこに搭載さ
れたLSIチップ１の個々の機能は互いに接続，複合する
ので搭載されたLSIチップ１の個数分だけの機能（サブ
システム）を構成することができる。
（CC）』によって第１配線基板３の主面とLSIチップ１
の主面を平行対向して配置して熱処理を行うと、その間
隙に位置する電極2aと突起電極4aが接続してLSIチップ
１の機能が電気的に接続し、同時にLSIチップ１を第１
配線基板３に固定することができる。第１配線基板３の
主面に形成した配線（図示せず）によってそこに搭載さ
れたLSIチップ１の個々の機能は互いに接続，複合する
ので搭載されたLSIチップ１の個数分だけの機能（サブ
システム）を構成することができる。
次に、第１配線基板３を搭載する第２配線基板５に第４
図（ｄ）に示すように、『配線・電極形成工程（DD）』
によって突起電極6a,6bを形成することによって、複数
個の第１配線基板３の電気的機能を接続，複合，伝達す
る電極と配線を形成することができる。
図（ｄ）に示すように、『配線・電極形成工程（DD）』
によって突起電極6a,6bを形成することによって、複数
個の第１配線基板３の電気的機能を接続，複合，伝達す
る電極と配線を形成することができる。
次に、第４図（ｅ）に示すように、『接続・固定工程
（EE）』によって第１配線基板３の主面と第２配線基板
５の主面を垂直に配置すると、突起電極4bと突起電極6a
が接触するので、熱処理によってその両突起電極4b,6a
が接合して電極6cになる。そして、電極6cによって第１
配線基板３と第２配線基板５が電気的に接続し、機械的
に固定できる。そして、第２配線基板５の主面に形成し
た配線（図示せず）によってそこに搭載した第１配線基
板３の個々の機能（サブシステム）を互いに接続，複合
するので搭載された第１配線基板３の個数分だけの機能
が構成される。こうして、第２配線基板５上に第１配線
基板３のサブシステムの全部、すなわちこの半導体装置
に収納したLSIチップ１の全ての個々の機能を搭載し、
複合し構成する。
（EE）』によって第１配線基板３の主面と第２配線基板
５の主面を垂直に配置すると、突起電極4bと突起電極6a
が接触するので、熱処理によってその両突起電極4b,6a
が接合して電極6cになる。そして、電極6cによって第１
配線基板３と第２配線基板５が電気的に接続し、機械的
に固定できる。そして、第２配線基板５の主面に形成し
た配線（図示せず）によってそこに搭載した第１配線基
板３の個々の機能（サブシステム）を互いに接続，複合
するので搭載された第１配線基板３の個数分だけの機能
が構成される。こうして、第２配線基板５上に第１配線
基板３のサブシステムの全部、すなわちこの半導体装置
に収納したLSIチップ１の全ての個々の機能を搭載し、
複合し構成する。
次に、第４図（ｆ）に示すように、『接続・固定工程
（FF）』によって第２配線基板５を絶縁基板７に接着剤
（図示せず）で機械的に固定した後、第２配線基板５上
に形成した突起電極6bと絶縁基板７上に形成した電極8a
をAuのワイヤ９で電気的に接続する。電極8aはその半導
体装置の機能を外部に取り出す外部ピンである電極8bに
接続しているので、第２配線基板の全機能を電極8bから
取り出すことができる。結局、LSIチップ，第１配線基
板3,第２配線基板5,Auのワイヤ9,電極8bを通じて半導体
装置の全機能の接続が完成する。
（FF）』によって第２配線基板５を絶縁基板７に接着剤
（図示せず）で機械的に固定した後、第２配線基板５上
に形成した突起電極6bと絶縁基板７上に形成した電極8a
をAuのワイヤ９で電気的に接続する。電極8aはその半導
体装置の機能を外部に取り出す外部ピンである電極8bに
接続しているので、第２配線基板の全機能を電極8bから
取り出すことができる。結局、LSIチップ，第１配線基
板3,第２配線基板5,Auのワイヤ9,電極8bを通じて半導体
装置の全機能の接続が完成する。
最後に、第４図（ｇ）に示すように、『性能検査工程
（GG）』で半導体装置の全機能の接続が完成した半導体
装置の性能検査（電気的，機械的性能，その他）を実施
する。検査によって、一定基準以上の性能を有する装置
を選別するので、意図した機能と性能を持つ半導体装置
が完成すると同時に得られる。
（GG）』で半導体装置の全機能の接続が完成した半導体
装置の性能検査（電気的，機械的性能，その他）を実施
する。検査によって、一定基準以上の性能を有する装置
を選別するので、意図した機能と性能を持つ半導体装置
が完成すると同時に得られる。
なお、『接続・固定工程（FF）』にはLSIチップ1,第１
配線基板3,第２配線基板5,Auのワイヤ９を物理的，化学
的に保護する蓋（図示せず）を取り付ける処理を含むの
で、通常の取り扱いではこの機能が損傷することはな
い。
配線基板3,第２配線基板5,Auのワイヤ９を物理的，化学
的に保護する蓋（図示せず）を取り付ける処理を含むの
で、通常の取り扱いではこの機能が損傷することはな
い。
上記のような従来の半導体装置の製造方法では、半導体
装置の性能を全製造工程のほぼ最終段階，完成直前に行
っていたので、その前段の工程で性能不良を引き起こす
現象が発生しても（例えば第４図（ｈ）に示すような電
極間の接合不良）、性能不良を認識することができない
ので、製造作業を続行しなければならなかった。この場
合、性能不良の半導体装置（不良品）の製造に費やされ
た材料費，加工費を性能良好の半導体装置（良品）の価
格に上乗せするので、製造工程における不良品の発生割
合が高いほど（良品歩留りが低いほど）価格も高くな
る。したがって、低価格の半導体装置を製造しようとす
れば良品歩留りを高めなければならないが、従来の製造
方法では性能検査を製造完了直前の工程で実施している
ので、それ以前の工程で生じた性能不良を発見すること
ができず、良品歩留りを高めることができなかったた
め、低価格の半導体性能を製造することができないとい
う問題点があった。
装置の性能を全製造工程のほぼ最終段階，完成直前に行
っていたので、その前段の工程で性能不良を引き起こす
現象が発生しても（例えば第４図（ｈ）に示すような電
極間の接合不良）、性能不良を認識することができない
ので、製造作業を続行しなければならなかった。この場
合、性能不良の半導体装置（不良品）の製造に費やされ
た材料費，加工費を性能良好の半導体装置（良品）の価
格に上乗せするので、製造工程における不良品の発生割
合が高いほど（良品歩留りが低いほど）価格も高くな
る。したがって、低価格の半導体装置を製造しようとす
れば良品歩留りを高めなければならないが、従来の製造
方法では性能検査を製造完了直前の工程で実施している
ので、それ以前の工程で生じた性能不良を発見すること
ができず、良品歩留りを高めることができなかったた
め、低価格の半導体性能を製造することができないとい
う問題点があった。
この発明は、かかる問題点を解決するためになされたも
ので、良品歩留りを向上させることによって製造コスト
の低下を図れる半導体装置の製造方法を得ることを目的
とする。
ので、良品歩留りを向上させることによって製造コスト
の低下を図れる半導体装置の製造方法を得ることを目的
とする。
この発明に係る半導体装置の製造方法は、少なくとも、
第１の出力端子を形成した第１の配線基板に、半導体チ
ップを搭載して該半導体チップと前記第１の出力端子と
を接続したサブユニットを形成し、次いで、第２の出力
端子を形成した第２の配線基板に、複数の前記サブユニ
ットを搭載して前記サブユニットと前記第２の出力端子
とを接続した１個の総合ユニットを形成する半導体装置
の製造方法において、 前記サブユニットを形成した後、その良否を判断し、不
良ユニットと判断したときは、そのユニットを製造ライ
ンから除去する検査・不良ユニット除去工程を設けたも
のである。
第１の出力端子を形成した第１の配線基板に、半導体チ
ップを搭載して該半導体チップと前記第１の出力端子と
を接続したサブユニットを形成し、次いで、第２の出力
端子を形成した第２の配線基板に、複数の前記サブユニ
ットを搭載して前記サブユニットと前記第２の出力端子
とを接続した１個の総合ユニットを形成する半導体装置
の製造方法において、 前記サブユニットを形成した後、その良否を判断し、不
良ユニットと判断したときは、そのユニットを製造ライ
ンから除去する検査・不良ユニット除去工程を設けたも
のである。
この発明においては、性能検査・不良部品除去工程で不
良部品が除去される。
良部品が除去される。
第１図はこの発明の半導体装置の製造方法の製造工程の
流れを示す概略図、第２図（ａ）〜（ｉ）は第１図に示
した製造工程を具体的に説明するための図である。
流れを示す概略図、第２図（ａ）〜（ｉ）は第１図に示
した製造工程を具体的に説明するための図である。
第１図において、（Ａ）はPN接合からなる能動素子とこ
れらの能動素子を接続する配線を有し、能動，受動機能
を備える複数個のLSIチップの主面に電極を形成する電
極形成工程、（Ｂ）はLSIチップが搭載される第１配線
基板の主面にLSIチップの機能を互いに接続，複合，伝
達する配線と電極を形成する配線・電極形成工程、
（Ｃ）はLSIチップの電極と第１配線基板の電極を接合
するとともに、LSIチップを第１配線基板に電気的，機
械的に接続，固定する第１の接続・固定工程、（Ｄ）は
LSIチップが搭載された第１配線基板の性能検査を行
い、その結果、判明した性能不良LSIチップを第１配線
基板から取り除く性能検査・不良部品除去工程としての
性能検査・不良LSIチップ除去工程である。（Ｅ）は複
数個の第１配線基板が搭載される第２配線基板の主面に
第１配線基板の機能を互いに接続，複合，伝達する配線
と突起電極を形成する配線・電極形成工程、（Ｆ）は第
１配線基板の電極と第２配線基板の電極を接合するとと
もに、第１配線基板を第２配線基板に電気的，機械的に
接続，固定する第２の接続・固定工程、（Ｇ）は第１配
線基板が搭載された第２配線基板の性能検査を行い、そ
の結果、判明した性能不良第１配線基板を第２配線基板
から取り除く性能検査・不良部品除去工程としての性能
検査・不良第１配線基板除去工程、（Ｈ）はLSIチッ
プ，第１配線基板が搭載された第２配線基板を絶縁基板
に固定，配置し第２配線基板の機能を接続する第３の接
続・固定工程、（Ｉ）は第２配線基板が搭載された絶縁
基板の性能検査を行い、その結果、判明した性能不良第
２配線基板を絶縁基板から取り除く性能検査・不良部品
除去工程としての性能検査・不良第２配線基板除去工程
であり、この発明の半導体装置の製造方法は９種類の工
程によって特徴づけられている。
れらの能動素子を接続する配線を有し、能動，受動機能
を備える複数個のLSIチップの主面に電極を形成する電
極形成工程、（Ｂ）はLSIチップが搭載される第１配線
基板の主面にLSIチップの機能を互いに接続，複合，伝
達する配線と電極を形成する配線・電極形成工程、
（Ｃ）はLSIチップの電極と第１配線基板の電極を接合
するとともに、LSIチップを第１配線基板に電気的，機
械的に接続，固定する第１の接続・固定工程、（Ｄ）は
LSIチップが搭載された第１配線基板の性能検査を行
い、その結果、判明した性能不良LSIチップを第１配線
基板から取り除く性能検査・不良部品除去工程としての
性能検査・不良LSIチップ除去工程である。（Ｅ）は複
数個の第１配線基板が搭載される第２配線基板の主面に
第１配線基板の機能を互いに接続，複合，伝達する配線
と突起電極を形成する配線・電極形成工程、（Ｆ）は第
１配線基板の電極と第２配線基板の電極を接合するとと
もに、第１配線基板を第２配線基板に電気的，機械的に
接続，固定する第２の接続・固定工程、（Ｇ）は第１配
線基板が搭載された第２配線基板の性能検査を行い、そ
の結果、判明した性能不良第１配線基板を第２配線基板
から取り除く性能検査・不良部品除去工程としての性能
検査・不良第１配線基板除去工程、（Ｈ）はLSIチッ
プ，第１配線基板が搭載された第２配線基板を絶縁基板
に固定，配置し第２配線基板の機能を接続する第３の接
続・固定工程、（Ｉ）は第２配線基板が搭載された絶縁
基板の性能検査を行い、その結果、判明した性能不良第
２配線基板を絶縁基板から取り除く性能検査・不良部品
除去工程としての性能検査・不良第２配線基板除去工程
であり、この発明の半導体装置の製造方法は９種類の工
程によって特徴づけられている。
第２図（ａ）〜（ｉ）において、第４図（ａ）〜（ｈ）
と同一符号は同一部分を示し、10は図示しない電気特性
測定装置につながる深針である。
と同一符号は同一部分を示し、10は図示しない電気特性
測定装置につながる深針である。
次に製造工程について説明する。
LSIチップの主面に形成したPN接合は配線（図示せず）
で相互に接続され、PN接合による電気的性能はその主面
と同一平面上の任意の位置から取り出すことができる。
したがって、そこへ第２図（ａ）に示すように、『電極
形成工程（Ａ）』によって電極2aを形成すれば、その電
極2aによってLSIチップ１の電気的機能を外部に取り出
すことができる。
で相互に接続され、PN接合による電気的性能はその主面
と同一平面上の任意の位置から取り出すことができる。
したがって、そこへ第２図（ａ）に示すように、『電極
形成工程（Ａ）』によって電極2aを形成すれば、その電
極2aによってLSIチップ１の電気的機能を外部に取り出
すことができる。
次に、LSIチップ１が搭載される第１配線基板３に第２
図（ｂ）に示すように、『配線・電極形成工程（Ｂ）』
によって突起電極4a,4bを形成することによって、複数
個のLSIチップ１の電気的機能を接続，複合，伝達する
電極と配線を形成することができる。
図（ｂ）に示すように、『配線・電極形成工程（Ｂ）』
によって突起電極4a,4bを形成することによって、複数
個のLSIチップ１の電気的機能を接続，複合，伝達する
電極と配線を形成することができる。
次に、第２図（ｃ）に示すように、『接続・固定工程
（Ｃ）』によって第１配線基板３の主面とLSIチップ１
の主面を平行対向して配置し熱処理を行うと、その間隙
に位置する電極2aと突起電極4aが接続してLSIチップ１
の機能が電気的に接続し、同時にLSIチップ１を第１配
線基板３に固定することができる。第１配線基板３の主
面に形成した配線（図示せず）によってそこに搭載され
たLSIチップ１の個々の機能は互いに接続，複合するの
で、搭載されたLSIチップ１の個数分だけの機能（サブ
システム）を構成することができる。
（Ｃ）』によって第１配線基板３の主面とLSIチップ１
の主面を平行対向して配置し熱処理を行うと、その間隙
に位置する電極2aと突起電極4aが接続してLSIチップ１
の機能が電気的に接続し、同時にLSIチップ１を第１配
線基板３に固定することができる。第１配線基板３の主
面に形成した配線（図示せず）によってそこに搭載され
たLSIチップ１の個々の機能は互いに接続，複合するの
で、搭載されたLSIチップ１の個数分だけの機能（サブ
システム）を構成することができる。
次に、第１配線基板３に形成した突起電極4bからサブシ
ステムを取り出せるので、第２図（ｄ）に示すように、
『性能検査・不良LSIチップ除去工程（Ｄ）』で突起電
極4bに電気特性測定装置につながる深針10を接続すれ
ば、電気特性測定装置でサブシステムの性能を検査する
ことができる。この検査の結果が合格であれば次工程に
進むが、もしサブシステムの性能が合格基準を満たして
いない時、第２図（ｅ）に示すように、その原因となっ
ているLSIチップ１を識別しそれを取り除く。そして、
再び『接続・固定工程（Ｃ）』に戻り、不良のLSIチッ
プ１を除去した部分に良品のLSIチップ１を接合する。
この工程を繰り返せば、第１配線基板３に合格基準を満
たしたサブシステムを構成することができる。こうし
て、『性能検査・不良LSIチップ除去工程（Ｄ）』以前
に生じた不具合は、この工程で検出，除去できる。
ステムを取り出せるので、第２図（ｄ）に示すように、
『性能検査・不良LSIチップ除去工程（Ｄ）』で突起電
極4bに電気特性測定装置につながる深針10を接続すれ
ば、電気特性測定装置でサブシステムの性能を検査する
ことができる。この検査の結果が合格であれば次工程に
進むが、もしサブシステムの性能が合格基準を満たして
いない時、第２図（ｅ）に示すように、その原因となっ
ているLSIチップ１を識別しそれを取り除く。そして、
再び『接続・固定工程（Ｃ）』に戻り、不良のLSIチッ
プ１を除去した部分に良品のLSIチップ１を接合する。
この工程を繰り返せば、第１配線基板３に合格基準を満
たしたサブシステムを構成することができる。こうし
て、『性能検査・不良LSIチップ除去工程（Ｄ）』以前
に生じた不具合は、この工程で検出，除去できる。
次に、第１配線基板３が搭載される第２配線基板５を第
２図（ｆ）に示すように、『配線・電極形成工程
（Ｅ）』によって突起電極6a,6bを形成することによっ
て、複数個の第１配線基板３の電気的性能を接続，複
合，伝達する電極と配線を形成することができる。
２図（ｆ）に示すように、『配線・電極形成工程
（Ｅ）』によって突起電極6a,6bを形成することによっ
て、複数個の第１配線基板３の電気的性能を接続，複
合，伝達する電極と配線を形成することができる。
次に、第２図（ｇ）に示すように、『接続・固定工程
（Ｆ）』によって第１配線基板３の主面と第２配線基板
５の主面を垂直に配置すると、突起電極4bと突起電極6a
が接触するので、熱処理によってその両突起電極4b,6a
が接合して電極6cになる。そして、この電極6cによって
第１配線基板３と第２配線基板５が電気的に接続し、機
械的に固定できる。第２配線基板５の主面に形成した配
線（図示せず）によって、そこに搭載された第１配線基
板３の個々のサブシステムを互いに接続，接合するの
で、搭載された第１配線基板３の個数分だけの機能を構
成することができる。こうして、第２配線基板５上に第
１配線基板３のサブシステムの全部、すなわちこの半導
体装置に収納したLSIチップ１の全ての個々の機能を搭
載し、複合し構成することができる。
（Ｆ）』によって第１配線基板３の主面と第２配線基板
５の主面を垂直に配置すると、突起電極4bと突起電極6a
が接触するので、熱処理によってその両突起電極4b,6a
が接合して電極6cになる。そして、この電極6cによって
第１配線基板３と第２配線基板５が電気的に接続し、機
械的に固定できる。第２配線基板５の主面に形成した配
線（図示せず）によって、そこに搭載された第１配線基
板３の個々のサブシステムを互いに接続，接合するの
で、搭載された第１配線基板３の個数分だけの機能を構
成することができる。こうして、第２配線基板５上に第
１配線基板３のサブシステムの全部、すなわちこの半導
体装置に収納したLSIチップ１の全ての個々の機能を搭
載し、複合し構成することができる。
次に、第２配線基板５に形成した突起電極6bからこの半
導体装置に格納したLSIチップ１の全ての機能を取り出
せるので、『性能検査・不良第１配線基板除去工程
（Ｇ）』で突起電極6bに電気特性測定装置につながる深
針10（図示せず）を接続すれば、電気特性測定装置で性
能を検査することができる。検査の結果が合格であれば
次工程に進むが、もし性能が合格基準を満たしていない
時、第２図（ｈ）に示すように、その原因となっている
第１配線基板３を識別しそれを取り除く。そして、再び
『接続・固定工程（Ｆ）』に戻り、不良の第１配線基板
３を除去した部分に良品の第１配線基板３を接合する。
この工程を繰り返せば、第２配線基板５に合格基準を満
たした機能を構成することができる。こうして、『性能
検査・不良第１配線基板除去工程（Ｇ）』以前に生じた
不具合は、この工程で検出，除去できる。
導体装置に格納したLSIチップ１の全ての機能を取り出
せるので、『性能検査・不良第１配線基板除去工程
（Ｇ）』で突起電極6bに電気特性測定装置につながる深
針10（図示せず）を接続すれば、電気特性測定装置で性
能を検査することができる。検査の結果が合格であれば
次工程に進むが、もし性能が合格基準を満たしていない
時、第２図（ｈ）に示すように、その原因となっている
第１配線基板３を識別しそれを取り除く。そして、再び
『接続・固定工程（Ｆ）』に戻り、不良の第１配線基板
３を除去した部分に良品の第１配線基板３を接合する。
この工程を繰り返せば、第２配線基板５に合格基準を満
たした機能を構成することができる。こうして、『性能
検査・不良第１配線基板除去工程（Ｇ）』以前に生じた
不具合は、この工程で検出，除去できる。
次に、第２図（ｉ）に示すように、『接続・固定工程
（Ｈ）』によって第２配線基板５を絶縁基板７に接着剤
（図示せず）で機械的に固定した後、第２配線基板５上
に形成した機能取り出し用の突起電極6bと絶縁基板７上
に形成した電極8aをAuのワイヤ９で電気的に接続する。
電極8aはこの半導体装置の機能を外部に取り出す外部ピ
ンである電極8bに接続しているので、第２配線基板５の
全機能を電極8bから取り出すことができる。結局、LSI
チップ1,第１配線基板3,第２配線基板5,Auのワイヤ9,電
極8bを通じて半導体装置の全機能の接続が完成する。
（Ｈ）』によって第２配線基板５を絶縁基板７に接着剤
（図示せず）で機械的に固定した後、第２配線基板５上
に形成した機能取り出し用の突起電極6bと絶縁基板７上
に形成した電極8aをAuのワイヤ９で電気的に接続する。
電極8aはこの半導体装置の機能を外部に取り出す外部ピ
ンである電極8bに接続しているので、第２配線基板５の
全機能を電極8bから取り出すことができる。結局、LSI
チップ1,第１配線基板3,第２配線基板5,Auのワイヤ9,電
極8bを通じて半導体装置の全機能の接続が完成する。
次に、絶縁基板７に形成した電極8bからこの半導体装置
に収納したLSIチップ１の全ての機能を取り出せるの
で、『性能検査・不良第２配線基板除去工程（Ｉ）』で
電極8bに電気特性測定装置につながる深針10（図示せ
ず）を接続すれば、電気特性測定装置で性能を検査する
ことができる。検査の結果が合格であれば工程が完了す
るが、もし性能が合格基準を満たしていない時、その原
因となっている第２配線基板５を取り除き、再び『接続
・固定工程（Ｈ）』に戻り、良品の第２配線基板５を接
続・固定する。この工程を繰り返せば絶縁基板７に合格
基準を満たした機能を構成することができる。このよう
にして、『性能検査・不良第２配線基板除去工程
（Ｇ）』以前に生じた不具合はこの工程で検出，除去で
きる。こうして、意図した機能と性能を持つ半導体装置
が完成すると同時に得られる。
に収納したLSIチップ１の全ての機能を取り出せるの
で、『性能検査・不良第２配線基板除去工程（Ｉ）』で
電極8bに電気特性測定装置につながる深針10（図示せ
ず）を接続すれば、電気特性測定装置で性能を検査する
ことができる。検査の結果が合格であれば工程が完了す
るが、もし性能が合格基準を満たしていない時、その原
因となっている第２配線基板５を取り除き、再び『接続
・固定工程（Ｈ）』に戻り、良品の第２配線基板５を接
続・固定する。この工程を繰り返せば絶縁基板７に合格
基準を満たした機能を構成することができる。このよう
にして、『性能検査・不良第２配線基板除去工程
（Ｇ）』以前に生じた不具合はこの工程で検出，除去で
きる。こうして、意図した機能と性能を持つ半導体装置
が完成すると同時に得られる。
なお、『接続・固定工程（Ｈ）』にはLSIチップ1,第１
配線基板3,第２配線基板5,Auのワイヤ９等を物理的，化
学的に保護する蓋（図示せず）を取り付ける処理を含む
ので、通常の取り扱いではこの性能が損傷することはな
い。
配線基板3,第２配線基板5,Auのワイヤ９等を物理的，化
学的に保護する蓋（図示せず）を取り付ける処理を含む
ので、通常の取り扱いではこの性能が損傷することはな
い。
また、『性能検査・不良部品除去工程』の性能検査にお
いて結果が「合格」であれば、その後の除去処理はもち
ろん不要である。
いて結果が「合格」であれば、その後の除去処理はもち
ろん不要である。
さらに、性能検査は電気的なものに限らず、機械的，化
学的なあらゆる項目が含まれ、性能検査の前に熱的，電
気的ストレスを加える「バーンイン」も含まれる。
学的なあらゆる項目が含まれ、性能検査の前に熱的，電
気的ストレスを加える「バーンイン」も含まれる。
また、『性能検査・不良部品除去工程』としては必ずし
も上記の全てを実施しなくてもよいが、良品のLSIチッ
プ1,絶縁基板７を供給するために、『LSIチップ性能検
査工程』，『絶縁基板性能検査工程』等を取り入れても
この発明の主旨が損なわれるものではない。
も上記の全てを実施しなくてもよいが、良品のLSIチッ
プ1,絶縁基板７を供給するために、『LSIチップ性能検
査工程』，『絶縁基板性能検査工程』等を取り入れても
この発明の主旨が損なわれるものではない。
この発明は以上説明したとおり、少なくとも、第１の出
力端子を形成した第１の配線基板に、半導体チップを搭
載して該半導体チップと前記第１の出力端子とを接続し
たサブユニットを形成し、次いで、第２の出力端子を形
成した第２の配線基板に、複数の前記サブユニットを搭
載して前記サブユニットと前記第２の出力端子とを接続
した１個の総合ユニットを形成する半導体装置の製造方
法において、 前記サブユニットを形成した後、その良否を判断し、不
良ユニットと判断したときは、そのユニットを製造ライ
ンから除去する検査・不良ユニット除去工程を設けたの
で、途中の工程で生じた不良部品を途中の工程で取り除
いて修復でき、不良品を次工程に送らずに済み、良品歩
留りを向上させることができるため、半導体装置の価格
を低下させることができるという効果がある。
力端子を形成した第１の配線基板に、半導体チップを搭
載して該半導体チップと前記第１の出力端子とを接続し
たサブユニットを形成し、次いで、第２の出力端子を形
成した第２の配線基板に、複数の前記サブユニットを搭
載して前記サブユニットと前記第２の出力端子とを接続
した１個の総合ユニットを形成する半導体装置の製造方
法において、 前記サブユニットを形成した後、その良否を判断し、不
良ユニットと判断したときは、そのユニットを製造ライ
ンから除去する検査・不良ユニット除去工程を設けたの
で、途中の工程で生じた不良部品を途中の工程で取り除
いて修復でき、不良品を次工程に送らずに済み、良品歩
留りを向上させることができるため、半導体装置の価格
を低下させることができるという効果がある。
第１図はこの発明の半導体装置の製造方法の製造工程の
流れを示す概略図、第２図（ａ）〜（ｉ）は第１図に示
した製造工程を具体的に説明するための図、第３図は従
来の半導体装置の製造方法の製造工程の流れを示す概略
図、第４図（ａ）〜（ｈ）は第３図に示した製造工程を
具体的に説明するための図である。 図において、１はLSIチップ、2a,6c,8a,8bは電極、３は
第１配線基板、4a,4b,6a,6bは突起電極、５は第２配線
基板、７は絶縁基板、９はAuのワイヤ、10は探針であ
る。 なお、各図中の同一符号は同一または相当部分を示す。
流れを示す概略図、第２図（ａ）〜（ｉ）は第１図に示
した製造工程を具体的に説明するための図、第３図は従
来の半導体装置の製造方法の製造工程の流れを示す概略
図、第４図（ａ）〜（ｈ）は第３図に示した製造工程を
具体的に説明するための図である。 図において、１はLSIチップ、2a,6c,8a,8bは電極、３は
第１配線基板、4a,4b,6a,6bは突起電極、５は第２配線
基板、７は絶縁基板、９はAuのワイヤ、10は探針であ
る。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】少なくとも、第１の出力端子を形成した第
１の配線基板に、半導体チップを搭載して該半導体チッ
プと前記第１の出力端子とを接続したサブユニットを形
成し、次いで、第２の出力端子を形成した第２の配線基
板に、複数の前記サブユニットを搭載して前記サブユニ
ットと前記第２の出力端子とを接続した１個の総合ユニ
ットを形成する半導体装置の製造方法において、 前記サブユニットを形成した後、その良否を判断し、不
良ユニットと判断したときは、そのユニットを製造ライ
ンから除去する検査・不良ユニット除去工程を設けたこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259021A JPH0760847B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61259021A JPH0760847B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63111636A JPS63111636A (ja) | 1988-05-16 |
| JPH0760847B2 true JPH0760847B2 (ja) | 1995-06-28 |
Family
ID=17328248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61259021A Expired - Fee Related JPH0760847B2 (ja) | 1986-10-29 | 1986-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760847B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12111348B2 (en) | 2020-09-28 | 2024-10-08 | Robert Bosch Gmbh | Evaluation module and evaluation method for evaluating multichip module lifespan |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6167936A (ja) * | 1984-09-11 | 1986-04-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS6188547A (ja) * | 1984-10-05 | 1986-05-06 | Fujitsu Ltd | 半導体装置 |
-
1986
- 1986-10-29 JP JP61259021A patent/JPH0760847B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12111348B2 (en) | 2020-09-28 | 2024-10-08 | Robert Bosch Gmbh | Evaluation module and evaluation method for evaluating multichip module lifespan |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63111636A (ja) | 1988-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2801858B2 (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| KR20130111401A (ko) | 반도체 모듈 | |
| JP3948393B2 (ja) | 半導体装置及びその製造方法 | |
| US20040245651A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4616974B2 (ja) | マルチチップモジュールのパッケージングプロセス | |
| JP4157715B2 (ja) | 半導体装置の製造方法 | |
| US5086335A (en) | Tape automated bonding system which facilitate repair | |
| US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
| JP3977014B2 (ja) | 半導体装置およびその製造方法 | |
| JP4086597B2 (ja) | 半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 | |
| JPH11330256A (ja) | 半導体装置およびその製造方法 | |
| JP2990141B2 (ja) | 高周波マルチチップモジュールの製造方法 | |
| JP2003273313A (ja) | 半導体装置およびその製造方法 | |
| JP4056252B2 (ja) | 半導体装置の製造方法 | |
| JPS63111636A (ja) | 半導体装置の製造方法 | |
| TWI770523B (zh) | Ic測試電路板組合及ic測試系統 | |
| JPWO1999028970A1 (ja) | 半導体装置およびその製造方法 | |
| JP3971070B2 (ja) | 半導体装置 | |
| JPH07174818A (ja) | テストソケット及びそれを用いたｋｇｄの製造方法 | |
| WO1999026289A1 (fr) | Dispositif a semi-conducteur et son procede de production | |
| JPH08335616A (ja) | 半導体装置及びその検査方法 | |
| KR100628519B1 (ko) | 시스템 온 보드 및 그 제조방법 | |
| US20070152348A1 (en) | Array circuit substrate and wire bonding process using the same | |
| JP2003121504A (ja) | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 | |
| JP2003124439A (ja) | Ｂｇａ積層半導体モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |