JPH0760876B2 - SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD - Google Patents

SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Info

Publication number
JPH0760876B2
JPH0760876B2 JP21298392A JP21298392A JPH0760876B2 JP H0760876 B2 JPH0760876 B2 JP H0760876B2 JP 21298392 A JP21298392 A JP 21298392A JP 21298392 A JP21298392 A JP 21298392A JP H0760876 B2 JPH0760876 B2 JP H0760876B2
Authority
JP
Japan
Prior art keywords
lead
chip
semiconductor device
portions
chip element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21298392A
Other languages
Japanese (ja)
Other versions
JPH05190717A (en
Inventor
重政 砂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP21298392A priority Critical patent/JPH0760876B2/en
Publication of JPH05190717A publication Critical patent/JPH05190717A/en
Publication of JPH0760876B2 publication Critical patent/JPH0760876B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Die Bonding (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本願発明は、半導体装置製造用フ
レームおよびこれを用いた半導体装置ならびに半導体製
造方法に関し、詳しくは、少なくとも二端子構造をとる
半導体装置のより一層の小型化および製造コストの低減
を図りうるようになしたものに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing frame, a semiconductor device using the same, and a semiconductor manufacturing method, and more specifically, further miniaturization of a semiconductor device having at least a two-terminal structure and manufacturing cost reduction. The present invention relates to those that can be reduced.

【0002】[0002]

【従来の技術】半導体装置のなかでも、たとえば、低電
圧発生素子として各種回路に利用される二端子構造を備
えるダイオードは、一定間隔をあけて同一軸線上に配置
された一対のリード線を複数対備えるリードフレームに
対し、一方のリード線側にチップ素子をボンディングす
るダイボンディング工程が行われた後、上記チップ素子
の電極部と他方のリード線とを結線するワイヤボンディ
ング工程を経て、上記チップ素子ないしリード線を樹脂
封止する樹脂モールド工程等の一連の工程を経て作製さ
れることは良く知られている。また、ワイヤボンディン
グのためのワイヤとしては、一般的に金線が用いられて
おり、これがチップ素子の電極部およびリード線にそれ
ぞれ熱圧着される。
2. Description of the Related Art Among semiconductor devices, for example, a diode having a two-terminal structure used in various circuits as a low voltage generating element has a plurality of lead wires arranged on the same axis line at regular intervals. After the die bonding step of bonding the chip element to one lead wire side is performed on the lead frame provided with the pair, the chip is passed through the wire bonding step of connecting the electrode portion of the chip element and the other lead wire. It is well known that the device or the lead wire is manufactured through a series of steps such as a resin molding step of sealing with a resin. In addition, a gold wire is generally used as a wire for wire bonding, and the gold wire is thermocompression bonded to the electrode portion and the lead wire of the chip element, respectively.

【0003】[0003]

【発明が解決しようとする課題】ところで、半導体装置
の通電作動時には、上記チップ素子に熱が発生するが、
この熱によってチップ素子が膨張するなどして歪みが発
生するために、いったん結線したワイヤ(金線)がチッ
プ素子から外れてしまう結線不良が生じることがある。
また、チップ素子に発生した熱は金線および樹脂モール
ド体を介してのみ他方のリード線に放熱することがで
き、チップ素子における熱放散効率が悪いため、特性不
良の原因となる蓄熱状態や、熱応力がチップ素子に生じ
やすいという問題もある。このため、半導体装置が不良
となる原因である上記結線不良を排除し、またチップ素
子における放熱効率を高めることによって製品品位の一
定化およびこれに伴う生産性の向上が望まれていた。
By the way, when the semiconductor device is energized, heat is generated in the chip element.
Since the heat causes the chip element to expand and causes distortion, a wire connection failure may occur in which the wire (gold wire) once connected is disconnected from the chip element.
Further, the heat generated in the chip element can be radiated to the other lead wire only through the gold wire and the resin molded body, and since the heat dissipation efficiency in the chip element is poor, a heat storage state that causes characteristic failure, or There is also a problem that thermal stress easily occurs in the chip element. For this reason, it has been desired to eliminate the above-mentioned connection failure, which is a cause of the defective semiconductor device, and to improve the heat dissipation efficiency in the chip element, thereby making the product quality constant and improving the productivity accordingly.

【0004】また、従来構造の半導体装置においては、
リード線と、これにボンディングされるチップ素子とさ
らにこのチップ素子とリード線との間をループ状に結線
するワイヤの全てをモールド体によって封止せねばなら
ないため、概して樹脂モールド体の厚みが増大して、製
品の大型化が避けられなかった。
In the conventional semiconductor device,
Since the lead wire, the chip element bonded to the lead wire, and all the wires connecting the chip element and the lead wire in a loop shape must be sealed with the mold body, the thickness of the resin mold body generally increases. As a result, the size of the product has inevitably increased.

【0005】本願発明は、上記のような事情のもとで考
え出されたものであって、上述のダイオードのような半
導体装置において、上記の問題点を簡単な構成により解
決し、生産性の向上、性能の長期安定化、製造コストの
低減、ならびに製品の小型化を達成できるようにするこ
とをその課題としている。
The present invention has been conceived under the circumstances as described above, and in a semiconductor device such as the diode described above, the above problems can be solved by a simple structure to improve productivity. Its challenges are to achieve improvement, long-term stability of performance, reduction of manufacturing cost, and miniaturization of products.

【0006】 上記の課題を解決するため、本願発明で
は、次の技術的手段を講じている。すなわち、本願の請
求項1に記載した発明は、左右のサイドフレーム部と、
各サイドフレーム部から同一軸線をもって内向き対向状
に延出するリード部を複数対備える半導体装置製造用フ
レームであって、上記各対をなすリード部の対向部に
は、このリード部の主部に対して屈曲した形状に形成さ
れまたは透孔が形成されることによりリード部の軸線方
向に弾性変形可能とされたチップ挟持部が打ち抜きまた
はエッチングによってフレーム基準平面内に形成されて
いることを特徴としている。
In order to solve the above problems, the present invention takes the following technical means. That is, the invention described in claim 1 of the present application includes the left and right side frame portions,
A frame for manufacturing a semiconductor device, comprising a plurality of pairs of lead portions extending inwardly and inwardly from each side frame portion with the same axis, wherein a main portion of the lead portion is provided at an opposing portion of the lead portions forming each pair. It is characterized in that the chip holding part which is elastically deformable in the axial direction of the lead part by being bent or formed with a through hole is formed in the frame reference plane by punching or etching. I am trying.

【0007】 本願の請求項2に記載した発明は、同一
軸線上に所定間隔を隔てて相互に対向するように配置さ
れた一対のリード部と、これらリード部に電気的に接続
されるチップ素子とを備える半導体装置であって、上記
一対のリード部の相互に対向する対向部に、これらリー
ド部の主部に対して屈曲した形状に形成されまたは透孔
が形成されることによりリード部の軸線方向に弾性変形
可能とされたチップ挟持部がリード部の主部を含む平面
内において打ち抜きまたはエッチングによって形成され
ており、上記チップ素子は、上記対向部に設けられた各
チップ挟持部間に挟圧支持されていることを特徴として
いる。
According to a second aspect of the present invention, a pair of lead portions arranged on the same axis line so as to face each other at a predetermined interval, and a chip element electrically connected to these lead portions. And a through hole is formed in a facing portion of the pair of lead portions facing each other so as to have a bent shape with respect to the main portion of the lead portions. A chip holding part that is elastically deformable in the axial direction is formed by punching or etching in a plane including the main part of the lead part, and the chip element is provided between the chip holding parts provided in the facing part. It is characterized by being clamped and supported.

【0008】 本願の請求項3に記載した発明は、左右
のサイドフレーム部と、各サイドフレーム部から同一軸
線をもって内向き対向状に延出するリード部を複数対備
え、上記各対をなすリード部の対向部には、このリード
部の主部に対して屈曲した形状に形成されまたは透孔が
形成されることによりリード部の軸線方向に弾性変形可
能とされたチップ挟持部が打ち抜きまたはエッチングに
よってフレーム基準平面内に形成されてなる製造用フレ
ームを用いた半導体装置の製造方法であって、上記チッ
プ挟持部間にチップ素子を押し込むことによってこのチ
ップ素子を両チップ挟持部間に弾性支持させるステッ
プ、上記弾性支持されたチップ素子ないし上記リード部
の一部を樹脂モールドするステップ、上記チップ素子の
支持と樹脂モールドが終了したリード部を上記サイドフ
レームから分離させるステップ、を含むことを特徴とし
ている。
The invention according to claim 3 of the present application is provided with a plurality of pairs of left and right side frame parts and a plurality of lead parts extending inwardly and inwardly from each side frame part with the same axis line, and each pair of leads is formed. The chip sandwiching portion which is elastically deformable in the axial direction of the lead portion by punching or etching is formed in the facing portion of the lead portion in a shape bent to the main portion of the lead portion or by forming a through hole. A method of manufacturing a semiconductor device using a manufacturing frame formed in a frame reference plane according to claim 1, wherein the chip element is elastically supported between the chip holding portions by pushing the chip element between the chip holding portions. Step, resin-molding the elastically supported chip element or part of the lead portion, supporting the chip element and resin-molding. Separating the finished lead portion from the side frame.

【0009】[0009]

【発明の作用および効果】本願発明においては、チップ
素子を一対のリード部にそれぞれ設けられた各チップ挟
持部の間に配置してこれらに弾性的な圧力をもって挟圧
支持させることにより、チップ素子をリード部間に保持
させるとともに、チップ挟持部での直接的な接触によっ
てチップ素子とリード部とを電気的に接続させている。
したがって、従来のようなチップ素子とリード部とを結
線するワイヤボンディングが不要となるから、結線不良
といった半導体装置に不良化の要因が解消される。
According to the present invention, the chip element is arranged between the respective chip holding portions provided on the pair of lead portions, and the chip holding portions are supported by elastic pressure. Is held between the lead portions, and the chip element and the lead portion are electrically connected by direct contact at the chip holding portion.
Therefore, the conventional wire bonding for connecting the chip element and the lead portion is not necessary, so that the factor of the defective semiconductor device such as the defective connection is eliminated.

【0010】また、リード部の軸線上に並んでチップ素
子に圧接する各チップ挟持部に作用する弾性反力は、リ
ード部に対してはその軸線方向において作用することに
なるから、リード部には、上記弾性反力に起因した曲げ
力が作用することがない。したがって、リード部が上記
弾性反力のために変形を受けることがなく、各リード部
ないしそのチップ挟持部どうしの位置関係が常に一定に
維持される。すなわち、各チップ挟持部のチップ素子に
対する保持力を一定化することができるから、チップ素
子とチップ挟持部ないしリード部との間に接触不良が生
じるということがない。
Further, the elastic reaction force acting on each of the chip sandwiching portions which are arranged on the axis of the lead portion and are in pressure contact with the chip element acts on the lead portion in the axial direction thereof. Does not act on the bending force due to the elastic reaction force. Therefore, the lead portion is not deformed due to the elastic reaction force, and the positional relationship between the lead portions or their chip holding portions is always maintained constant. That is, since the holding force of each chip sandwiching portion with respect to the chip element can be made constant, no contact failure occurs between the chip element and the chip sandwiching portion or the lead portion.

【0011】しかも、通電作動時に発生する熱によって
引き起こされるチップ素子の膨張等をチップ挟持部の弾
性撓みをもって吸収してチップ素子における歪みの発生
を回避できるとともに、上記熱はチップ挟持部ないしリ
ード部に直接的に放熱することができるから、チップ素
子における放熱効率を従来のワイヤボンディングを施す
場合に比較して著しく高めることができる。
Moreover, the expansion of the chip element caused by the heat generated during the energization operation can be absorbed by the elastic deformation of the chip holding portion to avoid the occurrence of distortion in the chip element, and the heat can be applied to the chip holding portion or the lead portion. Since the heat can be directly radiated, the heat radiation efficiency in the chip element can be remarkably improved as compared with the case where the conventional wire bonding is performed.

【0012】 さらに、本願発明においてチップ素子を
挟圧状に保持するべく内向き対向状に形成されたリード
部の先端に形成されるチップ挟持部は、リード部の主部
に対して屈曲した形状に形成されまたは透孔が形成され
た形態であり、製造用フレーム形成時に、打ち抜きまた
はエッチングによって簡単に形成することができるため
に、たとえば打ち抜き形成後に曲げ加工を施すような製
造フレーム作製上の煩雑さはない。
Further, in the present invention, the chip sandwiching portion formed at the tip of the lead portion formed to face each other inwardly so as to hold the chip element in the sandwiched state, has a shape bent with respect to the main portion of the lead portion. Since it is a form formed with a hole or a through hole and can be easily formed by punching or etching at the time of forming the manufacturing frame, for example, it is complicated in manufacturing the manufacturing frame such as performing bending after punching. Not really.

【0013】加えて、上記チップ挟持部は、製造フレー
ムの基準平面内に形成されているので、これらの間に挟
持されるチップ素子を封止するべき樹脂モールド体の厚
みは、チップ素子そのものの厚みよりやや厚いだけの、
全体としてきわめて薄型化したものとすることができる
ので、半導体装置は、とりわけその厚み方向寸法を従来
に比較して著しく減少させた小型のものとすることがで
きる。
In addition, since the chip holding portion is formed in the reference plane of the manufacturing frame, the thickness of the resin mold body for sealing the chip elements held between them is the same as that of the chip element itself. Just a little thicker than the thickness,
Since it can be made extremely thin as a whole, the semiconductor device can be made small in size, in which the dimension in the thickness direction is remarkably reduced as compared with the conventional one.

【0014】以上のように、本願発明においては、ワイ
ヤボンディングに起因する不良化の要因をなくし、ま
た、通電作動時に発生する熱によるチップ素子の不良化
を効果的に防止することができ、半導体装置に製品品位
の一定化およびこれに伴う生産性の向上に大きく付与す
ることができる。
As described above, according to the invention of the present application, it is possible to eliminate the factor of defectiveness due to wire bonding, and to effectively prevent defective chip elements due to heat generated during energization operation. It is possible to largely give the device a constant product quality and a consequent improvement in productivity.

【0015】また、ワイヤボンディング工程が省略で
き、高価な金線を使用しなくともよいことからコスト面
で非常に有利となるとともに、チップ素子ないしリード
部に併せて金線をも樹脂封止する必要があった従来に比
較して樹脂モールドを小さくすることができるから、半
導体装置のより一層の小型化が可能となる。
Further, since the wire bonding step can be omitted and an expensive gold wire need not be used, it is very advantageous in terms of cost, and the gold wire is also resin-sealed together with the chip element or the lead portion. Since the resin mold can be made smaller than in the conventional case where it is necessary, the semiconductor device can be further downsized.

【0016】[0016]

【実施例の説明】以下、本願発明の好ましい実施例を図
面を参照しながら具体的に説明する。本実施例では、二
端子素子として一般的に知られているダイオードに本願
発明を適用した例を示している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be specifically described below with reference to the drawings. In this embodiment, an example in which the present invention is applied to a diode generally known as a two-terminal element is shown.

【0017】図1に示すように、ダイオードDは、同一
軸線上に所定間隔をあけて配置された一対のリード部
1,1と、これらのリード部1,1に電気的に接続され
るチップ素子2とを備える。また、チップ素子2および
リード部1,1の一部分が樹脂モールド3によって覆わ
れている。
As shown in FIG. 1, the diode D includes a pair of lead portions 1 and 1 arranged on the same axis line at a predetermined interval, and a chip electrically connected to the lead portions 1 and 1. And element 2. Further, a part of the chip element 2 and the lead portions 1, 1 is covered with the resin mold 3.

【0018】さて、本願発明においては、上記各リード
部1,1に、それぞれ、他方に対向する部位においてリ
ード部1の軸線方向に弾性変形可能なチップ挟持部4が
設けられている。本実施例の場合、上記チップ挟持部4
は、図1および図2に示すように、リード部1の主部か
ら斜め方向に延出する基部5と、この基部5の先端から
これの延出方向とは反対方向に折れ曲がって斜めに延出
するチップ圧接部6とからなっており、これら基部5お
よびチップ圧接部6は、全体として、リード部1の主部
に対して片持ちビーム状に一体形成されている。
In the present invention, each of the lead portions 1 and 1 is provided with a chip holding portion 4 which is elastically deformable in the axial direction of the lead portion 1 at a portion facing the other. In the case of this embodiment, the chip holding portion 4
As shown in FIGS. 1 and 2, the base portion 5 extends obliquely from the main portion of the lead portion 1, and the tip of the base portion 5 is bent in a direction opposite to the extending direction and extends obliquely. The base 5 and the chip pressure contact portion 6 are integrally formed as a cantilever beam with the main portion of the lead portion 1 as a whole.

【0019】また、ダイオードDの作成においては、図
2に示すような一対のリード部1,1を複数組備えたリ
ードフレーム7が利用されるが、本願発明では、保護マ
スク処理およびエッチング液による不要部分の切除処理
等をもってパターン形成が行われ、かつ微細加工を厳密
な加工精度をもって行いうるエッチング処理をもってリ
ードフレーム7を加工し、上記リード部の各対向内端部
におけるチップ挟持部4もまた、リードフレームの上記
のようなエッチング処理加工と同時に形成している。
Further, in forming the diode D, a lead frame 7 having a plurality of pairs of lead portions 1 and 1 as shown in FIG. 2 is used, but in the present invention, a protective mask treatment and an etching solution are used. The lead frame 7 is processed by an etching process capable of performing patterning by cutting off unnecessary portions and performing fine processing with strict processing accuracy, and the chip holding portion 4 at each of the facing inner ends of the lead portion is also processed. The lead frame is formed at the same time as the above etching process.

【0020】これにより、チップ挟持部4の寸法や、対
になるチップ挟持部4,4間の間隔を厳格に管理するこ
とができ、さらには、チップ挟持部4,4のチップ素子
2に対する保持力を一定化させることができる。なお、
対になるチップ挟持部4,4の各チップ圧接部6,6間
の自然状態での間隔は、チップ素子2の幅よりもやや小
さめに設定される。
This makes it possible to strictly control the size of the chip holding portion 4 and the space between the pair of chip holding portions 4 and 4. Further, the chip holding portions 4 and 4 are held by the chip element 2. The power can be made constant. In addition,
The interval between the chip pressing portions 6, 6 of the pair of chip holding portions 4, 4 in the natural state is set to be slightly smaller than the width of the chip element 2.

【0021】そうして、本願発明では、図1に示すよう
に、上記各チップ挟持部4,4間にチップ素子2を押し
込むことによってこれらの間に弾性的に挟圧保持させ
る。なお、図2に示すように、チップ素子2に対してあ
らかじめその電極部2aの表面にスズメッキ8(Snメ
ッキ)を施すとともに、電極部2aの反対側の面にもス
ズメッキ8を施して、上記電極部2aと同一形状の隆起
部を形成している。これにより、上記のようなチップ素
子の各チップ挟持部4,4間への押し込みの後、上記ス
ズメッキ8を加熱溶着させることにより、チップ素子2
とチップ挟持部4,4間の接合強度をより高めることが
できる。
Thus, in the present invention, as shown in FIG. 1, the chip element 2 is pushed between the chip holding portions 4 and 4 to elastically hold them between them. As shown in FIG. 2, the chip element 2 is preliminarily tin-plated 8 (Sn-plated) on the surface of the electrode portion 2a, and tin-plated 8 on the surface opposite to the electrode portion 2a. A raised portion having the same shape as the electrode portion 2a is formed. As a result, after the chip element is pushed between the chip holding portions 4 and 4 as described above, the tin plating 8 is heated and welded to the chip element 2.
It is possible to further increase the bonding strength between the chip holding portions 4 and 4.

【0022】このようにしてチップ素子2をチップ挟持
部4,4間に保持させた後は、樹脂モールド工程、ない
しリードフレーム7からリード部1,1を切除するリー
ドカット工程等を経て、図1に示すようなダイオードD
が完成する。
After the chip element 2 is held between the chip holding portions 4 and 4 in this way, a resin molding step, a lead cutting step of cutting the lead portions 1 and 1 from the lead frame 7 and the like are performed. Diode D as shown in 1
Is completed.

【0023】以上のように構成されるダイオードDにお
いては、チップ素子2を各チップ圧接部6,6ないしチ
ップ挟持部4,4に直接的に圧接させることにより、チ
ップ素子2とリード部1,1とを電気的に接続している
から、従来のようなチップ装置2とリード部1との間の
ワイヤボンディング工程を行う必要がなくなる。したが
って、従来のように結線不良が生じるといったことがな
くなり、また、チップ素子2からリード部1への直接な
放熱が可能となり、チップ素子2の放熱効率が高まっ
て、ダイオードDの性能を向上させることができる。
In the diode D configured as described above, the chip element 2 and the lead portion 1, 4 are directly brought into pressure contact with the chip pressure contact portions 6, 6 or the chip holding portions 4, 4. 1 is electrically connected to each other, there is no need to perform a wire bonding process between the chip device 2 and the lead portion 1 as in the related art. Therefore, unlike the conventional case, a connection failure does not occur, and heat can be directly radiated from the chip element 2 to the lead portion 1, the heat radiation efficiency of the chip element 2 is improved, and the performance of the diode D is improved. be able to.

【0024】しかも、チップ素子2およびチップ挟持部
4,4は、リード部1の軸線上に配置されることにな
り、チップ圧接部6,6がチップ素子2から受ける弾性
反力はリード部1,1に対してはその軸線方向に作用す
るので、リード部1に上記弾性反力に起因する曲げ力が
作用することはない。すなわち、リード部1,1は、上
記弾性反力が原因として変形を受けることがないから、
チップ挟持部4,4の相対位置関係を常に一定化させる
ことができ、チップ挟持部4,4のチップ素子2に対す
る安定した保持力が得られる。
Moreover, the chip element 2 and the chip holding portions 4 and 4 are arranged on the axis of the lead portion 1, and the elastic reaction force that the chip pressure contact portions 6 and 6 receive from the chip element 2 is the lead portion 1. , 1 in the axial direction, the bending force due to the elastic reaction force does not act on the lead portion 1. That is, since the lead portions 1 and 1 are not deformed due to the elastic reaction force,
The relative positional relationship between the chip holding portions 4 and 4 can always be made constant, and a stable holding force of the chip holding portions 4 and 4 with respect to the chip element 2 can be obtained.

【0025】さらに、上記片持ちビーム状のチップ挟持
部4,4は、リードフレームの基準平面内に形成されて
いるから、これらチップ挟持部4,4間に挟圧保持され
るチップ素子2を封止するための樹脂モールド3の厚み
は、上記チップ素子2の厚みに対してやや大きいだけ
の、全体として薄型化されたものとすることができる。
この点、リード部の上にチップ素子をボンディングし、
さらにこのチップ素子の上面と他方のリード部間をルー
プ状にワイヤボンディングする従来例において、これら
リード部、チップ素子、ならびにボンディングワイヤの
全てを過不足なく封止するために一定以上の厚みが必要
であった従来における樹脂モールドに比較して、著しい
薄型化が達成できるといえる。
Further, since the cantilevered beam-shaped chip holding portions 4 and 4 are formed in the reference plane of the lead frame, the chip element 2 which is held under pressure between the chip holding portions 4 and 4 is held. The thickness of the resin mold 3 for encapsulation may be slightly thinner than the thickness of the chip element 2 described above, and may be made thinner as a whole.
In this respect, bonding the chip element on the lead part,
Furthermore, in the conventional example in which the upper surface of the chip element and the other lead portion are wire-bonded in a loop shape, a certain thickness or more is required to seal all of the lead portion, the chip element, and the bonding wire without excess or deficiency. It can be said that, as compared with the conventional resin mold, a remarkable reduction in thickness can be achieved.

【0026】本願発明の範囲は、上述した実施例に限定
されない。たとえば、上記図1および図2に示した実施
例において、図3に示すように、チップ挟持部4,4に
おける特にチップ圧接部6,6の上方隅部に面取り部9
を設けるようにすると、チップ素子2をチップ圧接部
6,6間に上方から容易に押し込み保持させることがで
きる。すなわち、チップ素子2の押し込みにあたって
は、これをチップ圧接部6,6の横方向(図2において
矢印A方向)から行わなくてもよくなるから、リードフ
レーム7の長手方向にならぶリード部1…の間隔をより
縮小することができ、これにより、一定長さのリードフ
レーム7から製造しうる半導体装置の個数を多くするこ
とができる。このことは、製品の部留まりの向上、各製
造工程におけるリードフレーム7の送り間隔の縮小を図
って生産効率を向上させることができることを意味す
る。
The scope of the present invention is not limited to the above embodiments. For example, in the embodiment shown in FIGS. 1 and 2 above, as shown in FIG. 3, the chamfered portion 9 is formed especially in the upper corners of the tip holding portions 4, 4 of the tip holding portions 4, 4.
By providing the above, the chip element 2 can be easily pushed and held between the chip pressure contact portions 6 and 6 from above. That is, when the chip element 2 is pushed in, it does not have to be performed from the lateral direction of the chip pressure contact portions 6 and 6 (direction of arrow A in FIG. 2), so that the lead portions 1 ... It is possible to further reduce the distance, and thereby increase the number of semiconductor devices that can be manufactured from the lead frame 7 having a constant length. This means that it is possible to improve the production efficiency by improving the product retention and reducing the lead frame 7 feed interval in each manufacturing process.

【0027】また、チップ挟持部4の態様も、上記の他
に種々のものが考えられる。たとえば、図4に示すよう
に、リード部1の端部に、中央部に弾性変形を許容させ
る透孔10を備えた平面視略楕円形状の、いわば両持ち
ビーム状のチップ挟持部4を設けるようにしてもよい。
このようにすると、チップ素子を挟持するべき面が丸み
を帯びているので、よりスムーズにチップ素子を両リー
ド部間に挿入保持させることができるとともに、保持力
を安定させることができる。
Further, in addition to the above, various forms of the chip holding portion 4 can be considered. For example, as shown in FIG. 4, at the end of the lead portion 1, a chip-holding portion 4 having a so-called double-supported beam shape, which is substantially elliptical in plan view and has a through hole 10 that allows elastic deformation in the central portion, is provided. You may do it.
By doing so, the surface on which the chip element is to be sandwiched is rounded, so that the chip element can be inserted and held between the lead portions more smoothly and the holding force can be stabilized.

【0028】また、図5に示すように、チップ挟持部4
の基部に切り欠き係合部11,11を設けることによ
り、これらと樹脂モールド3との係合によって各リード
部1,1の相対動を規制することができる。すなわち、
リード部1,1が外部から引っ張り力等を受けた場合に
おいても、各チップ挟持部4,4の相対位置関係を一定
に維持させ、チップ素子2とチップ挟持部4,4ないし
リード部1,1の間の接触状態を常に良好に保つことが
できるようになる。
Further, as shown in FIG. 5, the chip holding portion 4
By providing the notch engaging portions 11 and 11 on the base portion of the above, the relative movement of the lead portions 1 and 1 can be regulated by the engagement of these with the resin mold 3. That is,
Even when the lead portions 1, 1 receive a pulling force or the like from the outside, the relative positional relationship between the chip holding portions 4, 4 is maintained constant, and the chip element 2 and the chip holding portions 4, 4 or the lead portions 1, 4 are held. The contact state between 1 can be always kept good.

【0029】また、これら図4および図5に示す実施例
において、チップ挟持部4の幅をリード部の幅と同程度
に形成するようにしてもよく、これにより、部品外形の
小型化をさらに進めることができる。さらに、図4およ
び図5に示す実施例においても、図3の実施例のような
面取りを施し、チップ素子を上方から両リード部間に押
し込み保持させることができるようにしてもよい。
Further, in the embodiments shown in FIGS. 4 and 5, the width of the chip holding portion 4 may be formed to be approximately the same as the width of the lead portion, which further reduces the size of the component. You can proceed. Further, also in the embodiment shown in FIGS. 4 and 5, chamfering as in the embodiment of FIG. 3 may be performed so that the chip element can be pushed and held between the lead portions from above.

【図面の簡単な説明】[Brief description of drawings]

【図1】本願発明の半導体装置の一例であるダイオード
を概略的に示した斜視図である。
FIG. 1 is a perspective view schematically showing a diode which is an example of a semiconductor device of the present invention.

【図2】図1のダイオードの作製にあたって使用される
製造用フレームの平面図である。
FIG. 2 is a plan view of a manufacturing frame used for manufacturing the diode of FIG.

【図3】製造用フレームの変形例の要部を示す断面図で
あり、図2のIII −III 線拡大断面図に相当する図であ
る。
3 is a cross-sectional view showing a main part of a modified example of the manufacturing frame, which is a view corresponding to an enlarged cross-sectional view taken along line III-III of FIG.

【図4】本願発明の製造用フレームの他の実施例の要部
を示す平面図である。
FIG. 4 is a plan view showing a main part of another embodiment of the manufacturing frame of the present invention.

【図5】本願発明のさらに他の実施例を示す断面図であ
る。
FIG. 5 is a sectional view showing still another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 リード部 2 チップ素子 4 チップ挟持部 7 製造用フレーム(リードフレーム) 1 lead part 2 chip element 4 chip holding part 7 manufacturing frame (lead frame)

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 左右のサイドフレーム部と、各サイドフ
レーム部から同一軸線をもって内向き対向状に延出する
リード部を複数対備える半導体装置製造用フレームであ
って、 上記各対をなすリード部の対向部には、このリード部の
主部に対して屈曲した形状に形成されまたは透孔が形成
されることによりリード部の軸線方向に弾性変形可能と
されたチップ挟持部が打ち抜きまたはエッチングによっ
てフレーム基準平面内に形成されていることを特徴とす
る、半導体装置製造用フレーム。
1. A semiconductor device manufacturing frame comprising left and right side frame parts, and a plurality of pairs of lead parts extending inwardly and inwardly from each side frame part with the same axis line, the lead parts forming each pair. Is formed in a shape that is bent with respect to the main portion of the lead portion or a through hole is formed
A frame for manufacturing a semiconductor device, characterized in that the chip sandwiching portion elastically deformable in the axial direction of the lead portion is formed in the frame reference plane by punching or etching.
【請求項2】 同一軸線上に所定間隔を隔てて相互に対
向するように配置された一対のリード部と、これらリー
ド部に電気的に接続されるチップ素子とを備える半導体
装置であって、 上記一対のリード部の相互に対向する対向部に、これら
リード部の主部に対して屈曲した形状に形成されまたは
透孔が形成されることによりリード部の軸線方向に弾性
変形可能とされたチップ挟持部がリード部の主部を含む
平面内において打ち抜きまたはエッチングによって形成
されており、 上記チップ素子は、上記対向部に設けられた各チップ挟
持部間に挟圧支持されていることを特徴とする、半導体
装置。
2. A pair of electrodes are arranged on the same axis line at a predetermined interval.
A semiconductor device comprising a pair of lead portions arranged so as to face each other and a chip element electrically connected to the lead portions, wherein the lead portions are provided on opposing portions of the pair of lead portions facing each other. Formed in a bent shape with respect to the main part of the part or
Hole and chip clamping portion which is elastically deformable in the axial direction of the lead portion is formed by punching or etching in a plane containing the main portion of the lead portion by is formed, the chip element, the counter A semiconductor device, wherein the semiconductor device is clamped and supported between respective chip clamping portions provided in the portion.
【請求項3】 左右のサイドフレーム部と、各サイドフ
レーム部から同一軸線をもって内向き対向状に延出する
リード部を複数対備え、上記各対をなすリード部の対向
部には、このリード部の主部に対して屈曲した形状に形
成されまたは透孔が形成されることによりリード部の軸
線方向に弾性変形可能とされたチップ挟持部が打ち抜き
またはエッチングによってフレーム基準平面内に形成さ
れてなる製造用フレームを用いた半導体装置の製造方法
であって、 上記チップ挟持部間にチップ素子を押し込むことによっ
てこのチップ素子を両チップ挟持部間に弾性支持させる
ステップ、 上記弾性支持されたチップ素子ないし上記リード部の一
部を樹脂モールドするステップ、 上記チップ素子の支持と樹脂モールドが終了したリード
部を上記サイドフレームから分離させるステップ、 を含むことを特徴とする、半導体装置の製造方法。
3. Left and right side frame parts, and a plurality of pairs of lead parts extending inwardly and inwardly from each side frame part with the same axis line, and a plurality of pairs of lead parts are provided in the facing parts of the lead parts forming each pair. Shaped in a bent shape with respect to the main part
Manufacturing of a semiconductor device using a manufacturing frame in which a chip holding portion that is elastically deformable in the axial direction of the lead portion by being formed or formed with a through hole is formed in a frame reference plane by punching or etching A step of elastically supporting the chip element between the chip sandwiching portions by pushing the chip element between the chip sandwiching portions, and molding the elastically supported chip element or part of the lead portion with resin. Steps, leads for which chip element support and resin molding have been completed
A step of separating the part from the side frame , and a method of manufacturing a semiconductor device.
JP21298392A 1992-08-10 1992-08-10 SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD Expired - Fee Related JPH0760876B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21298392A JPH0760876B2 (en) 1992-08-10 1992-08-10 SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21298392A JPH0760876B2 (en) 1992-08-10 1992-08-10 SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JPH05190717A JPH05190717A (en) 1993-07-30
JPH0760876B2 true JPH0760876B2 (en) 1995-06-28

Family

ID=16631530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21298392A Expired - Fee Related JPH0760876B2 (en) 1992-08-10 1992-08-10 SEMICONDUCTOR DEVICE MANUFACTURING FRAME, SEMICONDUCTOR DEVICE USING THE SAME, AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JPH0760876B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970298B (en) * 2019-12-30 2023-08-04 中国振华集团永光电子有限公司(国营第八七三厂) Epoxy packaged micro diode and manufacturing process thereof

Also Published As

Publication number Publication date
JPH05190717A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
US5834691A (en) Lead frame, its use in the fabrication of resin-encapsulated semiconductor device
US20020037604A1 (en) Lead frame, semiconductor package having lead frame, and method of manufacturing semiconductor package
US5686361A (en) Method for manufacturing a semiconductor device having a heat radiator
KR101054602B1 (en) Method of manufacturing semiconductor device
US4977442A (en) Lead frame and method of producing electronic components using such improved lead frame
JP2972096B2 (en) Resin-sealed semiconductor device
KR20030035952A (en) Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same
US20080122048A1 (en) Stamped leadframe and method of manufacture thereof
KR100568225B1 (en) Lead frame and manufacturing method of semiconductor package using same
US20030003627A1 (en) Method for manufacturing a resin-sealed semiconductor device
JP2981194B2 (en) Semiconductor chip package
JPH05190717A (en) Frame for manufacture of semiconductor, and semiconductor device using same, and manufacture of semiconductor
JPH06104364A (en) Lead frame, method of molding semiconductor chip using the same, and mold for molding
JP4266429B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JPH11233709A (en) Semiconductor device, method of manufacturing the same, and electronic device
JP2898694B2 (en) Method for manufacturing semiconductor device
JP2998726B2 (en) Semiconductor device and manufacturing method thereof
JP3127104B2 (en) Mold for sealing resin-encapsulated semiconductor device and manufacturing method using the same
JP2630686B2 (en) Electronic component manufacturing frame, electronic component manufacturing method using the same, and electronic component manufactured by the manufacturing method
JP2707153B2 (en) Lead frame manufacturing method
JP2006049682A (en) Semiconductor device and manufacturing method thereof
JPH03228339A (en) Bonding tool
JP2708343B2 (en) Semiconductor device manufacturing method and lead frame
JP3434633B2 (en) Resin-sealed semiconductor device
JPH1050913A (en) Heat treatment method for lead frame and jig for heat treatment used therefor

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees