JPH0761126B2 - 同期信号分離回路 - Google Patents
同期信号分離回路Info
- Publication number
- JPH0761126B2 JPH0761126B2 JP1229954A JP22995489A JPH0761126B2 JP H0761126 B2 JPH0761126 B2 JP H0761126B2 JP 1229954 A JP1229954 A JP 1229954A JP 22995489 A JP22995489 A JP 22995489A JP H0761126 B2 JPH0761126 B2 JP H0761126B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- potential
- clamp
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、複合映像信号より同期信号を分離する同期
信号分離回路に関するものである。
信号分離回路に関するものである。
一般に二つの映像信号を混合、合成する時にその二つの
映像信号の同期を一致させておく必要がある。このよう
に位相が一致しているか否かを判別するのに映像信号か
ら同期信号を分離して位相比較を行なうが、位相比較の
判別を早くするには同期信号分離部へ供給される映像信
号のDCクランプの応答速度が早くなければならない。特
にAPL（Average picture level）の異なる映像信号が切
替えられた場合には数Ｈに渡りミスクランプを生じ、同
期信号の分離が行なえないこととなる。
映像信号の同期を一致させておく必要がある。このよう
に位相が一致しているか否かを判別するのに映像信号か
ら同期信号を分離して位相比較を行なうが、位相比較の
判別を早くするには同期信号分離部へ供給される映像信
号のDCクランプの応答速度が早くなければならない。特
にAPL（Average picture level）の異なる映像信号が切
替えられた場合には数Ｈに渡りミスクランプを生じ、同
期信号の分離が行なえないこととなる。
第４図はこの種の従来の装置を示すものである。同図に
おいて、１は映像信号の入力端子で、第５図（ａ）に示
すようなDCクランプの行なわれていない映像信号が供給
され、コンデンサC1、抵抗R1、R2、ダイオード２、定電
圧源６よりなるピーククランプ回路で映像信号はDCクラ
ンプされ、第５図（ｂ）に示す波形となる。４はDCクラ
ンプされた映像信号と可変抵抗VR1により決定される電
位とにより、電位の比較を行ない、同期信号の分離を行
なう差動増幅器である。５は差動増幅器４で映像信号か
ら分離された同期信号が出力される出力端子であり、第
５図（ｃ）に示す出力を発生する。
おいて、１は映像信号の入力端子で、第５図（ａ）に示
すようなDCクランプの行なわれていない映像信号が供給
され、コンデンサC1、抵抗R1、R2、ダイオード２、定電
圧源６よりなるピーククランプ回路で映像信号はDCクラ
ンプされ、第５図（ｂ）に示す波形となる。４はDCクラ
ンプされた映像信号と可変抵抗VR1により決定される電
位とにより、電位の比較を行ない、同期信号の分離を行
なう差動増幅器である。５は差動増幅器４で映像信号か
ら分離された同期信号が出力される出力端子であり、第
５図（ｃ）に示す出力を発生する。
次に動作について説明する。入力端子１へ第５図（ａ）
に示す映像信号が供給された状態において、T1部分の時
に映像信号のピーク電位は定電圧源６の起電圧にダイオ
ード２の順方向電位を加えた電位とほぼ等しくなってい
る（以下クランプ電位と称す）。次にAPLの低い信号のT
1部分からAPLの高い信号のT2部分に切替えられた時は差
動増幅器４の入力端子３は一時的にクランプ電位より高
い電位になり、ダイオード２には順方向電位が加えられ
るため該ダイオード２はローインピーダンスとなる。抵
抗R2はその時のダイオード２のインピーダンスを示すも
のであり、抵抗R2はR1に対しR2≪R1であり、このときの
充電電圧は抵抗R2により急速に放電され、映像信号のピ
ーク電位は次第にクランプ電位になる。
に示す映像信号が供給された状態において、T1部分の時
に映像信号のピーク電位は定電圧源６の起電圧にダイオ
ード２の順方向電位を加えた電位とほぼ等しくなってい
る（以下クランプ電位と称す）。次にAPLの低い信号のT
1部分からAPLの高い信号のT2部分に切替えられた時は差
動増幅器４の入力端子３は一時的にクランプ電位より高
い電位になり、ダイオード２には順方向電位が加えられ
るため該ダイオード２はローインピーダンスとなる。抵
抗R2はその時のダイオード２のインピーダンスを示すも
のであり、抵抗R2はR1に対しR2≪R1であり、このときの
充電電圧は抵抗R2により急速に放電され、映像信号のピ
ーク電位は次第にクランプ電位になる。
次にAPLの高い信号のT2部分からAPLの低い信号T3部分に
切替えられた時には差動増幅器４の入力端子３は一時的
にクランプ電位より低い電位になり、ダイオード２には
逆方向電位が加えられるため該ダイオード２はハイイン
ピーダンスとなる。この低い電位は電源VCCに接続され
た抵抗R1を介してコンデンサC1に充電され、映像信号の
ピーク電位はしだいにクランプ電位となるが、R1≫R2で
あるため前記のT1からT2に切替えられた時と比べ、T2か
らT3に切替えた時の方が、映像信号のピーク電位がクラ
ンプ電位と等しくなるのに時間を要する。
切替えられた時には差動増幅器４の入力端子３は一時的
にクランプ電位より低い電位になり、ダイオード２には
逆方向電位が加えられるため該ダイオード２はハイイン
ピーダンスとなる。この低い電位は電源VCCに接続され
た抵抗R1を介してコンデンサC1に充電され、映像信号の
ピーク電位はしだいにクランプ電位となるが、R1≫R2で
あるため前記のT1からT2に切替えられた時と比べ、T2か
らT3に切替えた時の方が、映像信号のピーク電位がクラ
ンプ電位と等しくなるのに時間を要する。
したがって差動増幅器４にて同期信号を分離した際はそ
の影響を抜け出る期間が長くなってしまうという欠点が
あった。
の影響を抜け出る期間が長くなってしまうという欠点が
あった。
また抵抗R1を小さくすればクランプ速度は早くなるが、
コンデンサC1に対する抵抗R1のインピーダンスが低くな
り、映像信号にサグを生じ、同期信号分離の性能が低下
するという不都合を生じることは周知の通りである。
コンデンサC1に対する抵抗R1のインピーダンスが低くな
り、映像信号にサグを生じ、同期信号分離の性能が低下
するという不都合を生じることは周知の通りである。
以上で説明したDCクランプを行なった映像信号を差動増
幅器４に加え、可変抵抗VR1決定される電位と電圧比較
し同期信号を分離抽出すると第５図のｃのようになり、
APLの異なる映像信号の切替えられた所で同期信号の分
離抽出の行なえない部分が発生する。時にAPLの高い信
号のT2部分からAPLの低い信号のT3部分に切替えた時に
その現象が大きく現われる。
幅器４に加え、可変抵抗VR1決定される電位と電圧比較
し同期信号を分離抽出すると第５図のｃのようになり、
APLの異なる映像信号の切替えられた所で同期信号の分
離抽出の行なえない部分が発生する。時にAPLの高い信
号のT2部分からAPLの低い信号のT3部分に切替えた時に
その現象が大きく現われる。
従来の同期信号分離回路は以上のように構成されている
ので、APLの変化する映像信号では、精度良く同期信号
を抽出することができないなどの問題があった。
ので、APLの変化する映像信号では、精度良く同期信号
を抽出することができないなどの問題があった。
この発明は上記のような問題点を解消するためになされ
たもので、APLが変動しても正確に同期信号分離ができ
るとともに、ノイズに対しても安定な同期信号分離回路
を得ることを目的とする。
たもので、APLが変動しても正確に同期信号分離ができ
るとともに、ノイズに対しても安定な同期信号分離回路
を得ることを目的とする。
この発明に係る同期信号分離回路は、複合映像信号中の
同期信号を必要レベル以上に増幅するアンプ回路と、該
アンプ回路の出力信号中の同期信号先端部分あるいはペ
デスタル部分を一定の直流電位に固定する、１水平同期
信号より短い時定数を有するクランプ回路と、該クラン
プ回路のクランプ電位より一定電位だけ映像信号側によ
った電位で映像信号をクリップするクリップ回路と、該
クリップ回路の出力信号中の高域成分および低域成分を
除去して該クリップ回路の出力信号に含まれる同期信号
の立上りおよび立下りに対応した正極性および負極性の
パルスを含む信号を出力するフィルタ手段と、該フィル
タ手段の出力信号のうち信号振巾の小さい信号を除去す
るスライス回路と、該スライス回路の出力信号をトリガ
パルスとし、前記正極性および負極性のパルスに相当す
る間隔をパルス幅とする同期信号を発生する双安定マル
チバイブレータ回路とを備えるようにしたものである。
同期信号を必要レベル以上に増幅するアンプ回路と、該
アンプ回路の出力信号中の同期信号先端部分あるいはペ
デスタル部分を一定の直流電位に固定する、１水平同期
信号より短い時定数を有するクランプ回路と、該クラン
プ回路のクランプ電位より一定電位だけ映像信号側によ
った電位で映像信号をクリップするクリップ回路と、該
クリップ回路の出力信号中の高域成分および低域成分を
除去して該クリップ回路の出力信号に含まれる同期信号
の立上りおよび立下りに対応した正極性および負極性の
パルスを含む信号を出力するフィルタ手段と、該フィル
タ手段の出力信号のうち信号振巾の小さい信号を除去す
るスライス回路と、該スライス回路の出力信号をトリガ
パルスとし、前記正極性および負極性のパルスに相当す
る間隔をパルス幅とする同期信号を発生する双安定マル
チバイブレータ回路とを備えるようにしたものである。
この発明における同期信号分離回路は、フィルタによる
同期信号のエッヂ部分を抽出し、このエッヂ部分に対応
したパルスにより再び同期信号をつくる。
同期信号のエッヂ部分を抽出し、このエッヂ部分に対応
したパルスにより再び同期信号をつくる。
以下、この発明の一実施例を図について説明する。
第１図において、７は第４図に示した１と同じ複合映像
信号の入力端子、８は増幅器、９はクランプ回路、10は
クリップ回路、11は高域通過フィルタ（以下HPF）、12
は低域通過フィルタ（以下LPF）、13はスライス回路、1
4は波形整形回路、15は双安定マルチバイブレータ回路
（Bistable Multi−Vibrator,以下、BMVと称す）、16は
同期信号分離出力端子である。
信号の入力端子、８は増幅器、９はクランプ回路、10は
クリップ回路、11は高域通過フィルタ（以下HPF）、12
は低域通過フィルタ（以下LPF）、13はスライス回路、1
4は波形整形回路、15は双安定マルチバイブレータ回路
（Bistable Multi−Vibrator,以下、BMVと称す）、16は
同期信号分離出力端子である。
第２図は第１図におけるＡ〜Ｇまでの各部の波形を示し
た図である。
た図である。
第１図の複合映像信号の入力端子７に第２図のＡのよう
な複合映像信号（第５図のａと同じ）が入力された時、
増幅器８で同期信号部分が必要レベルより大きくなるよ
う増幅し、次段のクランプ回路９に入力する（第２図
Ａ）。このクランプ回路９は、例えば第４図に示したよ
うな回路であるが、C1,R1で構成されるクランプ時定数
は一水平期間（以下1Hとする）ごとのAPL変動に追従で
きる程度に短く選んでいる。このため、このクランプ回
路を通過した映像信号は、第２図Ｂに示した如く、サグ
（低域歪）を生じている。しかしながら、時定数が小さ
いので、従来例（第５図ｂ）のようなAPLの変動による
極端な直流変動は生じることなく同期先端をクランプす
る。
な複合映像信号（第５図のａと同じ）が入力された時、
増幅器８で同期信号部分が必要レベルより大きくなるよ
う増幅し、次段のクランプ回路９に入力する（第２図
Ａ）。このクランプ回路９は、例えば第４図に示したよ
うな回路であるが、C1,R1で構成されるクランプ時定数
は一水平期間（以下1Hとする）ごとのAPL変動に追従で
きる程度に短く選んでいる。このため、このクランプ回
路を通過した映像信号は、第２図Ｂに示した如く、サグ
（低域歪）を生じている。しかしながら、時定数が小さ
いので、従来例（第５図ｂ）のようなAPLの変動による
極端な直流変動は生じることなく同期先端をクランプす
る。
次に、第２図Ｂのようなサグをもった信号に対して、ク
リップレベルを同期信号レベルより小さい範囲で、映像
信号を含むように設定したクリップ回路10（第４図の差
動増幅器４で構成可能）で不必要となる映像信号を除去
する。この出力信号波形を第２図Ｃに、そしてその水平
同期信号部分の拡大図をｃ′に示す。このｃあるいは
ｃ′の信号をHPF11に入力すると、低域成分が除去さ
れ、残留映像信号の高域成分と同期信号のエッヂ部分、
そしてノイズ成分が出力される（第２図Ｄ）。第２図Ｄ
において、同期信号の立上り（α）、立下り（β）に対
応するパルスの振巾は、クリップ回路10で同期信号振巾
より映像信号を小さく抑えているので、映像信号の高域
成分とランダム・ノイズの成分より大きくなっている。
このＤの信号がLPF12を通ると、更に高域に分布するノ
イズ成分が減衰され、Ｅのような信号波形となるので、
スライス回路13のスライスレベルをＥのように設定すれ
ば、同期信号を立上り，立下り部分に対応したパルスの
みが出力されることになる（Ｆ）。このスライス回路は
例えば第３図（ａ）に示すようなヒステリシス（不感
帯）特性をもち、具体的には同図（ｂ）のようなダイオ
ードの逆並列回路で構成できる。
リップレベルを同期信号レベルより小さい範囲で、映像
信号を含むように設定したクリップ回路10（第４図の差
動増幅器４で構成可能）で不必要となる映像信号を除去
する。この出力信号波形を第２図Ｃに、そしてその水平
同期信号部分の拡大図をｃ′に示す。このｃあるいは
ｃ′の信号をHPF11に入力すると、低域成分が除去さ
れ、残留映像信号の高域成分と同期信号のエッヂ部分、
そしてノイズ成分が出力される（第２図Ｄ）。第２図Ｄ
において、同期信号の立上り（α）、立下り（β）に対
応するパルスの振巾は、クリップ回路10で同期信号振巾
より映像信号を小さく抑えているので、映像信号の高域
成分とランダム・ノイズの成分より大きくなっている。
このＤの信号がLPF12を通ると、更に高域に分布するノ
イズ成分が減衰され、Ｅのような信号波形となるので、
スライス回路13のスライスレベルをＥのように設定すれ
ば、同期信号を立上り，立下り部分に対応したパルスの
みが出力されることになる（Ｆ）。このスライス回路は
例えば第３図（ａ）に示すようなヒステリシス（不感
帯）特性をもち、具体的には同図（ｂ）のようなダイオ
ードの逆並列回路で構成できる。
次に信号Ｆは波形整形回路14に入力される。この波形整
形回路14は、入力信号を矩形波に整形するシュミット回
路（図示せず）と、正，負極の信号を同一極性にする絶
対値回路（図示せず）によって構成されており、ＦはＧ
のような同期信号のエッヂ部に対応した矩形波パルスと
なる。
形回路14は、入力信号を矩形波に整形するシュミット回
路（図示せず）と、正，負極の信号を同一極性にする絶
対値回路（図示せず）によって構成されており、ＦはＧ
のような同期信号のエッヂ部に対応した矩形波パルスと
なる。
このＧに示すパルスによって、双安定マルチバイブレー
タ15（フリップフロップ回路）が駆動され、Ｇのパルス
の間隔（同期信号の幅に対応）で同図16のようなパルス
を発生する。これが入力信号７から分離された同期信号
となる。
タ15（フリップフロップ回路）が駆動され、Ｇのパルス
の間隔（同期信号の幅に対応）で同図16のようなパルス
を発生する。これが入力信号７から分離された同期信号
となる。
なお、上記実施例では、HPFとLPFを分けているが、これ
らは帯域通過フィルタで代用してもよい。
らは帯域通過フィルタで代用してもよい。
また上記実施例では、スライスレベルが映像信号部分に
かかっているとしているが、サグの量が少ない場合は同
期信号を削る位に、スライスレベルを上げるようにして
もよい。
かかっているとしているが、サグの量が少ない場合は同
期信号を削る位に、スライスレベルを上げるようにして
もよい。
以上のように、この発明に係る同期信号分離回路によれ
ば、複合映像信号中の同期信号を必要レベル以上に増幅
するアンプ回路と、該アンプ回路の出力信号中の同期信
号先端部分あるいはペデスタル部分を一定の直流電位に
固定する、１水平同期信号より短い時定数を有するクラ
ンプ回路と、該クランプ回路のクランプ電位より一定電
位だけ映像信号側によった電位で映像信号をクリップす
るクリップ回路と、該クリップ回路の出力信号中の高域
成分および低域成分を除去して該クリップ回路の出力信
号に含まれる同期信号の立上りおよび立下りに対応した
正極性および負極性のパルスを含む信号を出力するフィ
ルタ手段と、該フィルタ手段の出力信号のうち信号振巾
の小さい信号を除去するスライス回路と、該スライス回
路の出力信号をトリガパルスとし、前記正極性および負
極性のパルスに相当する間隔をパルス幅とする同期信号
を発生する双安定マルチバイブレータ回路とを備えるよ
うにしたので、APLの変動やノイズが存在する映像信号
が入力されても、精度の高い、安定した同期信号分離回
路を得られる効果がある。
ば、複合映像信号中の同期信号を必要レベル以上に増幅
するアンプ回路と、該アンプ回路の出力信号中の同期信
号先端部分あるいはペデスタル部分を一定の直流電位に
固定する、１水平同期信号より短い時定数を有するクラ
ンプ回路と、該クランプ回路のクランプ電位より一定電
位だけ映像信号側によった電位で映像信号をクリップす
るクリップ回路と、該クリップ回路の出力信号中の高域
成分および低域成分を除去して該クリップ回路の出力信
号に含まれる同期信号の立上りおよび立下りに対応した
正極性および負極性のパルスを含む信号を出力するフィ
ルタ手段と、該フィルタ手段の出力信号のうち信号振巾
の小さい信号を除去するスライス回路と、該スライス回
路の出力信号をトリガパルスとし、前記正極性および負
極性のパルスに相当する間隔をパルス幅とする同期信号
を発生する双安定マルチバイブレータ回路とを備えるよ
うにしたので、APLの変動やノイズが存在する映像信号
が入力されても、精度の高い、安定した同期信号分離回
路を得られる効果がある。
第１図はこの発明の一実施例による同期信号分離回路の
ブロック図、第２図は第１図の各部における波形図、第
３図はこの発明の一実施例におけるスライス回路を示す
図、第４図は従来の同期信号分離回路の一例を示す図、
第５図は第４図に示した回路の動作波形図である。 ９はクランプ回路、10はクリップ回路、11は高域通過フ
ィルタ、12は低域通過フィルタ、13はスライス回路、15
は双安定マルチバイブレータ回路である。 なお図中同一符号は同一又は相当部分を示す。
ブロック図、第２図は第１図の各部における波形図、第
３図はこの発明の一実施例におけるスライス回路を示す
図、第４図は従来の同期信号分離回路の一例を示す図、
第５図は第４図に示した回路の動作波形図である。 ９はクランプ回路、10はクリップ回路、11は高域通過フ
ィルタ、12は低域通過フィルタ、13はスライス回路、15
は双安定マルチバイブレータ回路である。 なお図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】複合映像信号中の同期信号を必要レベル以
上に増幅するアンプ回路と、 該アンプ回路の出力信号中の同期信号先端部分あるいは
ペデスタル部分を一定の直流電位に固定する、１水平同
期信号より短い時定数を有するクランプ回路と、 該クランプ回路のクランプ電位より一定電位だけ映像信
号側によった電位で映像信号をクリップするクリップ回
路と、 該クリップ回路の出力信号中の高域成分および低域成分
を除去して該クリップ回路の出力信号に含まれる同期信
号の立上りおよび立下りに対応した正極性および負極性
のパルスを含む信号を出力するフィルタ手段と、 該フィルタ手段の出力信号のうち信号振巾の小さい信号
を除去するスライス回路と、 該スライス回路の出力信号をトリガパルスとし、前記正
極性および負極性のパルスに相当する間隔をパルス幅と
する同期信号を発生する双安定マルチバイブレータ回路
とを備えたことを特徴とする同期信号分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229954A JPH0761126B2 (ja) | 1989-09-05 | 1989-09-05 | 同期信号分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1229954A JPH0761126B2 (ja) | 1989-09-05 | 1989-09-05 | 同期信号分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0392085A JPH0392085A (ja) | 1991-04-17 |
| JPH0761126B2 true JPH0761126B2 (ja) | 1995-06-28 |
Family
ID=16900316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1229954A Expired - Lifetime JPH0761126B2 (ja) | 1989-09-05 | 1989-09-05 | 同期信号分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0761126B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0724497A (ja) * | 1993-07-09 | 1995-01-27 | Shin Nippon Kankyo Keisoku:Kk | 池などの浄化方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63318870A (ja) * | 1987-06-20 | 1988-12-27 | Nec Corp | 画像信号同期パルス分離回路 |
-
1989
- 1989-09-05 JP JP1229954A patent/JPH0761126B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0392085A (ja) | 1991-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323484A (ja) | ノイズ調整済みのスライス・レベルを有する同期回路 | |
| JPS6014553B2 (ja) | テレビジヨン同期信号分離回路 | |
| JPH03117995A (ja) | 色信号輪郭補正装置 | |
| JPH0761126B2 (ja) | 同期信号分離回路 | |
| US4580166A (en) | Synchronizing signal separator network | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| KR100240326B1 (ko) | 수직 동기화 분리기 | |
| JPS5947909B2 (ja) | 同期分離装置 | |
| SU970445A1 (ru) | Устройство выделени синхроимпульсов | |
| KR930003565B1 (ko) | 동기신호 분리장치 | |
| JPH01233968A (ja) | 画像信号直流再生回路 | |
| JPH0213514B2 (ja) | ||
| JP3030971B2 (ja) | 同期分離装置 | |
| JPH01274570A (ja) | ビデオ信号クランプ回路 | |
| JPH05110893A (ja) | 同期信号分離形成装置 | |
| JP2734771B2 (ja) | 映像信号処理回路 | |
| JP2775801B2 (ja) | 映像信号処理回路 | |
| KR900008393Y1 (ko) | Vtr의 슬로우 트래킹 자동 조정회로 | |
| JP2570291Y2 (ja) | 黒ノイズ除去回路 | |
| KR970008091B1 (ko) | 복합영상신호의 동기신호 분리회로 | |
| JP2854173B2 (ja) | 同期信号分離形成装置 | |
| JP2979556B2 (ja) | 無信号検出装置 | |
| JPH0638073A (ja) | 同期分離回路 | |
| JPS63318870A (ja) | 画像信号同期パルス分離回路 | |
| JPH03151769A (ja) | クランプパルス発生回路 |