JPH076221A

JPH076221A - Ｉｃカード用リーダライタ

Info

Publication number: JPH076221A
Application number: JP5169553A
Authority: JP
Inventors: Seiji Hirano; 誠治平野
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1993-06-15
Filing date: 1993-06-15
Publication date: 1995-01-10
Anticipated expiration: 2017-06-17
Also published as: JP3293689B2

Abstract

(57)【要約】【目的】インタフェースが異なる通信仕様を有するホ
スト機器とＩＣカードとの間のデータ通信に対しても通
信処理時間を短縮することができるＩＣカード用リーダ
ライタを提供する。【構成】ホスト機器側のインタフェースＳＣＩ１では
８ビットデータでのデータ通信を行い、このデータをＩ
Ｃカード側のインタフェースＳＣＩ２を介してＩＣカー
ドに送信する。この場合、ＩＣカード側には７ビットデ
ータで送信するとき、リーダライタは１ビット分だけバ
ッファリングしてトランスペアレント形式で送信する。
したがって、全てのデータをバッファする場合に比べて
その処理速度は向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＩＣカード用リーダライ
タの通信仕様、例えばモデム側インタフェースでの通信
速度が２４００ｂｐｓ、ＩＣカード側のそれが９６００
ｂｐｓのように、ＩＣカード側のインタフェースでの通
信速度とホスト機器側のそれとが異なるＩＣカード用リ
ーダライタの改良に関する。

【０００２】

【従来の技術】最近のＩＣカードシステムにおいて使用
されるＩＣカード用リーダライタには、トランスペアレ
ントタイプと、バッファリングタイプとがある。前者
は、ホスト機器からＩＣカードにデータ通信を行う場
合、ホスト機器に対するＲＳ−２３２Ｃインタフェース
の動作電圧レベルと、ＩＣカードに対するＴＴＬインタ
フェースの動作電圧レベルとの間で、その動作電圧につ
いてレベル変換処理だけを行うものである。したがっ
て、このタイプのリーダライタでは、後者に比較してホ
スト機器とＩＣカードとの間のデータ通信の処理速度が
向上することとなる。後者は、この場合、ホスト機器か
らのデータをリーダライタ内のメモリにバッファリング
し、その後、そのバッファリングしたデータをＩＣカー
ドに送信する。また、ＩＣカードからのデータも同様に
バッファリングした後、ホスト機器へ送信するものであ
る。

【０００３】したがって、このトランスペアレントタイ
プのリーダライタでホスト機器側インタフェースの信号
伝送速度（通信速度）がＩＣカード側のそれとが異なる
場合、ホスト機器側の通信速度をＩＣカード側のそれと
同じ９６００ｂｐｓにするか、または、ＩＣカード側の
クロック信号の周波数を下げて通信速度を同一にする等
の手段により対応していた。

【０００４】また、バッファリングタイプでは、通信デ
ータをバッファ制御してデータを一時的にバッファメモ
リに退避するため、異なる通信速度でも通信することが
可能である。

【０００５】

【発明が解決しようとする課題】しかしながら、上記ト
ランスペアレントタイプのリーダライタでは、通信仕様
（通信プロトコル等）がＩＣカードのそれに依存して制
限されてしまうという課題があった。または、通信速度
を下げたり、クロック周波数を下げることにより、通信
処理の時間が長くなってしまうという問題があった。

【０００６】一方、バッファリングタイプでも、通信デ
ータをバッファメモリに格納する作業により通信処理時
間が、トランスペアレントタイプの場合の約２倍かかっ
てしまうという問題があった。

【０００７】そこで、本発明は、インタフェースが異な
る通信仕様を有するホスト機器とＩＣカードとの間のデ
ータ通信に対しても通信処理時間を短縮することができ
るＩＣカード用リーダライタを提供することを、その目
的としている。

【０００８】

【課題を解決するための手段】請求項１に記載した発明
は、図１に示すように、ホスト機器１００およびＩＣカ
ード２００に接続されるとともに、これらのそれぞれに
対してデータ通信が可能であるＩＣカード用リーダライ
タ３００において、上記ホスト機器１００および／また
はＩＣカード２００に接続されるインタフェース装置３
１０を備え、このインタフェース装置３１０は、上記ホ
スト機器１００とＩＣカード２００との間のデータ通信
に際して、ホスト機器１００との間の通信仕様と、ＩＣ
カード２００との間のそれとの差異を検出する検出手段
３１１と、通信データを一時保持するバッファ手段３１
２と、上記ホスト機器１００との間の単位時間当りに送
受可能なデータ量と、ＩＣカード２００との間の単位時
間当りに送受可能なデータ量との差異に対応したデータ
量の通信データを上記バッファ手段３１２により保持さ
せるバッファ制御手段３１３とを有するＩＣカード用リ
ーダライタである。

【０００９】請求項２に記載の発明は、上記通信仕様の
差異は、少なくとも通信速度、キャラクタ構成、伝送フ
ォーマット、コード体系を含むプロトコルに基づいて判
定する請求項１に記載のＩＣカード用リーダライタであ
る。

【００１０】請求項３に記載の発明は、上記ホスト機器
１００との間の単位時間当りに送受可能なデータ量と、
ＩＣカード２００との間のそれとを比較することによ
り、上記通信仕様の差異を検出し、これらのデータ量の
差異に対応したデータ量の通信データを上記バッファ手
段３１２により保持する請求項１に記載のＩＣカード用
リーダライタである。

【００１１】請求項４に記載の発明は、上記検出手段３
１１は、上記インタフェース装置３１０が受信可能状態
にあるか否かを検出し、受信可能状態にないときは、上
記通信仕様が異なるものとして上記データ量の差異に対
応したデータ量の通信データを上記バッファ手段３１２
により保持する請求項１または請求項３に記載のＩＣカ
ード用リーダライタである。

【００１２】請求項５に記載の発明は、上記インタフェ
ース装置３１０は、上記ホスト機器１００への接続側お
よびＩＣカード２００への接続側のそれぞれに設けられ
た請求項１、請求項２、請求項３または請求項４のいず
れか１項に記載のＩＣカード用リーダライタである。

【００１３】さらに、請求項６に記載の発明は、上記ホ
スト機器１００側に対する通信仕様と、上記ＩＣカード
２００側に対するそれと同等である場合、または、上記
ホスト機器１００、ＩＣカード２００のいずれか一方か
らリーダライタ３００を介して残りの他方にデータ通信
を行う場合であって、上流側のホスト機器１００または
ＩＣカード２００に対する単位時間当りに送受可能なデ
ータ量が、下流側のＩＣカード２００またはホスト機器
１００に対するそれよりも小さい場合、上記インタフェ
ース装置３１０を動作させずにデータ通信を行う請求項
１、請求項２、請求項３、請求項４または請求項５のい
ずれか１項に記載のＩＣカード用リーダライタである。

【００１４】

【作用】本発明に係るＩＣカード用リーダライタは、ホ
スト機器１００からのデータを受信しながら、このデー
タをＩＣカード２００に送信する。例えばホスト機器１
００に対するインタフェースの通信仕様がＩＣカード２
００に対するそれと異なる場合、必要に応じて、ホスト
機器１００からのデータをバッファメモリ３１２にバッ
ファリングし、ＩＣカード２００に送信する。例えばホ
スト機器１００との間の単位時間当りに送受可能なデー
タ量と、ＩＣカード２００との間のそれとを比較するこ
とにより、通信仕様の差異を検出する。そして、これら
のデータ量の差異に対応したデータ量の通信データを上
記バッファメモリ３１２により保持させる。また、全て
のデータの送受が終了した時点で、ＩＣカード２００か
らのレスポンスを受信しながら、これをホスト機器１０
０に送信する。この場合にも必要に応じてＩＣカード２
００からのデータをバッファ制御する。

【００１５】

【実施例】以下、本発明に係るＩＣカード用のリーダラ
イタの一実施例を図２〜図１２を参照して説明する。図
２、図３に基づいて、まず、リーダライタ３００の構成
を説明する。このリーダライタ（Ｒ／Ｗ）３００はＲＳ
−２３２Ｃ、および、ＴＸＤ（送信データ），ＲＸＤ
（受信データ），ＧＮＤの各ピン、配線を介してホスト
機器１００に接続されている。ホスト機器１００として
モデムに対応する必要がある場合、ＣＴＳ（送信可），
ＲＴＳ（送信要求）の各ピン、配線を介してその制御を
行う構成である。ホスト機器１００に対するインタフェ
ースであるＲＳ−２３２Ｃ（例えば１２Ｖ）とＴＴＬレ
ベル（例えば５Ｖ）との動作電圧のレベル変換にはレベ
ル変換用回路ＭＡＸ２３２を使用している。

【００１６】このリーダライタ３００は、ＩＣカード２
００に対して電源供給用ポートＶCC，接地用ポートＧＮ
Ｄ，クロック信号供給用ポートＣＬＫ、データ送受信用
ポートＩ／Ｏ、リセット信号供給用ポートＲＳＴを介し
て接続されることとなる。また、リーダライタ３００は
上記ＣＰＵ、ＭＡＸ２３２、ＣＬＫの他にバッファ用の
ＲＡＭを有している。

【００１７】本実施例に係るＣＰＵとしては、日立製作
所製のＨ８系シリーズ（例えばＨ８／５２０）を用いて
いる。ＣＰＵにおいてＳＣＩ（シリアルコミュニケーシ
ョンインタフェース）１は、ホスト機器１００側の通信
インタフェースを、ＳＣＩ２はＩＣカード側インタフェ
ースをそれぞれ示している。ホスト機器１００側の通信
インタフェースＳＣＩ１は、上記ＴＸＤ、ＲＸＤ、Ｐ２
０、Ｐ２１の各ピンを含んで構成されている。また、Ｉ
Ｃカード側インタフェースＳＣＩ２は、上記ＴＸＤ、Ｒ
ＸＤ、Ｐ３０、Ｐ３１、Ｐ３２の各ピンを含んで構成さ
れている。

【００１８】図４に上記ＩＣカードシステムでの通信フ
ォーマットを示す。ＮＡＤ（ノードアドレス）は送信元
と受信先のアドレスを示している。ＰＣＢ（プロトコル
制御バイト）は、通信制御バイトで通信エラー時の再送
要求等の通信レイヤの制御に使用される。ＬＥＮはＩＮ
ＦＯＲＭＡＴＩＯＮ部（データ部）の長さを示してい
る。ＥＤＣはＮＡＤからＩＮＦＯＲＭＡＴＩＯＮ部の最
後のバイト迄のＥＸＯＲをとるもので、通信エラーの検
出に使用されるコードである。

【００１９】上記構成のリーダライタでの動作を図５〜
図９のフローチャートに基づいて説明する。

【００２０】図５にメインフローチャートを示す。リー
ダライタでは電源が投入されると、ホスト機器側の通信
インタフェースＳＣＩ１の初期化を行い（Ｓ５０１）、
次いで、ＩＣカード側のインタフェースＳＣＩ２の初期
化を行う（Ｓ５０２）。例えば通信速度、パリティ、ス
トップビット、キャラクタ構成などの転送フォーマット
をそれぞれ設定する。また、インタフェースＳＣＩ１の
送信データレジスタ（ＴＤＲ１）と受信データレジスタ
（ＲＤＲ１）を動作可能状態にする（ＴＥ＝１，ＲＥ＝
１）。さらに、インタフェースＳＣＩ２の受信データレ
ジスタ（ＲＤＲ２）を動作可能状態とする（ＲＥ＝
１）。

【００２１】そして、受信ポインタのアドレス初期値
（ＲＤＰＴ）をレジスタ２（Ｒ２）に、送信ポインタの
アドレス初期値（ＴＤＰＴ）をレジスタ３（Ｒ３）にセ
ットする（Ｓ５０３）。この状態でホスト機器１００か
らデータを受信するホスト受信ルーチンを実行する（Ｓ
５０４）。このサブルーチンは図８に示す。

【００２２】そして、このホスト機器１００からの受信
データがリーダライタ宛のものであるか否かを判断し
（Ｓ５０５）、リーダライタ（Ｒ／Ｗ）宛のデータでは
ない場合、これはＩＣカード２００からのデータをホス
ト機器１００に送信すべき場合である。このため、受信
ポインタのアドレス初期値（ＲＤＰＴ）をレジスタ２
（Ｒ２）に、送信ポインタのアドレス初期値（ＴＤＰ
Ｔ）をレジスタ３（Ｒ３）にセットする（Ｓ５０６）。
そして、ホスト機器１００への送信ルーチンを実行する
（Ｓ５０７）。このホスト機器１００への送信ルーチン
は図９に示す。リーダライタ宛のデータである場合（Ｓ
５０５でＹＥＳ）、リーダライタでの処理を実行し（Ｓ
５０８）、処理後の内容をリーダライタからホスト機器
１００側に送信する（Ｓ５０９）。そして、データの受
信待ちの状態に戻る（Ｓ５０３に戻る）。

【００２３】上記ステップＳ５０４に示すホスト機器１
００からのデータを受信し、ＩＣカード２００に送信す
るホスト受信ルーチンを図７に示す。まず、ホスト側イ
ンタフェースＳＣＩ１のフラグであるレシーブデータレ
ジスタフル（ＲＤＲＦ１）が１になっているかを判定
し、１であると１バイト受信しているから（Ｓ７０１で
ＹＥＳ）、受信したデータが格納された受信データレジ
スタ（ＲＤＲ１）からデータをレジスタ１（Ｒ１）にセ
ットする（Ｓ７０２）。

【００２４】そして、このデータ（通信フォーマットの
「ＮＡＤ」）がリーダライタ宛のものがＩＣカード宛の
ものかを判断する（Ｓ７０３）。受信用のレジスタ１
（Ｒ１）のデータがリーダライタ（Ｒ／Ｗ）宛の場合
（Ｓ７０３でＹＥＳ）、リーダライタ（Ｒ／Ｗ）におけ
る受信処理（ＩＣカードのリセットなど）を実行し（Ｓ
７１３）、ホスト機器にレスポンスを送信し、受信に戻
る。

【００２５】受信データがＩＣカード宛の場合（Ｓ７０
３でＮＯ）、ＩＣカード側インタフェースＳＣＩ２の送
信データレジスタ（ＴＤＲ２）を動作可能状態にする
（Ｓ７０４）。すなわち、ＴＥ（トランスミットイネー
ブル）＝１としてＩＣカードに対してデータを送信可能
とする。また、通信カウンタ（ＴＣＴ）をクリアする。
そして、１バイト送信ルーチンを実行する（Ｓ７０
５）。そのルーチンを図６に示す。

【００２６】次のステップＳ７０６はＨＲＩＴルーチン
（ホスト機器受信ＩＣカード送信）を示し、このルーチ
ンおよびステップＳ７０７では、データの先頭から３バ
イト（ＮＡＤ，ＰＣＢ，ＬＥＮ）を受信し、ＩＣカード
に送信する。ステップＳ７０７では通信カウンタ（ＴＣ
Ｔ）の値が３になったかを判定している。カウンタが３
になるまでは、上記ホスト側からのデータを受信するル
ーチンを実行する（Ｓ７０６）。３バイトのデータの受
信／送信が完了すると（Ｓ７０７でＹＥＳ）、上記受信
用レジスタＲ１に対して全データ数の長さを示すために
４バイト分だけ加算する（Ｓ７０８）。すなわち、ＬＥ
Ｎを受信するとレジスタ（Ｒ１）の値を（Ｒ１＋４（Ｎ
ＡＤ，ＰＣＢ，ＬＥＮ，ＥＤＣ））とする（Ｓ７０
８）。そして、レジスタ（Ｒ０）にこのレジスタ（Ｒ
１）の値をセットしておく（Ｓ７０９）。さらに、ＨＲ
ＩＴルーチンを実行し（Ｓ７１０）、また、カウンタＴ
ＣＴの値がこのレジスタＲ０の値と等しくなったかを判
定する（Ｓ７１１）。全バイト数をＩＣカードに対して
送信するものである。インフォメーション部とＥＤＣを
受信してから、これをＩＣカードへ送信し、通信カウン
タ（ＴＣＴ）がレジスタ０（Ｒ０）の値と等しくなると
（Ｓ７１１でＹＥＳ）、インタフェースＳＣＩ２のフラ
グＴＥを０として（Ｓ７１２）、ＩＣカードからのデー
タを受信可能としてメインルーチンにリターンする。

【００２７】図６に示す１バイト送信ルーチンは、ま
ず、トランスミットデータレジスタエンプティ（ＴＤＲ
Ｅ２）が１か否かを判断し（Ｓ６０１）、このフラグが
１であれば（Ｓ６０１でＹＥＳ）、レジスタ１（Ｒ１）
のデータを送信データレジスタ（ＴＤＲ２）にセットす
る（Ｓ６０２）。次いで、トランスミットデータレジス
タエンプティ（ＴＤＲＥ２）に０をセットし（Ｓ６０
３）、さらに、通信カウンタ（ＴＣＴ）を１だけインク
リメントする（Ｓ６０４）。トランスミットデータレジ
スタエンプティ（ＴＤＲＥ２）が０ならば（Ｓ６０１で
ＮＯ）、レジスタ１（Ｒ１）の値をレジスタ２（Ｒ２）
のアドレスにセットし、レジスタ２（Ｒ２）をインクリ
メント（＠Ｒ２＋）する（Ｓ６０５）。そして、ホスト
機器からのデータ受信ルーチン（図７のＳ７０６）に戻
る。

【００２８】ＨＲＩＴルーチンを図８に示す。このルー
チンは、ホスト機器からデータを受信し、このデータを
ＩＣカードに送信するものである。まず、レシーブデー
タレジスタフル（ＲＤＲＦ１）が１か否かを判断する
（Ｓ８０１）。受信データレジスタＲＤＲがフルの場
合、このフラグが１になるため（Ｓ８０１でＹＥＳ）、
受信データレジスタ（ＲＤＲ１）の値をレジスタ１（Ｒ
１）にセットする（Ｓ８０２）。そして、レシーブデー
タレジスタフル（ＲＤＲＦ１）のフラグをクリアする
（Ｓ８０３）。次に、トランスミットデータレジスタエ
ンプティ（ＴＤＲＥ２）が１か否かを判定する（Ｓ８０
４）。ＩＣカードに対してデータ送信が可能か否かをチ
ェックするものである。１ならば（Ｓ８０４でＹＥＳ）
送信可能であり、レジスタ２（Ｒ２）の受信ポインタの
値をレジスタ３（Ｒ３）の送信ポインタの値と比較する
（Ｓ８０５）。これはバッファに送信すべきデータがあ
るか否かを判定するものである。

【００２９】これらのポインタの示す値が異なる場合
（Ｓ８０５においてＮＯ）、レジスタ１（Ｒ１）の示す
データをバッファ（＠Ｒ２＋）に退避し（Ｓ８１２）、
レジスタ３（Ｒ３）のアドレスからレジスタ１（Ｒ１）
にセットする（Ｓ８１３）。そして、ステップＳ８０６
に進む。

【００３０】受信ポインタの値と送信ポインタの値が同
じである場合（Ｓ８０５でＹＥＳ）、すなわち、バッフ
ァに送信すべきデータがない場合、ステップＳ８０６に
進み、レジスタ３（Ｒ３）をインクリメント（＠Ｒ３
＋）してからレジスタ１（Ｒ１）を受信データレジスタ
（ＴＤＲ２）にセットする。さらに、通信カウンタ（Ｔ
ＣＴ）をインクリメントし（Ｓ８０７）、トランスミッ
トデータレジスタエンプティ（ＴＤＲＥ２）をクリアし
て（Ｓ８０８）、ホスト側受信ルーチン（Ｓ７０７）に
戻る。１バイト送信が終了したこととなる。

【００３１】上記ステップＳ８０４において、トランス
ミットデータレジスタエンプティ（ＴＤＲＥ２）が０な
らば、送信データレジスタＴＤＲがフルなのでＩＣカー
ドに送信していない状態たまは送信中である。この場
合、レジスタ１（Ｒ１）の受信データをバッファ（＠Ｒ
２＋）にセットして（Ｓ８１１）、ホスト側受信ルーチ
ン（Ｓ７０７）に戻る。すなわち、レジスタＲ２のアド
レスにレジスタＲ１のデータをため込み、受信データの
バッファリングするものである。

【００３２】また、上記ステップＳ８０１においてレシ
ーブデータレジスタフル（ＲＤＲＦ１）が０である場
合、トランスミットデータレジスタエンプティ（ＴＤＲ
Ｅ２）が１であれば（Ｓ８０９でＹＥＳ）、レジスタ２
（Ｒ２）の値とレジスタ３（Ｒ３）の値とを比較する
（Ｓ８１０）。受信ポインタの内容と送信ポインタのそ
れとを比較するものである。これらの値が異なる場合
（Ｓ８１０でＮＯ）、ステップＳ８１３に進み、レジス
タＲ３の先頭アドレス（＠Ｒ３＋）からの１バイトのデ
ータをレジスタ１（Ｒ１）をセットする。さらに、レジ
スタ１（Ｒ１）の値を送信データレジスタ（ＴＤＲ２）
にセットし（Ｓ８０６）、通信カウンタ（ＴＣＴ）をイ
ンクリメントし（Ｓ８０７）、トランスミットデータレ
ジスタエンプティ（ＴＤＲＥ２）に０をセットして（Ｓ
８０８）ホスト側受信ルーチン（Ｓ７０７）に戻る。Ｉ
Ｃカード側に１バイト送信したものである。

【００３３】図９はＩＣカードからのデータを受信する
ルーチンを示している。この場合、まず、通信カウンタ
（ＴＣＴ）をクリアし（Ｓ９０１）、３バイト（ＮＡ
Ｄ，ＰＣＢ，ＬＥＮ）をＩＲＨＴルーチン（ＩＣカード
受信ホスト送信ルーチン）で受信し、ホスト機器へ送信
する（Ｓ９０２，Ｓ９０３）。

【００３４】ＬＥＮを受信すると（Ｒ１＋４（ＮＡＤ，
ＰＣＢ，ＬＥＮ，ＥＤＣ））とし（Ｓ９０４）、レジス
タ（Ｒ１）のデータをレジスタ（Ｒ０）にセットする
（Ｓ９０５）。さらに、インフォメーション部とＥＤＣ
を受信し、ホスト機器へ送信する（Ｓ９０６）。通信カ
ウンタ（ＴＣＴ）が（Ｒ０）になると送信終了であるか
ら、メインルーチンに戻る。

【００３５】上記ＩＲＨＴルーチンを図１０に示す。フ
ラグ（ＲＤＲＦ２）が１になると（Ｓ１００１でＹＥ
Ｓ）、レジスタ（ＲＤＲ２）のデータを送信用のレジス
タ（Ｒ１）にセットし（Ｓ１００２）、このフラグ（Ｒ
ＤＲＦ２）をクリアしておく（Ｓ１００３）。このフラ
グ（ＲＤＲＦ２）はＩＣカードからデータを受信してい
るか否かを示すものである。

【００３６】次に、フラグ（ＴＤＲＥ１）が１ならば
（Ｓ１００４）、ホスト機器に対してデータの送信が可
能であるから、レジスタ（Ｒ２）の受信ポインタの値と
レジスタ（Ｒ３）の送信ポインタの値とを比較し（Ｓ１
００６）、同じであればバッファに送信データがない状
態であるから、レジスタＲ１のデータを送信データレジ
スタＴＤＲ１にセットする（Ｓ１００７）。そして、通
信カウンタＴＣＴをインクリメントし（Ｓ１００８）、
フラグＴＤＲＥをクリアする（Ｓ１００９）。このステ
ップＳ１００７により１バイトデータをホストに送信す
るものである。

【００３７】ポインタの値が異なる場合（Ｓ１００６で
ＮＯ）、レジスタ（Ｒ１）の値をバッファ（＠Ｒ２＋）
に退避する（Ｓ１０１０）。レジスタ（Ｒ３）のアドレ
スからレジスタ（Ｒ１）にセットし、レジスタ（Ｒ３）
をインクリメント（＠Ｒ３＋）する（Ｓ１０１１）。そ
して、ステップＳ１００７に進み、レジスタ（Ｒ１）の
データを受信データレジスタ（ＴＤＲ１）にセットし、
カウンタ（ＴＣＴ）をインクリメントし（Ｓ１００
８）、フラグ（ＴＤＲＥ１）をクリアして（Ｓ１００
９）からリターンする。

【００３８】また、フラグ（ＴＤＲＥ１）が０ならば
（Ｓ１００４でＮＯ）、レジスタ（Ｒ１）のデータをバ
ッファ（＠Ｒ２＋）にバッファリングしてリターンする
（Ｓ１０５）。データの送信中である場合はデータをバ
ッファリングするものである。

【００３９】また、上記ステップＳ１００１において、
フラグ（ＲＤＲＦ２）が０になると、フラグ（ＴＤＲＥ
１）が１か否かをチェックする（Ｓ１０１２）。フラグ
（ＴＤＲＥ）が１になると、送信ポインタの値と受信ポ
インタの値を比較し（Ｓ１０１３）、これらの値が異な
る場合（Ｓ１０１３でＮＯ）、バッファ（＠Ｒ３＋）の
先頭アドレスから１バイトをレジスタ（Ｒ１）にセット
し（Ｓ１０１１）、レジスタ（Ｒ１）をレジスタ（ＴＤ
Ｒ１）にセットし（Ｓ１００７）、フラグ（ＴＤＲＥ
１）に０をセットし（Ｓ１００９）、カウンタ（ＴＣ
Ｔ）をインクリメントして（Ｓ１００８）リターンす
る。

【００４０】図１１はこのシステムにおいて用いられる
通信データのフォーマットをしめすものである。この通
信フォーマットが異なる場合、例えば通信速度（ボーレ
ート）がホスト機器側のインタフェースとＩＣカード側
のそれとで異なる場合、ストップビット、データ構成
（８ビットデータか７ビットデータか）、パリティが異
なる場合であっても本実施例によれば適切な数のデータ
のみをバッファリングしてデータ通信を行うため、その
処理速度を高めることができる。また、上記通信仕様の
差異の検出は、例えばＳＣＩの受信フラグを参照しての
受信可能状態の判定によることもできる。または、バッ
ファのポインタの位置の比較により判定することもでき
る。

【００４１】図１２はこの実施例におけるホスト機器、
リーダライタ、ＩＣカード間のデータの授受について説
明するためのタイミングチャートである。図１３
（Ａ）、（Ｂ）は従来の場合を示している。これらの図
１２と図１３とを比較して示すように、本発明に係る場
合は、通信仕様の異なる場合において、例えば８ビット
データを受信して７ビットデータとして送信する場合、
１ビット分だけバッファリングして送信する。この結
果、リーダライタにおける処理速度をバッファリングタ
イプ図１３の（Ｂ）に比べて格段に向上させることがで
きる。なお、上記実施例にあって、ホスト機器に対する
通信仕様とＩＣカードに対するそれとが同等の場合はバ
ッファリング動作を行うことなく、データ通信を行うも
のである。また、ホスト機器、ＩＣカードに対する通信
仕様にあって、送信側の通信仕様が受信側のそれに対し
て下回る場合も同様にバッファリングを行うことなく、
データ通信が実行される。

【００４２】

【発明の効果】本発明に係るＩＣカード用リーダライタ
では、ＩＣカード側のインタフェースとホスト機器側の
それとではその通信仕様（通信速度、パリティ、ストッ
プビットなどの通信プロトコル等）が異なるＩＣカード
システムに対して、通信における処理速度、および、シ
ステム全体の処理速度を低下させることなく、最適なイ
ンタフェースを提供することができる。

【図面の簡単な説明】

【図１】本発明に係るＩＣカードシステムを示すブロッ
ク図である。

【図２】本発明の一実施例に係るＩＣカードシステムを
示すブロック図である。

【図３】本発明の一実施例に係るＩＣカード用のリーダ
ライタの概略構成を示すブロック図である。

【図４】本発明の一実施例に係る通信データのフォーマ
ットを示す図である。

【図５】本発明の一実施例に係るリーダライタの動作を
説明するフローチャートである。

【図６】本発明の一実施例に係る１バイト送信ルーチン
を示すフローチャートである。

【図７】本発明の一実施例に係るホスト機器からのデー
タ受信ルーチンを示すフローチャートである。

【図８】本発明の一実施例に係るホスト機器からデータ
を受信しＩＣカードにそのデータを送信する手順を示す
フローチャートである。

【図９】本発明の一実施例に係るＩＣカードからデータ
を受信する手順を示すフローチャートである。

【図１０】本発明の一実施例に係るＩＣカード受信ホス
ト機器送信ルーチンを示すフローチャートである。

【図１１】本発明の一実施例に係るリーダライタのコマ
ンドを示す図である。

【図１２】本発明の一実施例に係るリーダライタのイン
タフェースの作用を説明するためのタイミングチャート
である。

【図１３】従来のＩＣカードシステムにおけるリーダラ
イタの作用を説明するためのタイミングチャートであ
る。

【符号の説明】

１００ホスト機器２００ＩＣカード３００リーダライタ３１０インタフェース装置３１１検出手段３１２バッファ手段３１３バッファ制御手段

Claims

【特許請求の範囲】

【請求項１】ホスト機器およびＩＣカードに接続され
るとともに、これらのそれぞれに対してデータ通信が可
能であるＩＣカード用リーダライタにおいて、上記ホスト機器および／またはＩＣカードに接続される
インタフェース装置を備え、このインタフェース装置は、上記ホスト機器とＩＣカードとの間のデータ通信に際し
て、ホスト機器との間の通信仕様と、ＩＣカードとの間
のそれとの差異を検出する検出手段と、通信データを一時保持するバッファ手段と、上記ホスト機器との間の単位時間当りに送受可能なデー
タ量と、ＩＣカードとの間の単位時間当りに送受可能な
データ量との差異に対応したデータ量の通信データを上
記バッファ手段により保持させるバッファ制御手段とを
有することを特徴とするＩＣカード用リーダライタ。
【請求項２】上記通信仕様の差異は、少なくとも通信
速度、キャラクタ構成、伝送フォーマット、コード体系
を含むプロトコルに基づいて判定する請求項１に記載の
ＩＣカード用リーダライタ。
【請求項３】上記ホスト機器との間の単位時間当りに
送受可能なデータ量と、ＩＣカードとの間のそれとを比
較することにより、上記通信仕様の差異を検出し、これ
らのデータ量の差異に対応したデータ量の通信データを
上記バッファ手段により保持する請求項１に記載のＩＣ
カード用リーダライタ。
【請求項４】上記検出手段は、上記インタフェース装
置が受信可能状態にあるか否かを検出し、受信可能状態
にないときは、上記通信仕様が異なるものとして上記デ
ータ量の差異に対応したデータ量の通信データを上記バ
ッファ手段により保持する請求項１または請求項３に記
載のＩＣカード用リーダライタ。
【請求項５】上記インタフェース装置は、上記ホスト
機器への接続側およびＩＣカードへの接続側のそれぞれ
に設けられた請求項１、請求項２、請求項３または請求
項４のいずれか１項に記載のＩＣカード用リーダライ
タ。
【請求項６】上記ホスト機器側に対する通信仕様と、
上記ＩＣカード側に対するそれと同等である場合、また
は、上記ホスト機器、ＩＣカードのいずれか一方からリ
ーダライタを介して残りの他方にデータ通信を行う場合
であって、上流側のホスト機器またはＩＣカードに対す
る単位時間当りに送受可能なデータ量が、下流側のＩＣ
カード側またはホスト機器に対するそれよりも小さい場
合、上記インタフェース装置を動作させずにデータ通信
を行う請求項１、請求項２、請求項３、請求項４または
請求項５のいずれか１項に記載のＩＣカード用リーダラ
イタ。