JPH1117743A - シリアルインタフェース回路 - Google Patents
シリアルインタフェース回路Info
- Publication number
- JPH1117743A JPH1117743A JP16481197A JP16481197A JPH1117743A JP H1117743 A JPH1117743 A JP H1117743A JP 16481197 A JP16481197 A JP 16481197A JP 16481197 A JP16481197 A JP 16481197A JP H1117743 A JPH1117743 A JP H1117743A
- Authority
- JP
- Japan
- Prior art keywords
- data
- packet
- serial interface
- circuit
- request packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Computer And Data Communications (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】大容量のデータを所定の規格に合わせてたパケ
ットにして送受信でき、円滑な送受信処理をことができ
るシリアルインタフェース回路を提供する。 【解決手段】受信動作時には、要求パケット生成回路１
２２において、要求パケットを生成するとともに、送信
する要求パケットに対する応答パケットの最大データ長
を計算し、トランザクションコントローラ１２６で、最
大データ長maxplと応答用ＦＩＦＯ１２５の残り記憶容
量とを比較し、残り記憶容量が最大データ長maxpl 以上
の場合に、要求パケットの送信を行わせ、残り記憶容量
が最大データ長maxpl より小さい場合には、要求パケッ
トのリンクコア１０１への出力を、残り記憶容量が最大
データ長maxpl 以上になるまで、要求パケットの他ノー
ドへの送信を一時停止するよう構成する。
ットにして送受信でき、円滑な送受信処理をことができ
るシリアルインタフェース回路を提供する。 【解決手段】受信動作時には、要求パケット生成回路１
２２において、要求パケットを生成するとともに、送信
する要求パケットに対する応答パケットの最大データ長
を計算し、トランザクションコントローラ１２６で、最
大データ長maxplと応答用ＦＩＦＯ１２５の残り記憶容
量とを比較し、残り記憶容量が最大データ長maxpl 以上
の場合に、要求パケットの送信を行わせ、残り記憶容量
が最大データ長maxpl より小さい場合には、要求パケッ
トのリンクコア１０１への出力を、残り記憶容量が最大
データ長maxpl 以上になるまで、要求パケットの他ノー
ドへの送信を一時停止するよう構成する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ディジタルシリア
ルインタフェース回路に係り、特にＨＤＤ（Ｈard Disk
Drive) 、ＤＶＤ(Digital Video Disk)−ＲＯＭ、ＣＤ
(Compact Disk)−ＲＯＭ、テープストリーマ(Tape Stre
amer) 等のストレージ装置に接続するシリアルインタフ
ェース回路およびその信号処理方法に関するものであ
る。
ルインタフェース回路に係り、特にＨＤＤ（Ｈard Disk
Drive) 、ＤＶＤ(Digital Video Disk)−ＲＯＭ、ＣＤ
(Compact Disk)−ＲＯＭ、テープストリーマ(Tape Stre
amer) 等のストレージ装置に接続するシリアルインタフ
ェース回路およびその信号処理方法に関するものであ
る。
【０００２】
【従来の技術】近年、マルチメディア・データ転送のた
めのインタフェースとして、高速データ転送、リアルタ
イム転送を実現するＩＥＥＥ（The Institute of Elect
ricaland Electronic Engineers) １３９４、Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｒｉａｌ Ｂｕｓが規
格化された。
めのインタフェースとして、高速データ転送、リアルタ
イム転送を実現するＩＥＥＥ（The Institute of Elect
ricaland Electronic Engineers) １３９４、Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｒｉａｌ Ｂｕｓが規
格化された。
【０００３】このＩＥＥＥ１３９４シリアルインタフェ
ースのデータ転送においては、ネットワーク内で行われ
る転送動作をサブアクションと呼び、２つのサブアクシ
ョンが規定されている。一つは、従来のRequest,Acknow
ledge の要求、受信確認を行うアシンクロナス（Asynch
ronous) 転送であり、他の一つはあるノードから１２５
μｓに１回必ずデータが送られるアイソクロナス(Isoch
ronous) 転送である。
ースのデータ転送においては、ネットワーク内で行われ
る転送動作をサブアクションと呼び、２つのサブアクシ
ョンが規定されている。一つは、従来のRequest,Acknow
ledge の要求、受信確認を行うアシンクロナス（Asynch
ronous) 転送であり、他の一つはあるノードから１２５
μｓに１回必ずデータが送られるアイソクロナス(Isoch
ronous) 転送である。
【０００４】このように、２つの転送モードを有するＩ
ＥＥＥ１３９４シリアルインタフェースでのデータは、
パケット単位で転送が行われるが、ＩＥＥＥ１３９４規
格では、取り扱う最小データの単位は１クワドレット(q
uadlet) （＝４バイト＝３２ビット）である。
ＥＥＥ１３９４シリアルインタフェースでのデータは、
パケット単位で転送が行われるが、ＩＥＥＥ１３９４規
格では、取り扱う最小データの単位は１クワドレット(q
uadlet) （＝４バイト＝３２ビット）である。
【０００５】ＩＥＥＥ１３９４規格では、通常、コンピ
ュータデータは、図４に示すように、アシンクロナス転
送を用いて行われる。アシンクロナス転送は、図４
（ａ）に示すように、バスを獲得するためのアービレー
ション（ａｒｂ）、データを転送するパケットトランス
ミッション、およびアクノリッジメント（ａｃｋ）の３
つの遷移状態をとる。
ュータデータは、図４に示すように、アシンクロナス転
送を用いて行われる。アシンクロナス転送は、図４
（ａ）に示すように、バスを獲得するためのアービレー
ション（ａｒｂ）、データを転送するパケットトランス
ミッション、およびアクノリッジメント（ａｃｋ）の３
つの遷移状態をとる。
【０００６】そして、パケットトランスミッションの実
行は、図４（ｂ）に示すようなフォーマットで行われ
る。転送パケットの第１クワドレットは、１６ビットの
デスティネーションＩＤ(destination ID)領域、６ビッ
トのトランザクション ラベルｔｌ(transaction labe
l) 領域、２ビットのリトライ コードｒｔ(retry cod
e)領域、４ビットのトランザクション コードｔｃｏｄ
ｅ(transanction code) 領域、および４ビットのプライ
オリティｐｒｉ(priority)領域から構成されている。デ
スティネーションＩＤ領域はこのノードのバスナンバー
とノードナンバー、プライオリティ領域は優先レベルを
示す。
行は、図４（ｂ）に示すようなフォーマットで行われ
る。転送パケットの第１クワドレットは、１６ビットの
デスティネーションＩＤ(destination ID)領域、６ビッ
トのトランザクション ラベルｔｌ(transaction labe
l) 領域、２ビットのリトライ コードｒｔ(retry cod
e)領域、４ビットのトランザクション コードｔｃｏｄ
ｅ(transanction code) 領域、および４ビットのプライ
オリティｐｒｉ(priority)領域から構成されている。デ
スティネーションＩＤ領域はこのノードのバスナンバー
とノードナンバー、プライオリティ領域は優先レベルを
示す。
【０００７】第２クワドレットおよび第３クワドレット
は、１６ビットのソースＩＤ(source ID) 領域、および
４８ビットのデスティネーション・オフセット(destina
tionoffset)領域により構成されている。ソースＩＤ領
域はこのパケットを送ったノードＩＤを示し、デスティ
ネーション オフセット領域はハイ(High)およびロー(L
ow) の連続した領域からなり、デスティネーション・ノ
ードのアドレス空間のアドレスを示す。
は、１６ビットのソースＩＤ(source ID) 領域、および
４８ビットのデスティネーション・オフセット(destina
tionoffset)領域により構成されている。ソースＩＤ領
域はこのパケットを送ったノードＩＤを示し、デスティ
ネーション オフセット領域はハイ(High)およびロー(L
ow) の連続した領域からなり、デスティネーション・ノ
ードのアドレス空間のアドレスを示す。
【０００８】第４クワドレットは、１６ビットのデータ
長(data length) 領域、および１６ビットのイクステン
ディド・トランザクション・コード(extended tcode)領
域に構成されている。データ長領域は受信したパケット
のバイト数を示し、イクステンディド tcode領域はｔｃ
ｏｄｅがロック・トランザクション(Lock transaction)
の場合、このパケットのデータが行う実際のロック動作
(Lock Action) を示す領域である。
長(data length) 領域、および１６ビットのイクステン
ディド・トランザクション・コード(extended tcode)領
域に構成されている。データ長領域は受信したパケット
のバイト数を示し、イクステンディド tcode領域はｔｃ
ｏｄｅがロック・トランザクション(Lock transaction)
の場合、このパケットのデータが行う実際のロック動作
(Lock Action) を示す領域である。
【０００９】データフィールド領域(data field)の前の
クワドレットに付加されたヘッダＣＲＣ（header CRC)
領域は、パケットヘッダの誤り検出符号である。また、
データ領域(data field)の後のクワドレットに付加され
たデータＣＲＣ（data CRC) 領域は、データフィールド
の誤り検出符号である。
クワドレットに付加されたヘッダＣＲＣ（header CRC)
領域は、パケットヘッダの誤り検出符号である。また、
データ領域(data field)の後のクワドレットに付加され
たデータＣＲＣ（data CRC) 領域は、データフィールド
の誤り検出符号である。
【００１０】
【発明が解決しようとする課題】ところで、上述したよ
うに、アシンクロナス転送で行われる通常のコンピュー
タデータの転送では、そのプロトコルとして、ＳＢＰ−
２(Serial Bus Protocol-2) が用いられる。このプロト
コルによると、ストレージデバイス(Storage Device)で
あるターゲット(Target)からホストコンピュータ(Host
Computer) であるイニシエータ(Initiator) にデータを
転送するときは、ストレージデバイスからホストコンピ
ュータのメモリへデータを書き込む形で、またホストコ
ンピュータからターゲットにデータを転送するときは、
ストレージデバイスがホストコンピュータのメモリのデ
ータを読み出す形で転送が行われる。
うに、アシンクロナス転送で行われる通常のコンピュー
タデータの転送では、そのプロトコルとして、ＳＢＰ−
２(Serial Bus Protocol-2) が用いられる。このプロト
コルによると、ストレージデバイス(Storage Device)で
あるターゲット(Target)からホストコンピュータ(Host
Computer) であるイニシエータ(Initiator) にデータを
転送するときは、ストレージデバイスからホストコンピ
ュータのメモリへデータを書き込む形で、またホストコ
ンピュータからターゲットにデータを転送するときは、
ストレージデバイスがホストコンピュータのメモリのデ
ータを読み出す形で転送が行われる。
【００１１】しかしながら、ストレージデバイスに格納
される、あるいはストレージデバイスから読み出される
大容量のデータをＩＥＥＥ１３９４規格のパケットにし
て、送受信するための、いわゆるトランザクション・レ
イヤ(Transaction Layer) をコントロールする処理系回
路システムが未だ確立されていない。
される、あるいはストレージデバイスから読み出される
大容量のデータをＩＥＥＥ１３９４規格のパケットにし
て、送受信するための、いわゆるトランザクション・レ
イヤ(Transaction Layer) をコントロールする処理系回
路システムが未だ確立されていない。
【００１２】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、大容量のデータを所定の規格に
合わせてたパケットにして送受信することができ、ま
た、円滑な送受信処理をことができるシリアルインタフ
ェース回路を提供することにある。
のであり、その目的は、大容量のデータを所定の規格に
合わせてたパケットにして送受信することができ、ま
た、円滑な送受信処理をことができるシリアルインタフ
ェース回路を提供することにある。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、記憶手段と、他ノードのデータを自ノードへ転送す
る場合に、転送すべきデータサイズを含む要求パケット
を生成する送信パケット生成回路と、上記要求パケット
で要求するデータのサイズと上記記憶手段の残り容量と
を比較する比較手段と、上記比較手段の比較の結果、記
憶手段の残り容量が要求データサイズ以上で有る場合に
上記要求パケットを上記シリアルインタフェースバスに
送出し、他ノードからの当該要求パケットに対する応答
パケットを受信したときに、応答パケットの少なくとも
データ部を上記記憶手段に記憶させるデータ処理回路と
を有する。
め、本発明は、自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、記憶手段と、他ノードのデータを自ノードへ転送す
る場合に、転送すべきデータサイズを含む要求パケット
を生成する送信パケット生成回路と、上記要求パケット
で要求するデータのサイズと上記記憶手段の残り容量と
を比較する比較手段と、上記比較手段の比較の結果、記
憶手段の残り容量が要求データサイズ以上で有る場合に
上記要求パケットを上記シリアルインタフェースバスに
送出し、他ノードからの当該要求パケットに対する応答
パケットを受信したときに、応答パケットの少なくとも
データ部を上記記憶手段に記憶させるデータ処理回路と
を有する。
【００１４】また、本発明は、自ノードとシリアルイン
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、第１の記憶手段と、第２の記憶手段
と、他ノードのデータを自ノードへ転送する場合に、転
送すべきデータサイズを含む要求パケットを生成し、上
記第１の記憶手段に記憶する送信パケット生成回路と、
上記要求パケットで要求するデータのサイズと上記第２
の記憶手段の残り容量とを比較する比較手段と、上記比
較手段の比較の結果、第２の記憶手段の残り容量が要求
データサイズ以上で有る場合に上記要求パケットを上記
シリアルインタフェースバスに送出し、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部を上記第２の記
憶手段に記憶させるデータ処理回路とを有する。
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、第１の記憶手段と、第２の記憶手段
と、他ノードのデータを自ノードへ転送する場合に、転
送すべきデータサイズを含む要求パケットを生成し、上
記第１の記憶手段に記憶する送信パケット生成回路と、
上記要求パケットで要求するデータのサイズと上記第２
の記憶手段の残り容量とを比較する比較手段と、上記比
較手段の比較の結果、第２の記憶手段の残り容量が要求
データサイズ以上で有る場合に上記要求パケットを上記
シリアルインタフェースバスに送出し、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部を上記第２の記
憶手段に記憶させるデータ処理回路とを有する。
【００１５】また、本発明は、自ノードとシリアルイン
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、記憶手段と、他ノードのデータを自ノ
ードへ転送する場合に、転送すべきデータサイズを含む
要求パケットを生成する送信パケット生成回路と、上記
要求パケットで要求可能な最大のデータサイズを求める
最大サイズ算出回路と、上記最大サイズ算出回路で求め
た最大データサイズと上記記憶手段の残り容量とを比較
する比較手段と、上記比較手段の比較の結果、記憶手段
の残り容量が最大データサイズ以上で有る場合に上記要
求パケットを上記シリアルインタフェースバスに送出
し、他ノードからの当該要求パケットに対する応答パケ
ットを受信したときに、応答パケットの少なくともデー
タ部を上記記憶手段に記憶させるデータ処理回路とを有
する。
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、記憶手段と、他ノードのデータを自ノ
ードへ転送する場合に、転送すべきデータサイズを含む
要求パケットを生成する送信パケット生成回路と、上記
要求パケットで要求可能な最大のデータサイズを求める
最大サイズ算出回路と、上記最大サイズ算出回路で求め
た最大データサイズと上記記憶手段の残り容量とを比較
する比較手段と、上記比較手段の比較の結果、記憶手段
の残り容量が最大データサイズ以上で有る場合に上記要
求パケットを上記シリアルインタフェースバスに送出
し、他ノードからの当該要求パケットに対する応答パケ
ットを受信したときに、応答パケットの少なくともデー
タ部を上記記憶手段に記憶させるデータ処理回路とを有
する。
【００１６】また、本発明は、自ノードとシリアルイン
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、第１の記憶手段と、第２の記憶手段
と、他ノードのデータを自ノードへ転送する場合に、転
送すべきデータサイズを含む要求パケットを生成し、上
記第１の記憶手段に記憶する送信パケット生成回路と、
上記要求パケットで要求可能な最大のデータサイズを求
める最大サイズ算出回路と、上記最大サイズ算出回路で
求めた最大データサイズと上記第２の記憶手段の残り容
量とを比較する比較手段と、上記比較手段の比較の結
果、第２の記憶手段の残り容量が最大データサイズ以上
で有る場合に上記要求パケットを上記シリアルインタフ
ェースバスに送出し、他ノードからの当該要求パケット
に対する応答パケットを受信したときに、応答パケット
の少なくともデータ部を上記第２の記憶手段に記憶させ
るデータ処理回路とを有する。
タフェースバスを介して接続された他ノード間でアシン
クロナスパケットの送受信を行うシリアルインタフェー
ス回路であって、第１の記憶手段と、第２の記憶手段
と、他ノードのデータを自ノードへ転送する場合に、転
送すべきデータサイズを含む要求パケットを生成し、上
記第１の記憶手段に記憶する送信パケット生成回路と、
上記要求パケットで要求可能な最大のデータサイズを求
める最大サイズ算出回路と、上記最大サイズ算出回路で
求めた最大データサイズと上記第２の記憶手段の残り容
量とを比較する比較手段と、上記比較手段の比較の結
果、第２の記憶手段の残り容量が最大データサイズ以上
で有る場合に上記要求パケットを上記シリアルインタフ
ェースバスに送出し、他ノードからの当該要求パケット
に対する応答パケットを受信したときに、応答パケット
の少なくともデータ部を上記第２の記憶手段に記憶させ
るデータ処理回路とを有する。
【００１７】本発明の回路によれば、他ノードから自ノ
ードへデータを転送する場合には、送信パケット生成回
路により転送すべきデータサイズを含む要求パケットが
生成されて、データ処理回路に入力（または第１の記憶
手段に格納）される。比較手段において要求パケットで
要求するデータのサイズと記憶手段（または第２の記憶
手段）の残り容量とが比較される。比較の結果、記憶手
段（または第２の記憶手段）の残り容量が要求データサ
イズ以上で有る場合に、データ処理回路から要求パケッ
トがシリアルインタフェースバスに送出される。そし
て、他ノードからの当該要求パケットに対する応答パケ
ットを受信したときに、応答パケットの少なくともデー
タ部が記憶手段（または第２の記憶手段）に記憶され
る。
ードへデータを転送する場合には、送信パケット生成回
路により転送すべきデータサイズを含む要求パケットが
生成されて、データ処理回路に入力（または第１の記憶
手段に格納）される。比較手段において要求パケットで
要求するデータのサイズと記憶手段（または第２の記憶
手段）の残り容量とが比較される。比較の結果、記憶手
段（または第２の記憶手段）の残り容量が要求データサ
イズ以上で有る場合に、データ処理回路から要求パケッ
トがシリアルインタフェースバスに送出される。そし
て、他ノードからの当該要求パケットに対する応答パケ
ットを受信したときに、応答パケットの少なくともデー
タ部が記憶手段（または第２の記憶手段）に記憶され
る。
【００１８】また、本発明の回路によれば、他ノードか
ら自ノードへデータを転送する場合には、送信パケット
生成回路によりデータをパケット化して転送できるよう
に、転送すべきデータサイズを含む要求パケットが生成
されて、データ処理回路に入力（または第１の記憶手段
に格納）される。また、最大サイズ算出回路で、要求パ
ケットで要求可能な最大のデータサイズを求められ、比
較手段に入力される。比較手段においては、最大データ
サイズと記憶手段（または第２の記憶手段）の残り容量
とが比較される。比較の結果、記憶手段（または第２の
記憶手段）の残り容量が最大データサイズ以上で有る場
合に、データ処理回路から要求パケットがシリアルイン
タフェースバスに送出される。そして、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部が記憶手段（ま
たは第２の記憶手段）に記憶される。
ら自ノードへデータを転送する場合には、送信パケット
生成回路によりデータをパケット化して転送できるよう
に、転送すべきデータサイズを含む要求パケットが生成
されて、データ処理回路に入力（または第１の記憶手段
に格納）される。また、最大サイズ算出回路で、要求パ
ケットで要求可能な最大のデータサイズを求められ、比
較手段に入力される。比較手段においては、最大データ
サイズと記憶手段（または第２の記憶手段）の残り容量
とが比較される。比較の結果、記憶手段（または第２の
記憶手段）の残り容量が最大データサイズ以上で有る場
合に、データ処理回路から要求パケットがシリアルイン
タフェースバスに送出される。そして、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部が記憶手段（ま
たは第２の記憶手段）に記憶される。
【００１９】
【発明の実施の形態】図１は、本発明に係るＩＥＥＥ１
３９４シリアルインタフェース回路の一実施形態を示す
ブロック構成図である。なお、このシリアルインタフェ
ース回路は、アシンクロナス通信で扱われるコンピュー
タデータの転送を行うことを目的として構成されてい
る。このため、図１においては、アイソクロナス通信系
回路の具体的な構成は図示していない。
３９４シリアルインタフェース回路の一実施形態を示す
ブロック構成図である。なお、このシリアルインタフェ
ース回路は、アシンクロナス通信で扱われるコンピュー
タデータの転送を行うことを目的として構成されてい
る。このため、図１においては、アイソクロナス通信系
回路の具体的な構成は図示していない。
【００２０】このシリアルインタフェース回路は、リン
ク／トランザクション・レイヤ集積回路１０、フィジカ
ル・レイヤ回路２０、ストレージデバイスとしての図示
しないハードディスクドライバ（ＨＤＤ）のコントロー
ラ３０、ホストコンピュータとしてのローカルプロセッ
サ４０により構成されている。
ク／トランザクション・レイヤ集積回路１０、フィジカ
ル・レイヤ回路２０、ストレージデバイスとしての図示
しないハードディスクドライバ（ＨＤＤ）のコントロー
ラ３０、ホストコンピュータとしてのローカルプロセッ
サ４０により構成されている。
【００２１】リンク／トランザクション・レイヤ集積回
路１０は、リンク・レイヤ回路１００およびトランザク
ション・レイヤ回路１２０が集積化されて構成され、ロ
ーカルプロセッサ４０の制御の下、アシンクロナス転送
の制御、並びにフィジカル・レイヤ回路２０の制御を行
う。
路１０は、リンク・レイヤ回路１００およびトランザク
ション・レイヤ回路１２０が集積化されて構成され、ロ
ーカルプロセッサ４０の制御の下、アシンクロナス転送
の制御、並びにフィジカル・レイヤ回路２０の制御を行
う。
【００２２】リンク・レイヤ回路１００は、図１に示す
ように、リンクコア(Link Core))１０１、ＣＰＵインタ
フェース回路（Sub-CPU I/F ）１０２、アシンクロナス
通信で用いられる送信用ＦＩＦＯ（AT-FIFO:First-In F
irst-Out) １０３、受信用ＦＩＦＯ（AR-FIFO)１０４、
受信パケットを判別する分別回路(DeMux) １０５、セル
フＩＤ用リゾルバ(Resolver)１０６、およびコントロー
ルレジスタ（ControlRegisters 、以下ＣＲという）１
０７により構成されている。
ように、リンクコア(Link Core))１０１、ＣＰＵインタ
フェース回路（Sub-CPU I/F ）１０２、アシンクロナス
通信で用いられる送信用ＦＩＦＯ（AT-FIFO:First-In F
irst-Out) １０３、受信用ＦＩＦＯ（AR-FIFO)１０４、
受信パケットを判別する分別回路(DeMux) １０５、セル
フＩＤ用リゾルバ(Resolver)１０６、およびコントロー
ルレジスタ（ControlRegisters 、以下ＣＲという）１
０７により構成されている。
【００２３】リンクコア１０１は、コマンドやコンピュ
ータデータが転送されるアシンクロナス通信用パケット
およびアイソクロナス通信用パケットの送信回路、受信
回路、これらパケットのＩＥＥＥ１３９４シリアルバス
ＢＳを直接ドライブするフィジカル・レイヤ回路２０と
のインタフェース回路、１２５μｓ毎にリセットされる
サイクルタイマ、サイクルモニタやＣＲＣ回路から構成
されている。また、図示しないハードディスクから読み
出され、トランザクション・レイヤ回路１２０で所定の
送信パケットとして生成されたコンピュータデータの送
信処理等を行う。たとえば、後述するトランザクション
・レイヤ回路１２０のトランザクションコントローラ１
２６から送るべきデータがある旨の知らせを受けるとフ
ィジカル・レイヤ回路２０を経由して１３９４シリアル
バスのアービトレーションを行いバスを確保する。な
お、図１では、上述したように、アイソクロナス通信系
のＦＩＦＯ等は省略している。
ータデータが転送されるアシンクロナス通信用パケット
およびアイソクロナス通信用パケットの送信回路、受信
回路、これらパケットのＩＥＥＥ１３９４シリアルバス
ＢＳを直接ドライブするフィジカル・レイヤ回路２０と
のインタフェース回路、１２５μｓ毎にリセットされる
サイクルタイマ、サイクルモニタやＣＲＣ回路から構成
されている。また、図示しないハードディスクから読み
出され、トランザクション・レイヤ回路１２０で所定の
送信パケットとして生成されたコンピュータデータの送
信処理等を行う。たとえば、後述するトランザクション
・レイヤ回路１２０のトランザクションコントローラ１
２６から送るべきデータがある旨の知らせを受けるとフ
ィジカル・レイヤ回路２０を経由して１３９４シリアル
バスのアービトレーションを行いバスを確保する。な
お、図１では、上述したように、アイソクロナス通信系
のＦＩＦＯ等は省略している。
【００２４】ＣＰＵインタフェース回路１０２は、ロー
カルプロセッサ４０と送信用ＦＩＦＯ１０３、受信用Ｆ
ＩＦＯ１０４とのアシンクロナス通信用パケットの書き
込み、読み出し等の調停、並びに、ローカルプロセッサ
４０とＣＲ１０７との各種データの送受信の調停を行
う。たとえば、イニシエータとしてのホストコンピュー
タからＩＥＥＥ１３９４インタフェースバスＢＳを送信
され、受信用ＦＩＦＯに格納されたストレージデバイス
としてのハードディスクのコントロール用コマンドをロ
ーカルプロセッサ４０に伝送する。そして、ローカルプ
ロセッサ４０からは、コンピュータデータを送受信する
ためにトランザクション・レイヤ回路１２０を起動させ
るためのデータがＣＰＵインタフェース１０２を通して
ＣＲ１０７にセットされる。
カルプロセッサ４０と送信用ＦＩＦＯ１０３、受信用Ｆ
ＩＦＯ１０４とのアシンクロナス通信用パケットの書き
込み、読み出し等の調停、並びに、ローカルプロセッサ
４０とＣＲ１０７との各種データの送受信の調停を行
う。たとえば、イニシエータとしてのホストコンピュー
タからＩＥＥＥ１３９４インタフェースバスＢＳを送信
され、受信用ＦＩＦＯに格納されたストレージデバイス
としてのハードディスクのコントロール用コマンドをロ
ーカルプロセッサ４０に伝送する。そして、ローカルプ
ロセッサ４０からは、コンピュータデータを送受信する
ためにトランザクション・レイヤ回路１２０を起動させ
るためのデータがＣＰＵインタフェース１０２を通して
ＣＲ１０７にセットされる。
【００２５】さらに、ローカルプロセッサ４０からは、
後述するようにトランザクション・レイヤ回路１２０に
おける他ノードから自ノードへデータを転送する読み出
し（受信）動作時に、応答パケットの最大データ長を計
算するための最大データ長を指定するための４ビットの
最大長データ(max-payload) がＣＰＵインタフェース１
０２を通してＣＲ１０７にセットされる。この最大長デ
ータは、トランザクション・レイヤ回路１２０の後述す
る要求パケット生成回路１２２に供給される。
後述するようにトランザクション・レイヤ回路１２０に
おける他ノードから自ノードへデータを転送する読み出
し（受信）動作時に、応答パケットの最大データ長を計
算するための最大データ長を指定するための４ビットの
最大長データ(max-payload) がＣＰＵインタフェース１
０２を通してＣＲ１０７にセットされる。この最大長デ
ータは、トランザクション・レイヤ回路１２０の後述す
る要求パケット生成回路１２２に供給される。
【００２６】送信用ＦＩＦＯ１０３には、ＩＥＥＥ１３
９４シリアルバスＢＳに伝送させるアシンクロナス通信
用パケットが格納され、格納データはリンクコア１０１
に与えられる。
９４シリアルバスＢＳに伝送させるアシンクロナス通信
用パケットが格納され、格納データはリンクコア１０１
に与えられる。
【００２７】また、受信用ＦＩＦＯ１０４は、ＩＥＥＥ
１３９４シリアルバスＢＳを伝送されてきたアシンクロ
ナス通信用パケット、たとえばストレージデバイスとし
てのハードディスクのコントロール用コマンド等が、分
別回路１０５により格納される。
１３９４シリアルバスＢＳを伝送されてきたアシンクロ
ナス通信用パケット、たとえばストレージデバイスとし
てのハードディスクのコントロール用コマンド等が、分
別回路１０５により格納される。
【００２８】分別回路１０５は、リンクコア１０１を介
したアシンクロナス通信用パケットの第１クワドレッド
にあるトランザクションコードｔｃｏｄｅ(Transaction
code)およびトランザクションラベルｔｌ(Transaction
label) をチェックし、イニシエータであるホストコン
ピュータからターゲットであるトランザクション・レイ
ヤ回路に対しての応答パケット(Response Packet) であ
るかその他のパケットであるかの分別を行い、応答パケ
ットのみをトランザクション・レイヤ回路１２０に入力
させ、その他のパケットを受信用ＦＩＦＯ１０４に格納
する。
したアシンクロナス通信用パケットの第１クワドレッド
にあるトランザクションコードｔｃｏｄｅ(Transaction
code)およびトランザクションラベルｔｌ(Transaction
label) をチェックし、イニシエータであるホストコン
ピュータからターゲットであるトランザクション・レイ
ヤ回路に対しての応答パケット(Response Packet) であ
るかその他のパケットであるかの分別を行い、応答パケ
ットのみをトランザクション・レイヤ回路１２０に入力
させ、その他のパケットを受信用ＦＩＦＯ１０４に格納
する。
【００２９】なお、分別のチェックに用いられるトラン
ザクションラベルｔｌは共通に「ａ」にセットされ、ｔ
ｃｏｄｅ(Transaction code)は、書き込み(Write) の要
求（request)および応答(Response)、読み出し(Read)の
要求（Read request) および応答(Read Response) で異
なるデータがセットされる。具体的には、ｔｃｏｄｅ
は、書き込み要求（Write request)でクワドレット書き
込み(Quadlet Write) の場合には「０」、ブロック書き
込み(Block Write) の場合には「１」にセットされる。
また、書き込み応答(Write Response)の場合には「２」
にセットされる。読み出し要求（Read request) でクワ
ドレット読み出し(Quadlet Read)の場合には「４」、ブ
ロック読み出し(Block Read)の場合には「５」にセット
される。また、読み出し応答(Read Response) の場合に
は「６／７」にセットされる。
ザクションラベルｔｌは共通に「ａ」にセットされ、ｔ
ｃｏｄｅ(Transaction code)は、書き込み(Write) の要
求（request)および応答(Response)、読み出し(Read)の
要求（Read request) および応答(Read Response) で異
なるデータがセットされる。具体的には、ｔｃｏｄｅ
は、書き込み要求（Write request)でクワドレット書き
込み(Quadlet Write) の場合には「０」、ブロック書き
込み(Block Write) の場合には「１」にセットされる。
また、書き込み応答(Write Response)の場合には「２」
にセットされる。読み出し要求（Read request) でクワ
ドレット読み出し(Quadlet Read)の場合には「４」、ブ
ロック読み出し(Block Read)の場合には「５」にセット
される。また、読み出し応答(Read Response) の場合に
は「６／７」にセットされる。
【００３０】リゾルバ１０６は、ＩＥＥＥ１３９４シリ
アルインタフェースバスＢＳを伝送されてきたセルフＩ
Ｄパケットを解析し、ＣＲ１０７に格納する。また、エ
ラーチェック、ノード数のカウント等の機能も有する。
アルインタフェースバスＢＳを伝送されてきたセルフＩ
Ｄパケットを解析し、ＣＲ１０７に格納する。また、エ
ラーチェック、ノード数のカウント等の機能も有する。
【００３１】トランザクション・レイヤ回路１２０は、
コンピュータ周辺機器（本実施形態ではハードディス
ク）のデータをＳＢＰ−２(Serial Bus Protocol-2) 規
格に基づいて、アシンクロナスパケットとして自動的に
送信、受信をする機能を備えている。また、トランザク
ション・レイヤ回路１２０は、リトライ(Retry) 機能並
びにスプリットタイムアウト(Split Timeout) 検出機能
を備えている。リトライ機能は、要求パケットを送信し
た後、ack busy* のＡｃｋコードが返ってきた場合、該
当する要求パケットを再送信する機能である。パケット
を再送信する場合、送信パケットの第１クワドレッドに
ある２ビットのｒｔ領域を「００」から「０１」にセッ
トしてから送信する。スプリットタイムアウト(Split T
imeout) 検出機能は、応答パケットが返ってくるまでの
タイムアウトを検出する機能である。
コンピュータ周辺機器（本実施形態ではハードディス
ク）のデータをＳＢＰ−２(Serial Bus Protocol-2) 規
格に基づいて、アシンクロナスパケットとして自動的に
送信、受信をする機能を備えている。また、トランザク
ション・レイヤ回路１２０は、リトライ(Retry) 機能並
びにスプリットタイムアウト(Split Timeout) 検出機能
を備えている。リトライ機能は、要求パケットを送信し
た後、ack busy* のＡｃｋコードが返ってきた場合、該
当する要求パケットを再送信する機能である。パケット
を再送信する場合、送信パケットの第１クワドレッドに
ある２ビットのｒｔ領域を「００」から「０１」にセッ
トしてから送信する。スプリットタイムアウト(Split T
imeout) 検出機能は、応答パケットが返ってくるまでの
タイムアウトを検出する機能である。
【００３２】このトランザクション・レイヤ回路１２０
は、トランスポートデータインタフェース回路１２１、
要求パケット生成回路(SBPreq)１２２、応答パケットデ
コード回路(SBPRsp)１２３、要求用ＦＩＦＯ(Request F
IFO:ADPTF)１２４、応答用ＦＩＦＯ(Response FIFO:ADP
RF) １２５、およびトランザクションコントローラ１２
６により構成されている。そして、要求パケット生成回
路１２２、応答パケットデコード回路１２３、要求用Ｆ
ＩＦＯ１２４、応答用ＦＩＦＯ１２５、およびトランザ
クションコントローラ１２６によりデータ処理回路ＡＤ
Ｐが構成される。
は、トランスポートデータインタフェース回路１２１、
要求パケット生成回路(SBPreq)１２２、応答パケットデ
コード回路(SBPRsp)１２３、要求用ＦＩＦＯ(Request F
IFO:ADPTF)１２４、応答用ＦＩＦＯ(Response FIFO:ADP
RF) １２５、およびトランザクションコントローラ１２
６により構成されている。そして、要求パケット生成回
路１２２、応答パケットデコード回路１２３、要求用Ｆ
ＩＦＯ１２４、応答用ＦＩＦＯ１２５、およびトランザ
クションコントローラ１２６によりデータ処理回路ＡＤ
Ｐが構成される。
【００３３】トランスポートデータインタフェース回路
１２１は、ＨＤＤコントローラ３０と要求パケット生成
回路１２２、応答パケットデコード回路１２３とのデー
タの送受信の調停を行う。
１２１は、ＨＤＤコントローラ３０と要求パケット生成
回路１２２、応答パケットデコード回路１２３とのデー
タの送受信の調停を行う。
【００３４】要求パケット生成回路１２２は、リンク・
レイヤ回路１００のＣＲ１０７からデータ転送起動の指
示を受けると、送信（書き込み）の場合、ＳＢＰ−２規
格に従ってトランスポートデータインタフェース回路１
２１を介して得た図示しないハードディスクに記録され
たコンピュータデータをパケットに分けられるように１
個以上のデータに分け、トランザクションラベルｔｌ
（＝ａ）等を指定した１３９４ヘッダを付加して要求用
ＦＩＦＯ１２４に格納する。また、受信（読み出し）の
場合には、ＳＢＰ−２規格に従って、指定されたアドレ
ス、データ長分の１３９４ブロック読み出し要求コマン
ド(Block read Request Command)を１個以上のトランザ
クションラベルｔｌ（＝ａ）等を指定し、データ長を含
むパケットにして要求用ＦＩＦＯ１２４に格納する。さ
らに、この受信時には、ＣＲ１０７にて指定される最大
長データmax-payload を受けて送信する要求パケットに
対する応答パケットの最大データ長を計算し、最大デー
タ長（バイト）maxpl を示す１２ビットの信号Ｓ１２２
をトランザクションコントローラ１２６に出力する。こ
の最大データ長（バイト）maxpl は次式に基づいて求め
られる。
レイヤ回路１００のＣＲ１０７からデータ転送起動の指
示を受けると、送信（書き込み）の場合、ＳＢＰ−２規
格に従ってトランスポートデータインタフェース回路１
２１を介して得た図示しないハードディスクに記録され
たコンピュータデータをパケットに分けられるように１
個以上のデータに分け、トランザクションラベルｔｌ
（＝ａ）等を指定した１３９４ヘッダを付加して要求用
ＦＩＦＯ１２４に格納する。また、受信（読み出し）の
場合には、ＳＢＰ−２規格に従って、指定されたアドレ
ス、データ長分の１３９４ブロック読み出し要求コマン
ド(Block read Request Command)を１個以上のトランザ
クションラベルｔｌ（＝ａ）等を指定し、データ長を含
むパケットにして要求用ＦＩＦＯ１２４に格納する。さ
らに、この受信時には、ＣＲ１０７にて指定される最大
長データmax-payload を受けて送信する要求パケットに
対する応答パケットの最大データ長を計算し、最大デー
タ長（バイト）maxpl を示す１２ビットの信号Ｓ１２２
をトランザクションコントローラ１２６に出力する。こ
の最大データ長（バイト）maxpl は次式に基づいて求め
られる。
【００３５】
【数１】maxpl ＝２(max,Payload+2)
【００３６】応答パケットデコード回路１２３は、受信
時に応答用ＦＩＦＯ１２５に格納された応答用パケット
データを読み出し、１３９４ヘッダを取り除いたデータ
を所定のタイミングでトランスポートデータインタフェ
ース回路１２１を介してＨＤＤコントローラ３０に出力
する。
時に応答用ＦＩＦＯ１２５に格納された応答用パケット
データを読み出し、１３９４ヘッダを取り除いたデータ
を所定のタイミングでトランスポートデータインタフェ
ース回路１２１を介してＨＤＤコントローラ３０に出力
する。
【００３７】要求用ＦＩＦＯ１２４は、送信（書き込
み）時にはパケット化された送信データが格納され、受
信（読み出し）の場合には、１３９４ブロック読み出し
要求コマンドが格納される。なお、要求用ＦＩＦＯ１２
４は、送るべきデータを記憶しているときは、その旨を
示すたとえばローレベル（「０」）でアクティブの信号
ＥＭＴをトランザクションコントローラ１２６に出力す
る。
み）時にはパケット化された送信データが格納され、受
信（読み出し）の場合には、１３９４ブロック読み出し
要求コマンドが格納される。なお、要求用ＦＩＦＯ１２
４は、送るべきデータを記憶しているときは、その旨を
示すたとえばローレベル（「０」）でアクティブの信号
ＥＭＴをトランザクションコントローラ１２６に出力す
る。
【００３８】応答用ＦＩＦＯ１２５は、受信（読み出
し）の場合には、ホストコンピュータ側から１３９４シ
リアルバスＢＳを伝送されてきた受信データが格納され
る。なお、応答用ＦＩＦＯ１２５は、残りの記憶容量を
示す信号Ｓ１２５をトランザクションコントローラ１２
６に出力する。
し）の場合には、ホストコンピュータ側から１３９４シ
リアルバスＢＳを伝送されてきた受信データが格納され
る。なお、応答用ＦＩＦＯ１２５は、残りの記憶容量を
示す信号Ｓ１２５をトランザクションコントローラ１２
６に出力する。
【００３９】トランザクションコントローラ１２６は、
送信時に要求用ＦＩＦＯ１２４に格納されたパケット化
された送信データ、および受信時に要求用ＦＩＦＯ１２
４に格納された１３９４ブロック読み出し要求コマンド
（要求パケット）のリンク・レイヤコア回路１００のリ
ンクコア１０１への出力制御を行う。また、受信時に
は、要求パケット生成回路１２２から受けた信号Ｓ１２
２で与えられる最大データ長（バイト）maxpl と応答用
ＦＩＦＯ１２５から受けた信号Ｓ１２５で示される応答
用ＦＩＦＯ１２５の残り記憶容量とを比較し、残り記憶
容量が最大データ長maxpl 以上の場合に、要求パケット
をリンクコア１０１に出力し、要求パケットの送信を行
わせる。一方、残り記憶容量が最大データ長maxpl より
小さい場合には、送るべき要求パケットで要求され、そ
の応答パケットとして送られてくるデータ長の方が長く
応答用ＦＩＦＯ１２５の既記憶データが破壊されるおそ
れがあることから、要求パケットのリンクコア１０１へ
の出力を、残り記憶容量が最大データ長maxpl 以上にな
るまで停止する。すなわち、要求パケットの他ノードへ
の送信を一時停止する。また、送信時に、リンク・レイ
ヤ回路１００の分別回路１０５からの応答パケットを受
けて、そのリトライコードｒｃｏｄｅをＣＲ１０７に書
き込み、受信時には分別回路１０５からの応答パケット
を応答用ＦＩＦＯ１２５に格納する。
送信時に要求用ＦＩＦＯ１２４に格納されたパケット化
された送信データ、および受信時に要求用ＦＩＦＯ１２
４に格納された１３９４ブロック読み出し要求コマンド
（要求パケット）のリンク・レイヤコア回路１００のリ
ンクコア１０１への出力制御を行う。また、受信時に
は、要求パケット生成回路１２２から受けた信号Ｓ１２
２で与えられる最大データ長（バイト）maxpl と応答用
ＦＩＦＯ１２５から受けた信号Ｓ１２５で示される応答
用ＦＩＦＯ１２５の残り記憶容量とを比較し、残り記憶
容量が最大データ長maxpl 以上の場合に、要求パケット
をリンクコア１０１に出力し、要求パケットの送信を行
わせる。一方、残り記憶容量が最大データ長maxpl より
小さい場合には、送るべき要求パケットで要求され、そ
の応答パケットとして送られてくるデータ長の方が長く
応答用ＦＩＦＯ１２５の既記憶データが破壊されるおそ
れがあることから、要求パケットのリンクコア１０１へ
の出力を、残り記憶容量が最大データ長maxpl 以上にな
るまで停止する。すなわち、要求パケットの他ノードへ
の送信を一時停止する。また、送信時に、リンク・レイ
ヤ回路１００の分別回路１０５からの応答パケットを受
けて、そのリトライコードｒｃｏｄｅをＣＲ１０７に書
き込み、受信時には分別回路１０５からの応答パケット
を応答用ＦＩＦＯ１２５に格納する。
【００４０】次に、上記構成において、ＳＢＰ−２規格
で決められたパケットを転送する場合のコンピュータデ
ータの送信および受信動作を説明する。
で決められたパケットを転送する場合のコンピュータデ
ータの送信および受信動作を説明する。
【００４１】まず、送信動作、すなわち、ターゲットで
あるハードディスクからイニシエータであるホストコン
ピュータにデータを転送するときであって、ストレージ
デバイス（ハードディスク）からホストコンピュータの
メモリへデータを書き込む動作を行う場合について説明
する。
あるハードディスクからイニシエータであるホストコン
ピュータにデータを転送するときであって、ストレージ
デバイス（ハードディスク）からホストコンピュータの
メモリへデータを書き込む動作を行う場合について説明
する。
【００４２】ホストコンピュータから１３９４シリアル
バスＢＳを転送されてきたＳＢＰ−２規格に基づいたＯ
ＲＢ(Operation Request Block) 等のパケットデータが
フィジカル・レイヤ回路２０、リンク・レイヤ回路１０
０のリンクコア１０１を介して分別回路１０５に入力さ
れる。
バスＢＳを転送されてきたＳＢＰ−２規格に基づいたＯ
ＲＢ(Operation Request Block) 等のパケットデータが
フィジカル・レイヤ回路２０、リンク・レイヤ回路１０
０のリンクコア１０１を介して分別回路１０５に入力さ
れる。
【００４３】分別回路１０５では、受信パケットを受け
てホストコンピュータからターゲットであるトランザク
ション・レイヤ回路に対しての応答パケット(Response
Packet) であるかその他のパケットであるかの分別が行
われる。そしてこの場合、その他のパケットであること
から受信データが受信用ＦＩＦＯ１０４に格納される。
受信用ＦＩＦＯ１０４に格納されたＯＲＢ等の受信デー
タは、ＣＰＵインタフェース回路１０２を介してローカ
ルプロセッサ４０に入力される。ローカルプロセッサ４
０では、ＣＰＵインタフェース回路１０２を介してＯＲ
Ｂの内容に従ってＣＲ１０７のトランザクション・レイ
ヤ回路用レジスタの初期化が行われる。これにより、ト
ランザクション・レイヤ回路１２０が起動される。
てホストコンピュータからターゲットであるトランザク
ション・レイヤ回路に対しての応答パケット(Response
Packet) であるかその他のパケットであるかの分別が行
われる。そしてこの場合、その他のパケットであること
から受信データが受信用ＦＩＦＯ１０４に格納される。
受信用ＦＩＦＯ１０４に格納されたＯＲＢ等の受信デー
タは、ＣＰＵインタフェース回路１０２を介してローカ
ルプロセッサ４０に入力される。ローカルプロセッサ４
０では、ＣＰＵインタフェース回路１０２を介してＯＲ
Ｂの内容に従ってＣＲ１０７のトランザクション・レイ
ヤ回路用レジスタの初期化が行われる。これにより、ト
ランザクション・レイヤ回路１２０が起動される。
【００４４】起動されたトランザクション・レイヤ回路
１２０では、要求パケット生成回路１２２において、ト
ランスポートインタフェース１２１を介してＨＤＤコン
トローラ３０に対してのデータの要求が始められる。要
求に応じ、トランスポートインタフェース１２１を介し
て送られたきた送信データは、要求パケット生成回路１
２２においてＳＢＰ−２規格に従ってパケットに分けら
れるように１個以上のデータに分けられ、トランザクシ
ョンラベルｔｌ（＝ａ）等が指定された１３９４ヘッダ
が付加されて自動的に要求用ＦＩＦＯ１２４に格納され
る。
１２０では、要求パケット生成回路１２２において、ト
ランスポートインタフェース１２１を介してＨＤＤコン
トローラ３０に対してのデータの要求が始められる。要
求に応じ、トランスポートインタフェース１２１を介し
て送られたきた送信データは、要求パケット生成回路１
２２においてＳＢＰ−２規格に従ってパケットに分けら
れるように１個以上のデータに分けられ、トランザクシ
ョンラベルｔｌ（＝ａ）等が指定された１３９４ヘッダ
が付加されて自動的に要求用ＦＩＦＯ１２４に格納され
る。
【００４５】要求用１ＦＩＦＯ１２４に１つの１３９４
パケットサイズ以上のデータが格納されると、そのデー
タはトランザクションコントローラ１２６によりリンク
・レイヤ回路１００のリンクコア１０１に送られる。そ
して、リンクコア１０１によって、フィジカル・レイヤ
回路２０を介して１３９４シリアルバスＢＳに対しアー
ビトレーションが掛けられる。これにより、バスの獲得
ができたならば、転送データを含む書き込み要求パケッ
ト(Write Request Packet)がフィジカル・レイヤ回路２
０、１３９４シリアルバスＢＳを介してホストコンピュ
ータに送信される。
パケットサイズ以上のデータが格納されると、そのデー
タはトランザクションコントローラ１２６によりリンク
・レイヤ回路１００のリンクコア１０１に送られる。そ
して、リンクコア１０１によって、フィジカル・レイヤ
回路２０を介して１３９４シリアルバスＢＳに対しアー
ビトレーションが掛けられる。これにより、バスの獲得
ができたならば、転送データを含む書き込み要求パケッ
ト(Write Request Packet)がフィジカル・レイヤ回路２
０、１３９４シリアルバスＢＳを介してホストコンピュ
ータに送信される。
【００４６】送信後、ホストコンピュータから書き込み
要求パケットに対するＡｃｋコードと、場合によっては
書き込み応答パケット(Write Response Packet) が送ら
れてきて、フィジカル・レイヤ回路２０、リンク・レイ
ヤ回路１００のリンクコア１０１を介して分別回路１０
５に入力される。
要求パケットに対するＡｃｋコードと、場合によっては
書き込み応答パケット(Write Response Packet) が送ら
れてきて、フィジカル・レイヤ回路２０、リンク・レイ
ヤ回路１００のリンクコア１０１を介して分別回路１０
５に入力される。
【００４７】分別回路１０５では、受信パケットのトラ
ンザクションコードｔｃｏｄｅおよびトランザクション
ラベルｔｌのチェックが行われ、ホストコンピュータか
らターゲットであるトランザクション・レイヤ回路１２
０に対しての応答パケット(Response Packet) であると
判別されると、その応答パケットがトランザクション・
レイヤ回路１２０のトランザクションコントローラ１２
６に入力される。
ンザクションコードｔｃｏｄｅおよびトランザクション
ラベルｔｌのチェックが行われ、ホストコンピュータか
らターゲットであるトランザクション・レイヤ回路１２
０に対しての応答パケット(Response Packet) であると
判別されると、その応答パケットがトランザクション・
レイヤ回路１２０のトランザクションコントローラ１２
６に入力される。
【００４８】トランザクションコントローラ１２６で
は、入力された応答パケットのＡｃｋコードと応答コー
ド(Response code) が正常ならば次のデータのリンクコ
ア１０１への送出が行われる。以上の動作が繰り返され
て、コンピュータデータのホストコンピュータのメモリ
への書き込み（送信）動作が行われる。
は、入力された応答パケットのＡｃｋコードと応答コー
ド(Response code) が正常ならば次のデータのリンクコ
ア１０１への送出が行われる。以上の動作が繰り返され
て、コンピュータデータのホストコンピュータのメモリ
への書き込み（送信）動作が行われる。
【００４９】以上の送信に関するトランザクション・レ
イヤ回路１２０の動作の概略を図２に示す。
イヤ回路１２０の動作の概略を図２に示す。
【００５０】次に、受信動作、すなわち、ホストコンピ
ュータからターゲットにデータを転送するときであっ
て、ストレージデバイス（ハードディスク）がホストコ
ンピュータのメモリのデータを読み出す動作を行う場合
について説明する。
ュータからターゲットにデータを転送するときであっ
て、ストレージデバイス（ハードディスク）がホストコ
ンピュータのメモリのデータを読み出す動作を行う場合
について説明する。
【００５１】ホストコンピュータから１３９４シリアル
バスＢＳを転送されてきたＳＢＰ−２規格に基づいたＯ
ＲＢ等のパケットデータがフィジカル・レイヤ回路２
０、リンク・レイヤ回路１００のリンクコア１０１を介
して分別回路１０５に入力される。
バスＢＳを転送されてきたＳＢＰ−２規格に基づいたＯ
ＲＢ等のパケットデータがフィジカル・レイヤ回路２
０、リンク・レイヤ回路１００のリンクコア１０１を介
して分別回路１０５に入力される。
【００５２】分別回路１０５では、受信パケットを受け
てホストコンピュータからターゲットであるトランザク
ション・レイヤ回路に対しての応答パケット(Response
Packet) であるかその他のパケットであるかの分別が行
われる。そしてこの場合、その他のパケットであること
から受信データが受信用ＦＩＦＯ１０４に格納される。
受信用ＦＩＦＯ１０４に格納されたＯＲＢ等の受信デー
タは、ＣＰＵインタフェース回路１０２を介してローカ
ルプロセッサ４０に入力される。ローカルプロセッサ４
０では、ＣＰＵインタフェース回路１０２を介してＯＲ
Ｂの内容に従ってＣＲ１０７のトランザクション・レイ
ヤ回路用レジスタの初期化が行われる。これにより、ト
ランザクション・レイヤ回路１２０が起動される。
てホストコンピュータからターゲットであるトランザク
ション・レイヤ回路に対しての応答パケット(Response
Packet) であるかその他のパケットであるかの分別が行
われる。そしてこの場合、その他のパケットであること
から受信データが受信用ＦＩＦＯ１０４に格納される。
受信用ＦＩＦＯ１０４に格納されたＯＲＢ等の受信デー
タは、ＣＰＵインタフェース回路１０２を介してローカ
ルプロセッサ４０に入力される。ローカルプロセッサ４
０では、ＣＰＵインタフェース回路１０２を介してＯＲ
Ｂの内容に従ってＣＲ１０７のトランザクション・レイ
ヤ回路用レジスタの初期化が行われる。これにより、ト
ランザクション・レイヤ回路１２０が起動される。
【００５３】また、この初期化と並行して、ローカルプ
ロセッサ４０からは、要求パケットで指定される応答パ
ケットに含まれる最大データ長を計算するための最大デ
ータ長を指定するための４ビットの最大長データ(max-p
ayload) がＣＰＵインタフェース１０２を通してＣＲ１
０７にセットされる。この最大長データは、トランザク
ション・レイヤ回路１２０の要求パケット生成回路１２
２に供給される。
ロセッサ４０からは、要求パケットで指定される応答パ
ケットに含まれる最大データ長を計算するための最大デ
ータ長を指定するための４ビットの最大長データ(max-p
ayload) がＣＰＵインタフェース１０２を通してＣＲ１
０７にセットされる。この最大長データは、トランザク
ション・レイヤ回路１２０の要求パケット生成回路１２
２に供給される。
【００５４】起動されたトランザクション・レイヤ回路
１２０では、要求パケット生成回路１２２において、Ｓ
ＢＰ−２規格に従って、指定されたアドレス、データ長
分の１３９４ブロック読み出し要求コマンド(Block rea
d Request Command)がパケット化され、要求パケットし
て要求用ＦＩＦＯ１２４に格納される。さらに、要求パ
ケット生成回路１２２においては、ＣＲ１０７にて指定
される最大長データmax-payload を受けて送信する要求
パケットに対する応答パケットの最大データ長が計算さ
れ、最大データ長（バイト）maxpl を示す１２ビットの
信号Ｓ１２２がトランザクションコントローラ１２６に
出力される。
１２０では、要求パケット生成回路１２２において、Ｓ
ＢＰ−２規格に従って、指定されたアドレス、データ長
分の１３９４ブロック読み出し要求コマンド(Block rea
d Request Command)がパケット化され、要求パケットし
て要求用ＦＩＦＯ１２４に格納される。さらに、要求パ
ケット生成回路１２２においては、ＣＲ１０７にて指定
される最大長データmax-payload を受けて送信する要求
パケットに対する応答パケットの最大データ長が計算さ
れ、最大データ長（バイト）maxpl を示す１２ビットの
信号Ｓ１２２がトランザクションコントローラ１２６に
出力される。
【００５５】トランザクションコントローラ１２６にお
いては、要求パケット生成回路１２２から受けた信号Ｓ
１２２で与えられる最大データ長maxpl と応答用ＦＩＦ
Ｏ１２５から受けた信号Ｓ１２５で示される応答用ＦＩ
ＦＯ１２５の残り記憶容量とが比較される。比較の結
果、残り記憶容量が最大データ長maxpl 以上の場合に、
要求パケットがリンクコア１０１に出力される。一方、
残り記憶容量が最大データ長maxpl より小さい場合に
は、送るべき要求パケットで要求され、その応答パケッ
トとして送られてくるデータ長の方が長く応答用ＦＩＦ
Ｏ１２５の既記憶データが破壊されるおそれがあること
から、要求パケットのリンクコア１０１への出力が、残
り記憶容量が最大データ長maxpl 以上になるまで、要求
パケットの他ノードへの送信が一時停止される。
いては、要求パケット生成回路１２２から受けた信号Ｓ
１２２で与えられる最大データ長maxpl と応答用ＦＩＦ
Ｏ１２５から受けた信号Ｓ１２５で示される応答用ＦＩ
ＦＯ１２５の残り記憶容量とが比較される。比較の結
果、残り記憶容量が最大データ長maxpl 以上の場合に、
要求パケットがリンクコア１０１に出力される。一方、
残り記憶容量が最大データ長maxpl より小さい場合に
は、送るべき要求パケットで要求され、その応答パケッ
トとして送られてくるデータ長の方が長く応答用ＦＩＦ
Ｏ１２５の既記憶データが破壊されるおそれがあること
から、要求パケットのリンクコア１０１への出力が、残
り記憶容量が最大データ長maxpl 以上になるまで、要求
パケットの他ノードへの送信が一時停止される。
【００５６】上述したように、残り記憶容量が最大デー
タ長maxpl 以上の場合に、要求用ＦＩＦＯ１２４に格納
された読み出し要求コマンドパケットは、トランザクシ
ョンコントローラ１２６によりリンク・レイヤ回路１０
０のリンクコア１０１に送られる。そして、リンクコア
１０１によって、フィジカル・レイヤ回路２０を介して
１３９４シリアルバスＢＳに対しアービトレーションが
掛けられる。これにより、バスの獲得ができたならば、
読み出し要求パケット(Read Request Packet) がフィジ
カル・レイヤ回路２０、１３９４シリアルバスＢＳを介
してホストコンピュータに送信される。
タ長maxpl 以上の場合に、要求用ＦＩＦＯ１２４に格納
された読み出し要求コマンドパケットは、トランザクシ
ョンコントローラ１２６によりリンク・レイヤ回路１０
０のリンクコア１０１に送られる。そして、リンクコア
１０１によって、フィジカル・レイヤ回路２０を介して
１３９４シリアルバスＢＳに対しアービトレーションが
掛けられる。これにより、バスの獲得ができたならば、
読み出し要求パケット(Read Request Packet) がフィジ
カル・レイヤ回路２０、１３９４シリアルバスＢＳを介
してホストコンピュータに送信される。
【００５７】送信後、ホストコンピュータから読み出し
要求パケットに対するＡｃｋコードと、指定されたデー
タ長分のデータを含んだ読み出し応答パケット（Read R
esponse Packet) が送られてきて、フィジカル・レイヤ
回路２０、リンク・レイヤ回路１００のリンクコア１０
１を介して分別回路１０５に入力される。
要求パケットに対するＡｃｋコードと、指定されたデー
タ長分のデータを含んだ読み出し応答パケット（Read R
esponse Packet) が送られてきて、フィジカル・レイヤ
回路２０、リンク・レイヤ回路１００のリンクコア１０
１を介して分別回路１０５に入力される。
【００５８】分別回路１０５では、受信パケットのトラ
ンザクションコードｔｃｏｄｅおよびトランザクション
ラベルｔｌのチェックが行われ、ホストコンピュータか
らターゲットであるトランザクション・レイヤ回路に対
しての応答パケット(Response Packet) であると判別さ
れると、その応答パケットがトランザクション・レイヤ
回路１２０のトランザクションコントローラ１２６に入
力される。
ンザクションコードｔｃｏｄｅおよびトランザクション
ラベルｔｌのチェックが行われ、ホストコンピュータか
らターゲットであるトランザクション・レイヤ回路に対
しての応答パケット(Response Packet) であると判別さ
れると、その応答パケットがトランザクション・レイヤ
回路１２０のトランザクションコントローラ１２６に入
力される。
【００５９】トランザクションコントローラ１２６で
は、分別回路１０５からの応答パケットデータが応答用
ＦＩＦＯ１２５に格納される。応答用ＦＩＦＯ１２５に
格納されたデータは、応答パケットデコード回路１２３
によって読み出され、１３９４ヘッダが取り除かれて所
定のタイミングでトランスポートデータインタフェース
回路１２１を介してＨＤＤコントローラ３０に出力され
る。以上の動作が繰り返されて、コンピュータデータの
ストレージデバイス（ハードディスク）への書き込み
（受信）動作が行われる。
は、分別回路１０５からの応答パケットデータが応答用
ＦＩＦＯ１２５に格納される。応答用ＦＩＦＯ１２５に
格納されたデータは、応答パケットデコード回路１２３
によって読み出され、１３９４ヘッダが取り除かれて所
定のタイミングでトランスポートデータインタフェース
回路１２１を介してＨＤＤコントローラ３０に出力され
る。以上の動作が繰り返されて、コンピュータデータの
ストレージデバイス（ハードディスク）への書き込み
（受信）動作が行われる。
【００６０】以上の受信に関するトランザクション・レ
イヤ回路１２９の動作の概略を図３に示す。
イヤ回路１２９の動作の概略を図３に示す。
【００６１】以上説明したように、本第１の実施形態に
よれば、ストレージデバイスが接続され、ストレージデ
バイスのデータを読み出し、自己指定のトランザクショ
ンラベルを付加して送信アシンクロナスパケットとして
シリアルインタフェースバスＢＳに送出し、他ノードの
データを当該ストレージデバイスへ転送する場合に、自
己指定のラベルを付加した要求パケットを生成してシリ
アルインタフェースバスＢＳに送出し、他ノードからの
この要求パケットに対する応答パケットを受信し、応答
パケットからデータ部を取り出してストレージデバイス
へ転送するデータ処理回路としてのトランザクション・
レイヤ回路１２０を設けたので、ストレージデバイスに
格納される、あるいはストレージデバイスから読み出さ
れる大容量のデータをＳＢＰ−２規格に合わせてたＩＥ
ＥＥ１３９４パケットにして送受信することができ、Ｉ
ＥＥＥ１３９４シリアルバスインタフェースのアシンク
ロナス パケットを用いて大容量のデータ転送を実現す
ることができる。そして、ＳＢＰ−２規格に基づいたＯ
ＲＢのフェッチ、データ転送、イニシエータへのステイ
タス送信といったシーケンスを簡略化でき、ディスクド
ライバ、テープストリーマ等のコンピュータ周辺機器の
データをＩＥＥＥ１３９４シリアルバスに接続する際に
最適な設計が可能となる。
よれば、ストレージデバイスが接続され、ストレージデ
バイスのデータを読み出し、自己指定のトランザクショ
ンラベルを付加して送信アシンクロナスパケットとして
シリアルインタフェースバスＢＳに送出し、他ノードの
データを当該ストレージデバイスへ転送する場合に、自
己指定のラベルを付加した要求パケットを生成してシリ
アルインタフェースバスＢＳに送出し、他ノードからの
この要求パケットに対する応答パケットを受信し、応答
パケットからデータ部を取り出してストレージデバイス
へ転送するデータ処理回路としてのトランザクション・
レイヤ回路１２０を設けたので、ストレージデバイスに
格納される、あるいはストレージデバイスから読み出さ
れる大容量のデータをＳＢＰ−２規格に合わせてたＩＥ
ＥＥ１３９４パケットにして送受信することができ、Ｉ
ＥＥＥ１３９４シリアルバスインタフェースのアシンク
ロナス パケットを用いて大容量のデータ転送を実現す
ることができる。そして、ＳＢＰ−２規格に基づいたＯ
ＲＢのフェッチ、データ転送、イニシエータへのステイ
タス送信といったシーケンスを簡略化でき、ディスクド
ライバ、テープストリーマ等のコンピュータ周辺機器の
データをＩＥＥＥ１３９４シリアルバスに接続する際に
最適な設計が可能となる。
【００６２】また、受信動作時には、要求パケット生成
回路１２２において、要求パケットを生成するととも
に、送信する要求パケットに対する応答パケットの最大
データ長を計算し、信号Ｓ１２２としてトランザクショ
ンコントローラ１２６に出力し、要求パケット生成回路
１２２から受けた信号Ｓ１２２で与えられる最大データ
長maxpl と応答用ＦＩＦＯ１２５から受けた信号Ｓ１２
５で示される応答用ＦＩＦＯ１２５の残り記憶容量とを
比較し、残り記憶容量が最大データ長maxpl 以上の場合
に、要求パケットの送信を行わせ、残り記憶容量が最大
データ長maxpl より小さい場合には、送るべき要求パケ
ットで要求され、その応答パケットとして送られてくる
データ長の方が長く応答用ＦＩＦＯ１２５の既記憶デー
タが破壊されるおそれがあることから、要求パケットの
リンクコア１０１への出力を、残り記憶容量が最大デー
タ長maxpl 以上になるまで、要求パケットの他ノードへ
の送信を一時停止するようにしたので、受信するに十分
なＦＩＦＯ容量を確保して、自ノードが送信した要求パ
ケットに対する応答パケットを受けることができる利点
がある。
回路１２２において、要求パケットを生成するととも
に、送信する要求パケットに対する応答パケットの最大
データ長を計算し、信号Ｓ１２２としてトランザクショ
ンコントローラ１２６に出力し、要求パケット生成回路
１２２から受けた信号Ｓ１２２で与えられる最大データ
長maxpl と応答用ＦＩＦＯ１２５から受けた信号Ｓ１２
５で示される応答用ＦＩＦＯ１２５の残り記憶容量とを
比較し、残り記憶容量が最大データ長maxpl 以上の場合
に、要求パケットの送信を行わせ、残り記憶容量が最大
データ長maxpl より小さい場合には、送るべき要求パケ
ットで要求され、その応答パケットとして送られてくる
データ長の方が長く応答用ＦＩＦＯ１２５の既記憶デー
タが破壊されるおそれがあることから、要求パケットの
リンクコア１０１への出力を、残り記憶容量が最大デー
タ長maxpl 以上になるまで、要求パケットの他ノードへ
の送信を一時停止するようにしたので、受信するに十分
なＦＩＦＯ容量を確保して、自ノードが送信した要求パ
ケットに対する応答パケットを受けることができる利点
がある。
【００６３】さらに、トランザクション・レイヤ回路１
２０に要求用ＦＩＦＯ１２４および応答用ＦＩＦＯ１２
５を設けるとともに、リンク・レイヤ回路１００に送信
用ＦＩＦＯ１０３および受信用ＦＩＦＯ１０４を設けた
ので、要求用ＦＩＦＯ１２４および応答用ＦＩＦＯ１２
５によるデータのやりとりと並列して、データ以外の通
常の１３９４パケットの送受信を行うことできる。
２０に要求用ＦＩＦＯ１２４および応答用ＦＩＦＯ１２
５を設けるとともに、リンク・レイヤ回路１００に送信
用ＦＩＦＯ１０３および受信用ＦＩＦＯ１０４を設けた
ので、要求用ＦＩＦＯ１２４および応答用ＦＩＦＯ１２
５によるデータのやりとりと並列して、データ以外の通
常の１３９４パケットの送受信を行うことできる。
【００６４】また、リンクコア１０１を介したアシンク
ロナス通信用パケットの第１クワドレッドにあるトラン
ザクションコードｔｃｏｄｅ(Transaction code)および
トランザクションラベルｔｌ(Transaction label) をチ
ェックし、イニシエータであるホストコンピュータから
ターゲットであるトランザクション・レイヤ回路に対し
ての応答パケット(Response Packet) であるかその他の
パケットであるかの分別を行い、応答パケットのみをト
ランザクション・レイヤ回路１２０に入力させ、その他
のパケットを受信用ＦＩＦＯ１０４に格納する分別回路
１０５を設けたので、たとえばトランザクション・レイ
ヤ回路１２０側で致命的なエラーがおきてデータの読み
出し／書き込み動作が止まってしたっても、データの次
の入力されてくるコマンドの読み出しができなることが
なく、データの読み出し／書き込みの状況にかかわりな
くコマンドの受信を円滑に行うことができる利点があ
る。
ロナス通信用パケットの第１クワドレッドにあるトラン
ザクションコードｔｃｏｄｅ(Transaction code)および
トランザクションラベルｔｌ(Transaction label) をチ
ェックし、イニシエータであるホストコンピュータから
ターゲットであるトランザクション・レイヤ回路に対し
ての応答パケット(Response Packet) であるかその他の
パケットであるかの分別を行い、応答パケットのみをト
ランザクション・レイヤ回路１２０に入力させ、その他
のパケットを受信用ＦＩＦＯ１０４に格納する分別回路
１０５を設けたので、たとえばトランザクション・レイ
ヤ回路１２０側で致命的なエラーがおきてデータの読み
出し／書き込み動作が止まってしたっても、データの次
の入力されてくるコマンドの読み出しができなることが
なく、データの読み出し／書き込みの状況にかかわりな
くコマンドの受信を円滑に行うことができる利点があ
る。
【００６５】なお、上述した実施形態では、受信時に送
信する要求パケットに対する応答パケットの最大データ
長を計算し、この最大データ長maxpl と応答用ＦＩＦＯ
１２５から受けた信号Ｓ１２５で示される応答用ＦＩＦ
Ｏ１２５の残り記憶容量とを比較して、要求パケットの
送信をするか一時停止するかを判断するように構成した
が、たとえば、要求パケットに含まれるデータ長データ
ＤＬをトランザクションコントローラ１２６で読み出し
て、このデータ長データＤＬと応答用ＦＩＦＯ１２５の
残り記憶容量とを要求パケット毎に比較して、その要求
パケットの送信をするか一時停止するかを判断するよう
に構成することも可能である。このような構成において
も、上述したと同様な構成を得ることができる。
信する要求パケットに対する応答パケットの最大データ
長を計算し、この最大データ長maxpl と応答用ＦＩＦＯ
１２５から受けた信号Ｓ１２５で示される応答用ＦＩＦ
Ｏ１２５の残り記憶容量とを比較して、要求パケットの
送信をするか一時停止するかを判断するように構成した
が、たとえば、要求パケットに含まれるデータ長データ
ＤＬをトランザクションコントローラ１２６で読み出し
て、このデータ長データＤＬと応答用ＦＩＦＯ１２５の
残り記憶容量とを要求パケット毎に比較して、その要求
パケットの送信をするか一時停止するかを判断するよう
に構成することも可能である。このような構成において
も、上述したと同様な構成を得ることができる。
【００６６】
【発明の効果】以上説明したように、本発明によれば、
大容量のデータを所定の規格に合わせてたパケットにし
て送受信することができ、また、円滑な送受信処理を行
うことができる。また、受信するに十分な記憶容量を確
保して、自ノードが送信した要求パケットに対する応答
パケットを受けることができる利点がある。
大容量のデータを所定の規格に合わせてたパケットにし
て送受信することができ、また、円滑な送受信処理を行
うことができる。また、受信するに十分な記憶容量を確
保して、自ノードが送信した要求パケットに対する応答
パケットを受けることができる利点がある。
【図１】本発明に係るＩＥＥＥ１３９４シリアルインタ
フェース回路の一実施形態を示すブロック構成図であ
る。
フェース回路の一実施形態を示すブロック構成図であ
る。
【図２】本発明に係るトランザクション・レイヤ回路に
おける送信動作の概略を示す図である。
おける送信動作の概略を示す図である。
【図３】本発明に係るトランザクション・レイヤ回路に
おける受信動作の概略を示す図である。
おける受信動作の概略を示す図である。
【図４】ＩＥＥＥ１３９４規格のアシンクロナス転送を
説明するための図である。
説明するための図である。
１０…リンク／トランザクションレイヤ集積回路、２０
…フィジカル・レイヤ回路、３０…ＨＤＤコントロー
ラ、４０…ローカルプロセッサ、１００，１００ａ…リ
ンク・レイヤ回路、１０１…リンクコア、１０２…ＣＰ
Ｕインタフェース回路、１０３…アシンクロナス送信用
ＦＩＦＯ、１０４…アシンクロナス受信用ＦＩＦＯ、１
０５，１０５ａ…分別回路、１０６…リゾルバ、１０７
…コントロールレジスタ、１２０…トランザクション・
レイヤ回路、１２１…トランスポートデータインタフェ
ース回路、１２１…要求パケット生成回路、１２３…応
答パケットデコード回路、１２４…要求用ＦＩＦＯ、１
２５…応答用ＦＩＦＯ、１２６…トランザクションコン
トローラ。
…フィジカル・レイヤ回路、３０…ＨＤＤコントロー
ラ、４０…ローカルプロセッサ、１００，１００ａ…リ
ンク・レイヤ回路、１０１…リンクコア、１０２…ＣＰ
Ｕインタフェース回路、１０３…アシンクロナス送信用
ＦＩＦＯ、１０４…アシンクロナス受信用ＦＩＦＯ、１
０５，１０５ａ…分別回路、１０６…リゾルバ、１０７
…コントロールレジスタ、１２０…トランザクション・
レイヤ回路、１２１…トランスポートデータインタフェ
ース回路、１２１…要求パケット生成回路、１２３…応
答パケットデコード回路、１２４…要求用ＦＩＦＯ、１
２５…応答用ＦＩＦＯ、１２６…トランザクションコン
トローラ。
Claims (8)
- 【請求項１】 自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、 記憶手段と、 他ノードのデータを自ノードへ転送する場合に、転送す
べきデータサイズを含む要求パケットを生成する送信パ
ケット生成回路と、 上記要求パケットで要求するデータのサイズと上記記憶
手段の残り容量とを比較する比較手段と、 上記比較手段の比較の結果、記憶手段の残り容量が要求
データサイズ以上で有る場合に上記要求パケットを上記
シリアルインタフェースバスに送出し、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部を上記記憶手段
に記憶させるデータ処理回路とを有するシリアルインタ
フェース回路。 - 【請求項２】 自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、 第１の記憶手段と、 第２の記憶手段と、 他ノードのデータを自ノードへ転送する場合に、転送す
べきデータサイズを含む要求パケットを生成し、上記第
１の記憶手段に記憶する送信パケット生成回路と、 上記要求パケットで要求するデータのサイズと上記第２
の記憶手段の残り容量とを比較する比較手段と、 上記比較手段の比較の結果、第２の記憶手段の残り容量
が要求データサイズ以上で有る場合に上記要求パケット
を上記シリアルインタフェースバスに送出し、他ノード
からの当該要求パケットに対する応答パケットを受信し
たときに、応答パケットの少なくともデータ部を上記第
２の記憶手段に記憶させるデータ処理回路とを有するシ
リアルインタフェース回路。 - 【請求項３】 送信パケット生成回路は、他ノードのデ
ータを自ノードへ転送する場合にはデータをパケット化
して転送できるように、転送すべきデータサイズを含む
複数の要求パケットを生成して上記シリアルインタフェ
ースバスに送出する請求項１記載のシリアルインタフェ
ース回路。 - 【請求項４】 送信パケット生成回路は、他ノードのデ
ータを自ノードへ転送する場合にはデータをパケット化
して転送できるように、転送すべきデータサイズを含む
複数の要求パケットを生成して上記シリアルインタフェ
ースバスに送出する請求項２記載のシリアルインタフェ
ース回路。 - 【請求項５】 自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、 記憶手段と、 他ノードのデータを自ノードへ転送する場合に、転送す
べきデータサイズを含む要求パケットを生成する送信パ
ケット生成回路と、 上記要求パケットで要求可能な最大のデータサイズを求
める最大サイズ算出回路と、 上記最大サイズ算出回路で求めた最大データサイズと上
記記憶手段の残り容量とを比較する比較手段と、 上記比較手段の比較の結果、記憶手段の残り容量が最大
データサイズ以上で有る場合に上記要求パケットを上記
シリアルインタフェースバスに送出し、他ノードからの
当該要求パケットに対する応答パケットを受信したとき
に、応答パケットの少なくともデータ部を上記記憶手段
に記憶させるデータ処理回路とを有するシリアルインタ
フェース回路。 - 【請求項６】 自ノードとシリアルインタフェースバス
を介して接続された他ノード間でアシンクロナスパケッ
トの送受信を行うシリアルインタフェース回路であっ
て、 第１の記憶手段と、 第２の記憶手段と、 他ノードのデータを自ノードへ転送する場合に、転送す
べきデータサイズを含む要求パケットを生成し、上記第
１の記憶手段に記憶する送信パケット生成回路と、 上記要求パケットで要求可能な最大のデータサイズを求
める最大サイズ算出回路と、 上記最大サイズ算出回路で求めた最大データサイズと上
記第２の記憶手段の残り容量とを比較する比較手段と、 上記比較手段の比較の結果、第２の記憶手段の残り容量
が最大データサイズ以上で有る場合に上記要求パケット
を上記シリアルインタフェースバスに送出し、他ノード
からの当該要求パケットに対する応答パケットを受信し
たときに、応答パケットの少なくともデータ部を上記第
２の記憶手段に記憶させるデータ処理回路とを有するシ
リアルインタフェース回路。 - 【請求項７】 送信パケット生成回路は、他ノードのデ
ータを自ノードへ転送する場合にはデータをパケット化
して転送できるように、転送すべきデータサイズを含む
複数の要求パケットを生成して上記シリアルインタフェ
ースバスに送出する請求項５記載のシリアルインタフェ
ース回路。 - 【請求項８】 送信パケット生成回路は、他ノードのデ
ータを自ノードへ転送する場合にはデータをパケット化
して転送できるように、転送すべきデータサイズを含む
複数の要求パケットを生成して上記シリアルインタフェ
ースバスに送出する請求項６記載のシリアルインタフェ
ース回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16481197A JP3733699B2 (ja) | 1997-06-20 | 1997-06-20 | シリアルインタフェース回路 |
| US09/097,851 US6445718B1 (en) | 1997-06-20 | 1998-06-15 | Serial interface circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16481197A JP3733699B2 (ja) | 1997-06-20 | 1997-06-20 | シリアルインタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1117743A true JPH1117743A (ja) | 1999-01-22 |
| JP3733699B2 JP3733699B2 (ja) | 2006-01-11 |
Family
ID=15800376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16481197A Expired - Lifetime JP3733699B2 (ja) | 1997-06-20 | 1997-06-20 | シリアルインタフェース回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6445718B1 (ja) |
| JP (1) | JP3733699B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025217A1 (en) * | 1998-10-27 | 2000-05-04 | Seiko Epson Corporation | Data transfer controller and electronic device |
| US6977901B2 (en) | 2000-04-25 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd. | Packet transmission/reception processor |
| CN100377131C (zh) * | 2001-12-11 | 2008-03-26 | 诺基亚有限公司 | 接收分组数据的接收机和控制分组数据发送的方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3148733B2 (ja) * | 1999-02-26 | 2001-03-26 | 株式会社神戸製鋼所 | 信号処理装置及び信号処理システム |
| JP2001045031A (ja) * | 1999-08-03 | 2001-02-16 | Seiko Epson Corp | 被ログイン装置、ログイン装置、及びそれらを備える装置間通信システム、ログイン制御方法、並びに記録媒体 |
| JP3843667B2 (ja) * | 1999-10-15 | 2006-11-08 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| US7281065B1 (en) | 2000-08-17 | 2007-10-09 | Marvell International Ltd. | Long latency interface protocol |
| JP4098987B2 (ja) * | 2002-01-31 | 2008-06-11 | 富士通株式会社 | インターフェース変換システム及びデータ転送方法 |
| US6834319B1 (en) * | 2002-03-21 | 2004-12-21 | Advanced Micro Devices, Inc. | Tunnel device for an input/output node of a computer system |
| US6968490B2 (en) * | 2003-03-07 | 2005-11-22 | Intel Corporation | Techniques for automatic eye-degradation testing of a high-speed serial receiver |
| US9489009B2 (en) | 2014-02-20 | 2016-11-08 | Samsung Electronics Co., Ltd. | System on chip, bus interface and method of operating the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5117486A (en) * | 1989-04-21 | 1992-05-26 | International Business Machines Corp. | Buffer for packetizing block of data with different sizes and rates received from first processor before transferring to second processor |
| US5416907A (en) * | 1990-06-15 | 1995-05-16 | Digital Equipment Corporation | Method and apparatus for transferring data processing data transfer sizes |
| ES2211725T3 (es) * | 1995-04-28 | 2004-07-16 | Matsushita Electric Industrial Co., Ltd. | Metodo de transmision de datos. |
| JP3301682B2 (ja) * | 1995-08-11 | 2002-07-15 | 松下電器産業株式会社 | パケット出力装置 |
| US5799209A (en) * | 1995-12-29 | 1998-08-25 | Chatter; Mukesh | Multi-port internally cached DRAM system utilizing independent serial interfaces and buffers arbitratively connected under a dynamic configuration |
| KR100212084B1 (ko) * | 1996-09-21 | 1999-08-02 | 윤종용 | 시리얼 인터페이스 회로 |
| JPH10229410A (ja) * | 1997-02-14 | 1998-08-25 | Canon Inc | データ処理装置、電子機器および通信システム |
| US5943690A (en) * | 1997-04-07 | 1999-08-24 | Sony Corporation | Data storage apparatus and method allocating sets of data |
| US6032204A (en) * | 1998-03-09 | 2000-02-29 | Advanced Micro Devices, Inc. | Microcontroller with a synchronous serial interface and a two-channel DMA unit configured together for providing DMA requests to the first and second DMA channel |
-
1997
- 1997-06-20 JP JP16481197A patent/JP3733699B2/ja not_active Expired - Lifetime
-
1998
- 1998-06-15 US US09/097,851 patent/US6445718B1/en not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000025217A1 (en) * | 1998-10-27 | 2000-05-04 | Seiko Epson Corporation | Data transfer controller and electronic device |
| US6854020B1 (en) | 1998-10-27 | 2005-02-08 | Seiko Epson Corporation | Data transfer controller and electronic device |
| US6977901B2 (en) | 2000-04-25 | 2005-12-20 | Matsushita Electric Industrial Co., Ltd. | Packet transmission/reception processor |
| CN100377131C (zh) * | 2001-12-11 | 2008-03-26 | 诺基亚有限公司 | 接收分组数据的接收机和控制分组数据发送的方法 |
| US7826539B2 (en) | 2001-12-11 | 2010-11-02 | Nokia Corporation | Asynchronous serial data interface |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3733699B2 (ja) | 2006-01-11 |
| US6445718B1 (en) | 2002-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3560423B2 (ja) | パケット送受信装置及びパケット受信装置 | |
| JP3584789B2 (ja) | データ転送制御装置及び電子機器 | |
| JP3608441B2 (ja) | データ転送制御装置及び電子機器 | |
| JP3733699B2 (ja) | シリアルインタフェース回路 | |
| US6580711B1 (en) | Serial interface circuit and signal processing method of the same | |
| US7164689B2 (en) | Multi-initiator control unit and method | |
| US6012117A (en) | Methods and apparatus for arbitrating and controlling arbitration for access to a serial bus | |
| US6578095B1 (en) | Data transfer control device for transferring data among a plurality of nodes and electronic equipment | |
| JP3539287B2 (ja) | データ転送制御装置及び電子機器 | |
| JPH1117710A (ja) | シリアルインタフェース回路 | |
| US6643816B1 (en) | Transmitting apparatus and error handling method in transmitting apparatus | |
| US6834316B1 (en) | Data transfer controller and electronic device | |
| JPH1117773A (ja) | シリアルインタフェース回路 | |
| JP3837843B2 (ja) | シリアルインタフェース回路 | |
| JPH1117775A (ja) | シリアルインタフェース回路 | |
| US7346714B2 (en) | Notification of completion of communication with a plurality of data storage areas | |
| JPH1117774A (ja) | シリアルインタフェース回路 | |
| JPH1117767A (ja) | シリアルインタフェース回路 | |
| JPH11308300A (ja) | シリアルインタフェース回路 | |
| JPH11308301A (ja) | シリアルインタフェース回路 | |
| JP4062829B2 (ja) | シリアルインタフェース回路 | |
| JP4582180B2 (ja) | データ伝送装置 | |
| JP2000115176A (ja) | シリアルインタフェース回路 | |
| JP2003023471A (ja) | パケット送受信処理回路 | |
| JP2003263402A (ja) | データ転送装置およびデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051010 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091028 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101028 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111028 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121028 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131028 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |