JPH0762798B2 - 電子楽器の鍵盤情報処理装置 - Google Patents
電子楽器の鍵盤情報処理装置Info
- Publication number
- JPH0762798B2 JPH0762798B2 JP6122062A JP12206294A JPH0762798B2 JP H0762798 B2 JPH0762798 B2 JP H0762798B2 JP 6122062 A JP6122062 A JP 6122062A JP 12206294 A JP12206294 A JP 12206294A JP H0762798 B2 JPH0762798 B2 JP H0762798B2
- Authority
- JP
- Japan
- Prior art keywords
- key
- information
- read
- block
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【産業上の利用分野】本発明は電子楽器の鍵盤スイッチ
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
【０００２】
【従来の技術】従来、電子楽器の鍵盤回路は近年デジタ
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
【０００３】しかし、これら従来の方法はいずれもキー
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
【０００４】
【発明が解決しようとする課題】本発明は上述の欠点を
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の電子楽器の鍵盤情報処理装置は、（Ａ）複数のキーブロックから成り、各キーブロックは
複数のキースイッチから 構成され、そして各キーブロッ
クにはアドレスが割り当てられたキースイッチ手段と、 （Ｂ）アドレス指定手段と、 （Ｃ）キー情報を各キーブロック毎に一時記憶する一時
記憶手段と、 （Ｄ）チャンネルの割当て情報を記憶するチャンネルレ
ジスタ手段と、 （Ｅ）処理プログラムが記憶された記憶手段と、 （Ｆ）ＣＰＵ、 とを有し、 前記ＣＰＵは、前記記憶手段に記憶された処
理プログラムに従って、 （ａ）前記アドレス指定手段に読出し命令を出力するこ
とにより、該アドレス指定手段によってアドレス指定さ
れた前記キースイッチ手段の所定のキーブロックにおけ
る各キースイッチのオン又はオフ状態を示すキー情報を
読み出し、 （ｂ）該読み出されたキー情報と、該読み出されたキー
情報に対応し且つ前記一時記憶手段中に既に一時記憶さ
れている旧キー情報と比較し、 （ｃ）該比較結果が一致すれば、前記アドレス指定手段
に読出し命令を出力することにより前記キースイッチ手
段の次のキーブロックからキー情報を読み出す処理に移
り、 （ｄ）前記比較結果が一致しなければ、オン又はオフ状
態が変化したキースイッチに対応してそのキー情報の前
記チャンネルレジスタ手段への割当て又は消去を行い、
前記読み出されたキー情報を前記一時記憶手段に旧キー
情報として記憶した後、前記アドレス指定手段に読出し
命令を出力することにより前記キースイッチ手段の次の
キーブロックからキー情報を読み出す処理に移ることを
特徴とする。
め、本発明の電子楽器の鍵盤情報処理装置は、（Ａ）複数のキーブロックから成り、各キーブロックは
複数のキースイッチから 構成され、そして各キーブロッ
クにはアドレスが割り当てられたキースイッチ手段と、 （Ｂ）アドレス指定手段と、 （Ｃ）キー情報を各キーブロック毎に一時記憶する一時
記憶手段と、 （Ｄ）チャンネルの割当て情報を記憶するチャンネルレ
ジスタ手段と、 （Ｅ）処理プログラムが記憶された記憶手段と、 （Ｆ）ＣＰＵ、 とを有し、 前記ＣＰＵは、前記記憶手段に記憶された処
理プログラムに従って、 （ａ）前記アドレス指定手段に読出し命令を出力するこ
とにより、該アドレス指定手段によってアドレス指定さ
れた前記キースイッチ手段の所定のキーブロックにおけ
る各キースイッチのオン又はオフ状態を示すキー情報を
読み出し、 （ｂ）該読み出されたキー情報と、該読み出されたキー
情報に対応し且つ前記一時記憶手段中に既に一時記憶さ
れている旧キー情報と比較し、 （ｃ）該比較結果が一致すれば、前記アドレス指定手段
に読出し命令を出力することにより前記キースイッチ手
段の次のキーブロックからキー情報を読み出す処理に移
り、 （ｄ）前記比較結果が一致しなければ、オン又はオフ状
態が変化したキースイッチに対応してそのキー情報の前
記チャンネルレジスタ手段への割当て又は消去を行い、
前記読み出されたキー情報を前記一時記憶手段に旧キー
情報として記憶した後、前記アドレス指定手段に読出し
命令を出力することにより前記キースイッチ手段の次の
キーブロックからキー情報を読み出す処理に移ることを
特徴とする。
【０００６】
【実施例】以下本発明を実施例につき詳述する。
【０００７】図１は本発明の実施例の構成を示す概略説
明図である。
明図である。
【０００８】同図において、キースイッチ回路１は複数
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
【０００９】これらのキーブロック情報を共通バス７よ
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
【００１０】図２は図１のキースイッチ回路１およびゲ
ート回路３の詳細説明図である。
ート回路３の詳細説明図である。
【００１１】電子楽器のキースイッチは少ないもので数
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
【００１２】図２に示すように、キースイッチ１１は１
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
【００１３】すなわち、＜４０８０＞、＜４０８１＞、
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
【００１４】図３は本発明の実施例の情報処理部（ＣＰ
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
【００１５】図１において、各ブロックのキー情報は各
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
【００１６】そして新キー情報を旧キー情報の記憶され
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
【００１７】なおこのチャンネル割り当てのプログラム
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
【００１８】以上説明したように、この実施例によれ
ば、キースイッチ回路からの新キー情報を記憶装置に記
憶させた同一ブロックに対応する旧キー情報とを比較
し、キー状態に変化のあったキー信号に対しチャンネル
の割り当てまたは消去を行なう装置を具え、たとえばそ
の機能を記憶回路内の制御情報により動作する情報処理
部で行なわせるものであり、とくにこの情報処理部とし
てマイクロコンピュータを用いることにより、構成が簡
単化、小形化され、しかも低価格の鍵盤処理装置が得ら
れる。さらに鍵数やチャンネル数を拡張する場合でも情
報処理部の改変、対応が非常に容易であるし、またキー
スイッチに番地が割り当てられているので、ある特定の
スイッチだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏におい
て、たとえば伴奏用コードのアルペジオを決定する部分
のみを優先して読み出すことも可能であり、同様のこと
が他の効果にも適用される。
ば、キースイッチ回路からの新キー情報を記憶装置に記
憶させた同一ブロックに対応する旧キー情報とを比較
し、キー状態に変化のあったキー信号に対しチャンネル
の割り当てまたは消去を行なう装置を具え、たとえばそ
の機能を記憶回路内の制御情報により動作する情報処理
部で行なわせるものであり、とくにこの情報処理部とし
てマイクロコンピュータを用いることにより、構成が簡
単化、小形化され、しかも低価格の鍵盤処理装置が得ら
れる。さらに鍵数やチャンネル数を拡張する場合でも情
報処理部の改変、対応が非常に容易であるし、またキー
スイッチに番地が割り当てられているので、ある特定の
スイッチだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏におい
て、たとえば伴奏用コードのアルペジオを決定する部分
のみを優先して読み出すことも可能であり、同様のこと
が他の効果にも適用される。
【００１９】
【発明の効果】以上説明したように、この発明によれば
キースイッチ手段の所定のキーブロックから読み出され
たキー情報とこのキーブロックに対応して一時記憶手段
に記憶されている旧キー情報とを比較し、変化のあった
キースイッチに対してチャンネルの割当てまたは消去を
記憶手段の処理プログラムに従って動作するＣＰＵによ
り行わせるので、一時記憶手段には旧キー情報のみを記
憶しておくだけで、変化 のあったキースイッチに対する
発音の割当て消去ができ、構成が簡単化、小型化され
る。また、キーブロック毎にキー情報を読み出してキー
スイッチの変化の有無を調べ、変化があれば直ちに発音
の割当てまたは消去を行うので、従来の一定周期毎にキ
ーブロックからキー情報を読み出してキースイッチの変
化の有無を調べ、変化があれば発音の割当て又は消去を
行う構成に比べてＣＰＵの遊びがなくなる。さらに、Ｃ
ＰＵはアドレス指定手段に読出し命令を出力することに
よりキースイッチ手段中の特定のキーブロックを選択的
に読出すことが可能となるので特定の鍵域だけを優先し
て読み出すという応用が可能となる。
キースイッチ手段の所定のキーブロックから読み出され
たキー情報とこのキーブロックに対応して一時記憶手段
に記憶されている旧キー情報とを比較し、変化のあった
キースイッチに対してチャンネルの割当てまたは消去を
記憶手段の処理プログラムに従って動作するＣＰＵによ
り行わせるので、一時記憶手段には旧キー情報のみを記
憶しておくだけで、変化 のあったキースイッチに対する
発音の割当て消去ができ、構成が簡単化、小型化され
る。また、キーブロック毎にキー情報を読み出してキー
スイッチの変化の有無を調べ、変化があれば直ちに発音
の割当てまたは消去を行うので、従来の一定周期毎にキ
ーブロックからキー情報を読み出してキースイッチの変
化の有無を調べ、変化があれば発音の割当て又は消去を
行う構成に比べてＣＰＵの遊びがなくなる。さらに、Ｃ
ＰＵはアドレス指定手段に読出し命令を出力することに
よりキースイッチ手段中の特定のキーブロックを選択的
に読出すことが可能となるので特定の鍵域だけを優先し
て読み出すという応用が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示す概略説明図であ
る。
る。
【図２】図１の実施例の要部の詳細説明図である。
【図３】図１の実施例の要部の動作を示す流れ図であ
る。
る。
【符号の説明】 １ キースイッチ回路 ２ アドレス指定回路 ３ ゲート回路 ４ 情報処理部 ５ 記憶回路 ６ チャンネルレジスタ
Claims (1)
- 【請求項１】（Ａ）複数のキーブロックから成り、各キ
ーブロックは複数のキースイッチから構成され、そして
各キーブロックにはアドレスが割り当てられたキースイ
ッチ手段と、 （Ｂ）アドレス指定手段と、 （Ｃ）キー情報を各キーブロック毎に一時記憶する一時
記憶手段と、 （Ｄ）チャンネルの割当て情報を記憶するチャンネルレ
ジスタ手段と、 （Ｅ）処理プログラムが記憶された記憶手段と、 （Ｆ）ＣＰＵ、 とを有し、 前記ＣＰＵは、前記記憶手段に記憶された処理プログラ
ムに従って、 （ａ）前記アドレス指定手段に読出し命令を出力するこ
とにより、該アドレス指定手段によってアドレス指定さ
れた前記キースイッチ手段の所定のキーブロックにおけ
る各キースイッチのオン又はオフ状態を示すキー情報を
読み出し、 （ｂ）該読み出されたキー情報と、該読み出されたキー
情報に対応し且つ前記一時記憶手段中に既に一時記憶さ
れている旧キー情報と比較し、 （ｃ）該比較結果が一致すれば、前記アドレス指定手段
に読出し命令を出力することにより前記キースイッチ手
段の次のキーブロックからキー情報を読み出す処理に移
り、 （ｄ）前記比較結果が一致しなければ、オン又はオフ状
態が変化したキースイッチに対応してそのキー情報の前
記チャンネルレジスタ手段への割当て又は消去を行い、
前記読み出されたキー情報を前記一時記憶手段に旧キー
情報として記憶した後、前記アドレス指定手段に読出し
命令を出力することにより前記キースイッチ手段の次の
キーブロックからキー情報を読み出す処理に移ることを
特徴とする電子楽器の鍵盤情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122062A JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122062A JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772861A JPH0772861A (ja) | 1995-03-17 |
| JPH0762798B2 true JPH0762798B2 (ja) | 1995-07-05 |
Family
ID=14826686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122062A Expired - Lifetime JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762798B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110443053B (zh) * | 2019-07-31 | 2023-03-14 | 四川效率源信息安全技术股份有限公司 | 一种基于密钥循环表及映射表的密钥生成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3899951A (en) * | 1973-08-09 | 1975-08-19 | Nippon Musical Instruments Mfg | Key switch scanning and encoding system |
| JPS5922238B2 (ja) * | 1974-08-14 | 1984-05-25 | ヤマハ株式会社 | キ−アサイナ |
-
1994
- 1994-05-12 JP JP6122062A patent/JPH0762798B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0772861A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847302A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| JP2933785B2 (ja) | 電子楽器 | |
| JPH0762798B2 (ja) | 電子楽器の鍵盤情報処理装置 | |
| US5302776A (en) | Method of chord in electronic musical instrument system | |
| US4911052A (en) | Key assigner system for electronic musical instrument | |
| JPH0412557Y2 (ja) | ||
| US4957031A (en) | Automatic music playing apparatus having plural tone generating channels separately assignable to the parts of a musical piece | |
| US5298677A (en) | Automatic playing apparatus having reduced memory requirements | |
| JP2006030517A (ja) | 発音割当装置 | |
| JPH055356B2 (ja) | ||
| JP3278857B2 (ja) | 楽音形成装置 | |
| JP2563807Y2 (ja) | 楽音情報記憶装置 | |
| JPH0631971B2 (ja) | 電子楽器 | |
| JP2975510B2 (ja) | 電子楽器 | |
| JP2715833B2 (ja) | 楽音発生装置 | |
| JPH07191675A (ja) | 電子楽器 | |
| US5212335A (en) | Electronic keyboard instrument with a simple tone generation assignor | |
| JP3075155B2 (ja) | 処理装置 | |
| JPS6113599B2 (ja) | ||
| JPS6227716B2 (ja) | ||
| JPH07160260A (ja) | 楽音発生装置 | |
| JPS60149091A (ja) | 電子楽器 | |
| JPS6167895A (ja) | 電子楽器 | |
| JPH0679223B2 (ja) | サンプリング装置 |