JPH0412557Y2 - - Google Patents
Info
- Publication number
- JPH0412557Y2 JPH0412557Y2 JP1985128040U JP12804085U JPH0412557Y2 JP H0412557 Y2 JPH0412557 Y2 JP H0412557Y2 JP 1985128040 U JP1985128040 U JP 1985128040U JP 12804085 U JP12804085 U JP 12804085U JP H0412557 Y2 JPH0412557 Y2 JP H0412557Y2
- Authority
- JP
- Japan
- Prior art keywords
- key
- information
- key information
- block
- key switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
本考案は電子楽器の鍵盤スイツチのオンオフ状
態を検知してキースイツチ信号に対するチヤンネ
ルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
態を検知してキースイツチ信号に対するチヤンネ
ルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
従来、電子楽器の鍵盤回路は近年デジタル技術
により改良されてキースイツチを時分割走査して
キースイツチのオンオフ状態を“１”，“０”の時
分割キー信号として取り出し、該信号によりオン
状態のキースイツチに対してチヤンネルを割り当
てる方法が提案されている。さらにキースイツチ
をいくつかのブロツクに分け、各ブロツク毎に時
分割走査してオン状態のキースイツチを検出して
チヤンネルを割り当てる方法が提案されている。
により改良されてキースイツチを時分割走査して
キースイツチのオンオフ状態を“１”，“０”の時
分割キー信号として取り出し、該信号によりオン
状態のキースイツチに対してチヤンネルを割り当
てる方法が提案されている。さらにキースイツチ
をいくつかのブロツクに分け、各ブロツク毎に時
分割走査してオン状態のキースイツチを検出して
チヤンネルを割り当てる方法が提案されている。
しかし、これら従来の方法はいずれもキースイ
ツチ走査回路が必要であり、また、従来例のうち
後者のキースイツチをブロツクに分ける方法は走
査時間の短縮のため改良されたものであるが、そ
の制御用の論理回路が複雑となり調整もかなり面
倒である。また自動演奏などの情報検出を行なわ
せようとすると極めて複雑となる。さらに鍵数や
チヤンネル数を拡張したい場合、または各種機能
を変更したい場合、鍵盤情報処理装置の構成は拡
張分または変更分に対応して大形化、複雑化し高
価格となるのを免れなかつた。
ツチ走査回路が必要であり、また、従来例のうち
後者のキースイツチをブロツクに分ける方法は走
査時間の短縮のため改良されたものであるが、そ
の制御用の論理回路が複雑となり調整もかなり面
倒である。また自動演奏などの情報検出を行なわ
せようとすると極めて複雑となる。さらに鍵数や
チヤンネル数を拡張したい場合、または各種機能
を変更したい場合、鍵盤情報処理装置の構成は拡
張分または変更分に対応して大形化、複雑化し高
価格となるのを免れなかつた。
本考案は上述の欠点を改善するもので、その目
的はキースイツチ走査回路を用いることなく簡単
な構成を有しかつ拡張、変更の自由度の高い電子
楽器の鍵盤情報処理装置を提供することである。
的はキースイツチ走査回路を用いることなく簡単
な構成を有しかつ拡張、変更の自由度の高い電子
楽器の鍵盤情報処理装置を提供することである。
前記目的を達成するため、本考案の鍵盤情報処
理装置は複数のキースイツチよりなるキーブロツ
クを複数個含み、前記キースイツチの現在の状態
を示すキー情報が前記キーブロツク毎に読み出さ
れるキースイツチ手段と、 複数チヤンネルの割当てキー情報を記憶するチ
ヤンネルレジスタ手段と、 前記キースイツチ手段のキースイツチの状態を
検出し、前記チヤンネルレジスタ手段への割当て
を行なうCPUと、 該CPUの処理プログラムを記憶する記憶手段
と、 前記キースイツチ手段のキーの情報を旧キー情
報として一時記憶する一時記憶手段とを有し、 前記記憶手段の処理プログラムにおいて、前記
CPUは前記キースイツチ手段から読み出された
キーブロツク毎のキー情報と前記一時記憶手段に
一時記憶されている対応するキーブロツクの旧キ
ー情報とを比較し、その比較結果が一致すれば前
記キースイツチ手段における次のキーブロツクの
キー情報を読み出し、一致しなければ前記キーブ
ロツク中に変化のあつたキーを検出し、この変化
のあつたキーに対応してそのキー情報のチヤンネ
ルレジスタ手段への割当てまたは消去を行なうと
共に、前記キー情報を前記一時記憶手段に記憶さ
れていた前記旧キー情報のアドレスに記憶された
後に次のキーブロツクのキー情報を読み出す処理
を行なうことを特徴とするものである。
理装置は複数のキースイツチよりなるキーブロツ
クを複数個含み、前記キースイツチの現在の状態
を示すキー情報が前記キーブロツク毎に読み出さ
れるキースイツチ手段と、 複数チヤンネルの割当てキー情報を記憶するチ
ヤンネルレジスタ手段と、 前記キースイツチ手段のキースイツチの状態を
検出し、前記チヤンネルレジスタ手段への割当て
を行なうCPUと、 該CPUの処理プログラムを記憶する記憶手段
と、 前記キースイツチ手段のキーの情報を旧キー情
報として一時記憶する一時記憶手段とを有し、 前記記憶手段の処理プログラムにおいて、前記
CPUは前記キースイツチ手段から読み出された
キーブロツク毎のキー情報と前記一時記憶手段に
一時記憶されている対応するキーブロツクの旧キ
ー情報とを比較し、その比較結果が一致すれば前
記キースイツチ手段における次のキーブロツクの
キー情報を読み出し、一致しなければ前記キーブ
ロツク中に変化のあつたキーを検出し、この変化
のあつたキーに対応してそのキー情報のチヤンネ
ルレジスタ手段への割当てまたは消去を行なうと
共に、前記キー情報を前記一時記憶手段に記憶さ
れていた前記旧キー情報のアドレスに記憶された
後に次のキーブロツクのキー情報を読み出す処理
を行なうことを特徴とするものである。
以下本考案を実施例につき詳述する。
第１図は本考案の実施例の構成を示す概略説明
図である。
図である。
同図において、キースイツチ回路１は複数のキ
ースイツチより成るキーブロツクを複数個含み、
キーブロツク毎のキーのオンオフ情報はアドレス
指定回路２により一括してアドレス指定され、そ
のアドレス指定信号に同期してキーブロツク情報
がゲート回路３を介して共通バス７に送出され
る。これらのキーブロツク情報を共通バス７より
記憶回路５のランダムアクセスメモリ（RAM）
領域に記憶させ、さらにその固定メモリ
（ROM）領域に記憶されたプログラムを読み出
し共通バスを通して情報処理部（CPU）４を動
作させる。すなわち、CPU４に共通バス７を介
しキースイツチ回路１からの新しいブロツク情報
を取り入れ、そして記憶回路５のRAM領域に書
き込まれている旧いキーブロツク情報とを比較し
てキー状態に変化のあつたキー信号に対し必要に
応じてチヤンネル割り当てまたは消去を行なう。
そして各チヤンネルに対応するチヤンネルレジス
タ６に新しいキーデータを書き込む。以上の場
合、ゲート回路３のほか記憶回路５およびチヤン
ネルレジスタ６はそれぞれアドレスが割り当てら
れていて、アドレス指定回路２により指定され
る。
ースイツチより成るキーブロツクを複数個含み、
キーブロツク毎のキーのオンオフ情報はアドレス
指定回路２により一括してアドレス指定され、そ
のアドレス指定信号に同期してキーブロツク情報
がゲート回路３を介して共通バス７に送出され
る。これらのキーブロツク情報を共通バス７より
記憶回路５のランダムアクセスメモリ（RAM）
領域に記憶させ、さらにその固定メモリ
（ROM）領域に記憶されたプログラムを読み出
し共通バスを通して情報処理部（CPU）４を動
作させる。すなわち、CPU４に共通バス７を介
しキースイツチ回路１からの新しいブロツク情報
を取り入れ、そして記憶回路５のRAM領域に書
き込まれている旧いキーブロツク情報とを比較し
てキー状態に変化のあつたキー信号に対し必要に
応じてチヤンネル割り当てまたは消去を行なう。
そして各チヤンネルに対応するチヤンネルレジス
タ６に新しいキーデータを書き込む。以上の場
合、ゲート回路３のほか記憶回路５およびチヤン
ネルレジスタ６はそれぞれアドレスが割り当てら
れていて、アドレス指定回路２により指定され
る。
第２図は第１図のキースイツチ回路１およびゲ
ート回路３の詳細説明図である。
ート回路３の詳細説明図である。
電子楽器のキースイツチは少ないもので数十
個、多いもので数百個であるが、これをｎ個ずつ
のｍ個のブロツクに分ける。この時ｎはCPU４
のビツト数によつて定める。本実施例ではｎ＝12
として１オクターブを１つのブロツクに対応させ
て、ブロツクコードとオクターブコードを一部に
おいて一致させて、後述するブロツクコードから
オクターブコードへの変換を容易にしたが、必ず
しもｎ＝12にする必要はない。なお本実施例では
CPU４として12ビツトのマイクロコンピユータ
たとえば東芝社製TLCS−12Aを使用した。
個、多いもので数百個であるが、これをｎ個ずつ
のｍ個のブロツクに分ける。この時ｎはCPU４
のビツト数によつて定める。本実施例ではｎ＝12
として１オクターブを１つのブロツクに対応させ
て、ブロツクコードとオクターブコードを一部に
おいて一致させて、後述するブロツクコードから
オクターブコードへの変換を容易にしたが、必ず
しもｎ＝12にする必要はない。なお本実施例では
CPU４として12ビツトのマイクロコンピユータ
たとえば東芝社製TLCS−12Aを使用した。
第２図に示すように、キースイツチ１１は12個
毎に区切られていて各ブロツク毎にアドレスが割
り当てられる。同図において、たとえば、4080番
地、4081番地、4082番地を割り当てる。アドレス
指定回路２からラインl1を介してキースイツチ情
報の読出し命令により指定されたアドレス、たと
えば4080番地に“１”レベルの信号を与え、該信
号はキースイツチ１１の共通バー11−１に与えら
れる。この時当該ブロツクのオン状態のキースイ
ツチ１１よりラインl2を通しダイオード１２を介
して共通ラインl3に接続し、共通ラインl3は３ス
テートゲート回路１４を介してバスバーl4に接続
される。３ステートゲート回路１４は各ブロツク
の何れかが読み出し指定される時にOR回路１３
を介したアドレス指定信号により開かれる。
毎に区切られていて各ブロツク毎にアドレスが割
り当てられる。同図において、たとえば、4080番
地、4081番地、4082番地を割り当てる。アドレス
指定回路２からラインl1を介してキースイツチ情
報の読出し命令により指定されたアドレス、たと
えば4080番地に“１”レベルの信号を与え、該信
号はキースイツチ１１の共通バー11−１に与えら
れる。この時当該ブロツクのオン状態のキースイ
ツチ１１よりラインl2を通しダイオード１２を介
して共通ラインl3に接続し、共通ラインl3は３ス
テートゲート回路１４を介してバスバーl4に接続
される。３ステートゲート回路１４は各ブロツク
の何れかが読み出し指定される時にOR回路１３
を介したアドレス指定信号により開かれる。
すなわち、＜4080＞，＜4081＞，＜4082＞の各番
地の各ビツトがキースイツチ１１に対応してい
て、読み出し命令によりCPU４に読み出される
ものである。なお、本実施例では３オクターブ36
鍵を図示しているが、さらに多くのブロツク数、
鍵数に適用できることはいうまでもない。
地の各ビツトがキースイツチ１１に対応してい
て、読み出し命令によりCPU４に読み出される
ものである。なお、本実施例では３オクターブ36
鍵を図示しているが、さらに多くのブロツク数、
鍵数に適用できることはいうまでもない。
第３図は本考案の実施例の情報処理部（CPU）
４の動作を示す流れ図である。以下第１図を参照
しつつ説明する。
４の動作を示す流れ図である。以下第１図を参照
しつつ説明する。
第１図において、各ブロツクのキー情報は各ブ
ロツクに対応するアドレスを指定することによ
り、順次読み出されバスバーl4を介してCPU４に
与えられる。このCPU４は記憶回路５内の同一
ブロツクに対応するキー情報（以下旧キー情報と
称する。）と、ゲート回路３からのキー情報（以
下新キー情報と称する。）とを比較し、一致すれ
ば次のブロツクアドレス（＋１）の読出しを行な
う。以上の手順は第３図の〜のプログラムの
ループで示される。一致しなければ以下のプロ
グラムに移る。すなわち、新キー情報と旧キー情
報の各ビツト毎に排他的論理和（EX−OR）を
計算し、キー情報に変化のあつたビツトを検出す
る（）。そして該変化のあつたビツトと当該ブ
ロツクのアドレスコードからこの変化のあつたキ
ーの属するオクターブコード、ノートコードを算
出して一時記憶する（）。次に新キー情報のう
ち上記の変化ビツトをチエツクすることにより、
キースイツチの変化を識別するオンオフビツトが
検出される（）。
ロツクに対応するアドレスを指定することによ
り、順次読み出されバスバーl4を介してCPU４に
与えられる。このCPU４は記憶回路５内の同一
ブロツクに対応するキー情報（以下旧キー情報と
称する。）と、ゲート回路３からのキー情報（以
下新キー情報と称する。）とを比較し、一致すれ
ば次のブロツクアドレス（＋１）の読出しを行な
う。以上の手順は第３図の〜のプログラムの
ループで示される。一致しなければ以下のプロ
グラムに移る。すなわち、新キー情報と旧キー情
報の各ビツト毎に排他的論理和（EX−OR）を
計算し、キー情報に変化のあつたビツトを検出す
る（）。そして該変化のあつたビツトと当該ブ
ロツクのアドレスコードからこの変化のあつたキ
ーの属するオクターブコード、ノートコードを算
出して一時記憶する（）。次に新キー情報のう
ち上記の変化ビツトをチエツクすることにより、
キースイツチの変化を識別するオンオフビツトが
検出される（）。
そして新キー情報を旧キー情報の記憶されてい
たRAM領域内のアドレスに転送する（）。こ
のオンオフビツトキーコード（オクターブコー
ド、ノートコード）はチヤンネル割り当てプログ
ラムによりキーオンの場合は空き番地へ書き込ま
れ、キーオフの場合は該当するキーコードを有す
るチヤンネルのコードが消去される（）。
たRAM領域内のアドレスに転送する（）。こ
のオンオフビツトキーコード（オクターブコー
ド、ノートコード）はチヤンネル割り当てプログ
ラムによりキーオンの場合は空き番地へ書き込ま
れ、キーオフの場合は該当するキーコードを有す
るチヤンネルのコードが消去される（）。
なおこのチヤンネル割り当てのプログラムにつ
いては特願昭52−13684号「電子楽器のチヤンネ
ル割りあて回路」と同等である。そしてチヤンネ
ル割り当てプログラムが終了すると、再び次のプ
ログラムの読み出しに移る。
いては特願昭52−13684号「電子楽器のチヤンネ
ル割りあて回路」と同等である。そしてチヤンネ
ル割り当てプログラムが終了すると、再び次のプ
ログラムの読み出しに移る。
以上説明したように、キースイツチ回路からの
新キー情報を記憶装置に記憶させた同一ブロツク
に対応する旧キー情報とを比較し、キー状態に変
化のあつたキー信号に対しチヤンネルの割り当て
または消去を行なう装置を具え、たとえばその機
能を記憶回路内の制御情報により動作する情報処
理部で行なわせるものであり、とくにこの情報処
理部としてマイクロコンピユータを用いることに
より、構成が簡単化、小形化され、しかも低価格
の鍵盤処理装置が得られる。さらに鍵数やチヤン
ネル数を拡張する場合でも情報処理部の改変、対
応が非常に容易であるし、またキースイツチに番
地が割り当てられているので、ある特定のスイツ
チだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏に
おいて、たとえば伴奏用コードのアルペジオを決
定する部分のみを優先して読み出すことも可能で
あり、同様のことが他の効果にも適用される。
新キー情報を記憶装置に記憶させた同一ブロツク
に対応する旧キー情報とを比較し、キー状態に変
化のあつたキー信号に対しチヤンネルの割り当て
または消去を行なう装置を具え、たとえばその機
能を記憶回路内の制御情報により動作する情報処
理部で行なわせるものであり、とくにこの情報処
理部としてマイクロコンピユータを用いることに
より、構成が簡単化、小形化され、しかも低価格
の鍵盤処理装置が得られる。さらに鍵数やチヤン
ネル数を拡張する場合でも情報処理部の改変、対
応が非常に容易であるし、またキースイツチに番
地が割り当てられているので、ある特定のスイツ
チだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏に
おいて、たとえば伴奏用コードのアルペジオを決
定する部分のみを優先して読み出すことも可能で
あり、同様のことが他の効果にも適用される。
第１図は本考案の実施例の構成を示す概略説明
図、第２図は第１図の実施例の要部の詳細説明
図、第３図は第１図の実施例の要部の動作を示す
流れ図であり、 図中、１はキースイツチ回路、２はアドレス指
定回路、３はゲート回路、４は情報処理部、５は
記憶回路、６はチヤンネルレジスタを示す。
図、第２図は第１図の実施例の要部の詳細説明
図、第３図は第１図の実施例の要部の動作を示す
流れ図であり、 図中、１はキースイツチ回路、２はアドレス指
定回路、３はゲート回路、４は情報処理部、５は
記憶回路、６はチヤンネルレジスタを示す。
Claims (1)
- 【実用新案登録請求の範囲】 複数のキースイツチよりなるキーブロツクを複
数個含み、前記キースイツチの現在の状態を示す
キー情報が前記キーブロツク毎に読み出されるキ
ースイツチ手段と、 複数チヤンネルの割当てキー情報を記憶するチ
ヤンネルレジスタ手段と、 前記キースイツチ手段のキースイツチの状態を
検出し、前記チヤンネルレジスタ手段への割当て
を行なうCPUと、 該CPUの処理プログラムを記憶する記憶手段
と、 前記キースイツチ手段のキーの情報を旧キー情
報として一時記憶する一時記憶手段とを有し、 前記記憶手段の処理プログラムにおいて、前記
CPUは前記キースイツチ手段から読み出された
キーブロツク毎のキー情報と前記一時記憶手段に
一時記憶されている対応するキーブロツクの旧キ
ー情報とを比較し、その比較結果が一致すれば前
記キースイツチ手段における次のキーブロツクの
キー情報を読み出し、一致しなければ前記キーブ
ロツク中に変化のあつたキーを検出し、この変化
のあつたキーに対応してそのキー情報のチヤンネ
ルレジスタ手段への割当てまたは消去を行なうと
共に、前記キー情報を前記一時記憶手段に記憶さ
れていた前記旧キー情報のアドレスに記憶された
後に次のキーブロツクのキー情報を読み出す処理
を行なうことを特徴とする電子楽器の鍵盤情報処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985128040U JPH0412557Y2 (ja) | 1985-08-22 | 1985-08-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985128040U JPH0412557Y2 (ja) | 1985-08-22 | 1985-08-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6150998U JPS6150998U (ja) | 1986-04-05 |
| JPH0412557Y2 true JPH0412557Y2 (ja) | 1992-03-26 |
Family
ID=30686672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985128040U Expired JPH0412557Y2 (ja) | 1985-08-22 | 1985-08-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0412557Y2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3899951A (en) * | 1973-08-09 | 1975-08-19 | Nippon Musical Instruments Mfg | Key switch scanning and encoding system |
| JPS5922238B2 (ja) * | 1974-08-14 | 1984-05-25 | ヤマハ株式会社 | キ−アサイナ |
| JPS5383729A (en) * | 1976-12-29 | 1978-07-24 | Nippon Gakki Seizo Kk | Board key output detector for electronic insturment |
-
1985
- 1985-08-22 JP JP1985128040U patent/JPH0412557Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6150998U (ja) | 1986-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847302A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| US4958346A (en) | Memory testing device | |
| JPH0412557Y2 (ja) | ||
| US4911052A (en) | Key assigner system for electronic musical instrument | |
| JPH0762798B2 (ja) | 電子楽器の鍵盤情報処理装置 | |
| US4926736A (en) | Electronic musical instrument with automatic performance apparatus | |
| US4957031A (en) | Automatic music playing apparatus having plural tone generating channels separately assignable to the parts of a musical piece | |
| JPS61175692A (ja) | 電子楽器 | |
| JPH06175917A (ja) | フラッシュメモリ | |
| US4515058A (en) | Adaptive tone generator assignment in a keyboard electronic musical instrument | |
| JPH055356B2 (ja) | ||
| JPH0631971B2 (ja) | 電子楽器 | |
| JPH07312096A (ja) | 不揮発性メモリ | |
| JP2563807Y2 (ja) | 楽音情報記憶装置 | |
| JP2715833B2 (ja) | 楽音発生装置 | |
| JPS6167895A (ja) | 電子楽器 | |
| JPH0827624B2 (ja) | 自動演奏装置 | |
| JPS6227716B2 (ja) | ||
| JPS60149092A (ja) | 電子楽器 | |
| JPS60149091A (ja) | 電子楽器 | |
| JPS6252319B2 (ja) | ||
| JPH07160260A (ja) | 楽音発生装置 | |
| JPH1185156A (ja) | 電子楽器のデータ処理方法、データ処理装置、及び記憶媒体 | |
| JPS5941232B2 (ja) | 文字認識装置 |