JPH0772861A - 電子楽器の鍵盤情報処理装置 - Google Patents
電子楽器の鍵盤情報処理装置Info
- Publication number
- JPH0772861A JPH0772861A JP6122062A JP12206294A JPH0772861A JP H0772861 A JPH0772861 A JP H0772861A JP 6122062 A JP6122062 A JP 6122062A JP 12206294 A JP12206294 A JP 12206294A JP H0772861 A JPH0772861 A JP H0772861A
- Authority
- JP
- Japan
- Prior art keywords
- key
- information
- key information
- block
- key switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 キースイッチ走査回路を用いず簡単な構成で
かつ拡張、変更の自由度の高い電子楽器の鍵盤情報処理
装置を提供する。 【構成】 複数のキースイッチよりなるキーブロックを
複数個含み、キースイッチの現状を示すキー情報が読み
出されるキースイッチ手段１と、チャンネルの割当てキ
ー情報を記憶するチャンネルレジスタ手段６と、キース
イッチの状態を検出し、割当てを行なうＣＰＵ４と、該
処理プログラムの記憶手段５と、キーの情報の一時記憶
手段５とを有し、キースイッチ手段から読み出されたキ
ー情報と一時記憶手段に記憶された対応キーブロックの
旧キー情報とを比較し、該結果が一致すればキースイッ
チ手段の次のキーブロックのキー情報を読み出し、一致
しなければキーブロック中に変化のあったキーに対応し
そのキー情報の割当て又は消去を行ない、キー情報を記
憶された旧キー情報のアドレスに記憶後次のキーブロッ
クのキー情報を読み出す処理を行なう。
かつ拡張、変更の自由度の高い電子楽器の鍵盤情報処理
装置を提供する。 【構成】 複数のキースイッチよりなるキーブロックを
複数個含み、キースイッチの現状を示すキー情報が読み
出されるキースイッチ手段１と、チャンネルの割当てキ
ー情報を記憶するチャンネルレジスタ手段６と、キース
イッチの状態を検出し、割当てを行なうＣＰＵ４と、該
処理プログラムの記憶手段５と、キーの情報の一時記憶
手段５とを有し、キースイッチ手段から読み出されたキ
ー情報と一時記憶手段に記憶された対応キーブロックの
旧キー情報とを比較し、該結果が一致すればキースイッ
チ手段の次のキーブロックのキー情報を読み出し、一致
しなければキーブロック中に変化のあったキーに対応し
そのキー情報の割当て又は消去を行ない、キー情報を記
憶された旧キー情報のアドレスに記憶後次のキーブロッ
クのキー情報を読み出す処理を行なう。
Description
【０００１】
【産業上の利用分野】本発明は電子楽器の鍵盤スイッチ
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
【０００２】
【従来の技術】従来、電子楽器の鍵盤回路は近年デジタ
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
【０００３】しかし、これら従来の方法はいずれもキー
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
【０００４】
【発明が解決しようとする課題】本発明は上述の欠点を
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の鍵盤情報処理装置は複数のキースイッチよ
りなるキーブロックを複数個含み、前記キースイッチの
現在の状態を示すキー情報が前記キーブロック毎に読み
出されるキースイッチ手段と、複数チャンネルの割当て
キー情報を記憶するチャンネルレジスタ手段と、前記キ
ースイッチ手段のキースイッチの状態を検出し、前記チ
ャンネルレジスタ手段への割当てを行なうＣＰＵと、該
ＣＰＵの処理プログラムを記憶する記憶手段と、前記キ
ースイッチ手段のキーの情報を旧キー情報として一時記
憶する一時記憶手段とを有し、前記記憶手段の処理プロ
グラムにおいて、前記ＣＰＵは前記キースイッチ手段か
ら読み出されたキーブロック毎のキー情報と前記一時記
憶手段に一時記憶されている対応するキーブロックの旧
キー情報とを比較し、その比較結果が一致すれば前記キ
ースイッチ手段における次のキーブロックのキー情報を
読み出し、一致しなければ前記キーブロック中に変化の
あったキーを検出し、この変化のあったキーに対応して
そのキー情報のチャンネルレジスタ手段への割当てまた
は消去を行なうと共に、前記キー情報を前記一時記憶手
段に記憶されていた前記旧キー情報のアドレスに記憶さ
せた後に次のキーブロックのキー情報を読み出す処理を
行なうことを特徴とするものである。
め、本発明の鍵盤情報処理装置は複数のキースイッチよ
りなるキーブロックを複数個含み、前記キースイッチの
現在の状態を示すキー情報が前記キーブロック毎に読み
出されるキースイッチ手段と、複数チャンネルの割当て
キー情報を記憶するチャンネルレジスタ手段と、前記キ
ースイッチ手段のキースイッチの状態を検出し、前記チ
ャンネルレジスタ手段への割当てを行なうＣＰＵと、該
ＣＰＵの処理プログラムを記憶する記憶手段と、前記キ
ースイッチ手段のキーの情報を旧キー情報として一時記
憶する一時記憶手段とを有し、前記記憶手段の処理プロ
グラムにおいて、前記ＣＰＵは前記キースイッチ手段か
ら読み出されたキーブロック毎のキー情報と前記一時記
憶手段に一時記憶されている対応するキーブロックの旧
キー情報とを比較し、その比較結果が一致すれば前記キ
ースイッチ手段における次のキーブロックのキー情報を
読み出し、一致しなければ前記キーブロック中に変化の
あったキーを検出し、この変化のあったキーに対応して
そのキー情報のチャンネルレジスタ手段への割当てまた
は消去を行なうと共に、前記キー情報を前記一時記憶手
段に記憶されていた前記旧キー情報のアドレスに記憶さ
せた後に次のキーブロックのキー情報を読み出す処理を
行なうことを特徴とするものである。
【０００６】
【実施例】以下本発明を実施例につき詳述する。
【０００７】図１は本発明の実施例の構成を示す概略説
明図である。
明図である。
【０００８】同図において、キースイッチ回路１は複数
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
【０００９】これらのキーブロック情報を共通バス７よ
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
【００１０】図２は図１のキースイッチ回路１およびゲ
ート回路３の詳細説明図である。
ート回路３の詳細説明図である。
【００１１】電子楽器のキースイッチは少ないもので数
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
【００１２】図２に示すように、キースイッチ１１は１
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
【００１３】すなわち、＜４０８０＞、＜４０８１＞、
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
【００１４】図３は本発明の実施例の情報処理部（ＣＰ
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
【００１５】図１において、各ブロックのキー情報は各
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
【００１６】そして新キー情報を旧キー情報の記憶され
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
【００１７】なおこのチャンネル割り当てのプログラム
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
【００１８】
【発明の効果】以上説明したように、キースイッチ回路
からの新キー情報を記憶装置に記憶させた同一ブロック
に対応する旧キー情報とを比較し、キー状態に変化のあ
ったキー信号に対しチャンネルの割り当てまたは消去を
行なう装置を具え、たとえばその機能を記憶回路内の制
御情報により動作する情報処理部で行なわせるものであ
り、とくにこの情報処理部としてマイクロコンピュータ
を用いることにより、構成が簡単化、小形化され、しか
も低価格の鍵盤処理装置が得られる。さらに鍵数やチャ
ンネル数を拡張する場合でも情報処理部の改変、対応が
非常に容易であるし、またキースイッチに番地が割り当
てられているので、ある特定のスイッチだけを選択的に
読み出すこともプログラムを変更することも可能とな
る。このことは自動演奏において、たとえば伴奏用コー
ドのアルペジオを決定する部分のみを優先して読み出す
ことも可能であり、同様のことが他の効果にも適用され
る。
からの新キー情報を記憶装置に記憶させた同一ブロック
に対応する旧キー情報とを比較し、キー状態に変化のあ
ったキー信号に対しチャンネルの割り当てまたは消去を
行なう装置を具え、たとえばその機能を記憶回路内の制
御情報により動作する情報処理部で行なわせるものであ
り、とくにこの情報処理部としてマイクロコンピュータ
を用いることにより、構成が簡単化、小形化され、しか
も低価格の鍵盤処理装置が得られる。さらに鍵数やチャ
ンネル数を拡張する場合でも情報処理部の改変、対応が
非常に容易であるし、またキースイッチに番地が割り当
てられているので、ある特定のスイッチだけを選択的に
読み出すこともプログラムを変更することも可能とな
る。このことは自動演奏において、たとえば伴奏用コー
ドのアルペジオを決定する部分のみを優先して読み出す
ことも可能であり、同様のことが他の効果にも適用され
る。
【図１】本発明の実施例の構成を示す概略説明図であ
る。
る。
【図２】図１の実施例の要部の詳細説明図である。
【図３】図１の実施例の要部の動作を示す流れ図であ
る。
る。
１ キースイッチ回路 ２ アドレス指定回路 ３ ゲート回路 ４ 情報処理部 ５ 記憶回路 ６ チャンネルレジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成６年６月８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正内容】
【書類名】 明細書
【発明の名称】 電子楽器の鍵盤情報処理装置
【特許請求の範囲】
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は電子楽器の鍵盤スイッチ
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
のオンオフ状態を検知してキースイッチ信号に対するチ
ャンネルの割り当てまたは消去を行なう電子楽器の鍵盤
情報処理装置に関するものである。
【０００２】
【従来の技術】従来、電子楽器の鍵盤回路は近年デジタ
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
ル技術により改良されてキースイッチを時分割走査して
キースイッチのオンオフ状態を“１”、“０”の時分割
キー信号として取り出し、該信号によりオン状態のキー
スイッチに対してチャンネルを割り当てる方法が提案さ
れている。さらにキースイッチをいくつかのブロックに
分け、各ブロック毎に時分割走査してオン状態のキース
イッチを検出してチャンネルを割り当てる方法が提案さ
れている。
【０００３】しかし、これら従来の方法はいずれもキー
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
スイッチ走査回路が必要であり、また、従来例のうち後
者のキースイッチをブロックに分ける方法は走査時間の
短縮のため改良されたものであるが、その制御用の論理
回路が複雑となり調整もかなり面倒である。また自動演
奏などのキー情報検出を行なわせようとすると極めて複
雑となる。さらに鍵数やチャンネル数を拡張したい場
合、または各種機能を変更したい場合、鍵盤情報処理装
置の構成は拡張分または変更分に対応して大形化、複雑
化し高価格となるのを免れなかった。
【０００４】
【発明が解決しようとする課題】本発明は上述の欠点を
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
改善するもので、その目的はキースイッチ走査回路を用
いることなく簡単な構成を有しかつ拡張、変更の自由度
の高い電子楽器の鍵盤情報処理装置を提供することであ
る。
【０００５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の電子楽器の鍵盤情報処理装置は、（Ａ）複
数のキーブロックから成り、各キーブロックは複数のキ
ースイッチから構成され、そして各キーブロックにはア
ドレスが割り当てられたキースイッチ手段と、（Ｂ）ア
ドレス指定手段と、（Ｃ）キー情報を各キーブロック毎
に一時記憶する一時記憶手段と、（Ｄ）チャンネルの割
当て情報を記憶するチャンネルレジスタ手段と、（Ｅ）
処理プログラムが記憶された記憶手段と、（Ｆ）ＣＰ
Ｕ、とを有し、前記ＣＰＵは、前記記憶手段に記憶され
た処理プログラムに従って、（ａ）前記アドレス指定手
段に読出し命令を出力することにより、該アドレス指定
手段によってアドレス指定された前記キースイッチ手段
の所定のキーブロックにおける各キースイッチのオン又
はオフ状態を示すキー情報を読み出し、（ｂ）該読み出
されたキー情報と、該読み出されたキー情報に対応し且
つ前記一時記憶手段中に既に一時記憶されている旧キー
情報と比較し、（ｃ）該比較結果が一致すれば、前記ア
ドレス指定手段に読出し命令を出力することにより前記
キースイッチ手段の次のキーブロックからキー情報を読
み出す処理に移り、（ｄ）前記比較結果が一致しなけれ
ば、オン又はオフ状態が変化したキースイッチに対応し
てそのキー情報の前記チャンネルレジスタ手段への割当
て又は消去を行い、前記読み出されたキー情報を前記一
時記憶手段に旧キー情報として記憶した後、前記アドレ
ス指定手段に読出し命令を出力することにより前記キー
スイッチ手段の次のキーブロックからキー情報を読み出
す処理に移ることを特徴とする。
め、本発明の電子楽器の鍵盤情報処理装置は、（Ａ）複
数のキーブロックから成り、各キーブロックは複数のキ
ースイッチから構成され、そして各キーブロックにはア
ドレスが割り当てられたキースイッチ手段と、（Ｂ）ア
ドレス指定手段と、（Ｃ）キー情報を各キーブロック毎
に一時記憶する一時記憶手段と、（Ｄ）チャンネルの割
当て情報を記憶するチャンネルレジスタ手段と、（Ｅ）
処理プログラムが記憶された記憶手段と、（Ｆ）ＣＰ
Ｕ、とを有し、前記ＣＰＵは、前記記憶手段に記憶され
た処理プログラムに従って、（ａ）前記アドレス指定手
段に読出し命令を出力することにより、該アドレス指定
手段によってアドレス指定された前記キースイッチ手段
の所定のキーブロックにおける各キースイッチのオン又
はオフ状態を示すキー情報を読み出し、（ｂ）該読み出
されたキー情報と、該読み出されたキー情報に対応し且
つ前記一時記憶手段中に既に一時記憶されている旧キー
情報と比較し、（ｃ）該比較結果が一致すれば、前記ア
ドレス指定手段に読出し命令を出力することにより前記
キースイッチ手段の次のキーブロックからキー情報を読
み出す処理に移り、（ｄ）前記比較結果が一致しなけれ
ば、オン又はオフ状態が変化したキースイッチに対応し
てそのキー情報の前記チャンネルレジスタ手段への割当
て又は消去を行い、前記読み出されたキー情報を前記一
時記憶手段に旧キー情報として記憶した後、前記アドレ
ス指定手段に読出し命令を出力することにより前記キー
スイッチ手段の次のキーブロックからキー情報を読み出
す処理に移ることを特徴とする。
【０００６】
【実施例】以下本発明を実施例につき詳述する。
【０００７】図１は本発明の実施例の構成を示す概略説
明図である。
明図である。
【０００８】同図において、キースイッチ回路１は複数
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
のキースイッチより成るキーブロックを複数個含み、キ
ーブロック毎のキーのオンオフ情報はアドレス指定回路
２により一括してアドレス指定され、そのアドレス指定
信号に同期してキーブロック情報がゲート回路３を介し
て共通バス７に送出される。
【０００９】これらのキーブロック情報を共通バス７よ
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
り記憶回路５のランダムアクセスメモリ（ＲＡＭ）領域
に記憶させ、さらにその固定メモリ（ＲＯＭ）領域に記
憶されたプログラムを読み出し共通バスを通して情報処
理部（ＣＰＵ）４を動作させる。すなわち、ＣＰＵ４に
共通バス７を介しキースイッチ回路１からの新しいブロ
ック情報を取り入れ、そして記憶回路５のＲＡＭ領域に
書き込まれている旧いキーブロック情報とを比較してキ
ー状態に変化のあったキー信号に対し必要に応じてチャ
ンネル割り当てまたは消去を行なう。そして各チャンネ
ルに対応するチャンネルレジスタ６に新しいキーデータ
を書き込む。以上の場合、ゲート回路３のほか記憶回路
５およびチャンネルレジスタ６はそれぞれアドレスが割
り当てられていて、アドレス指定回路２により指定され
る。
【００１０】図２は図１のキースイッチ回路１およびゲ
ート回路３の詳細説明図である。
ート回路３の詳細説明図である。
【００１１】電子楽器のキースイッチは少ないもので数
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
十個、多いもので数百個であるが、これをｎ個ずつのｍ
個のブロックに分ける。この時ｎはＣＰＵ４のビット数
によって定める。本実施例ではｎ＝１２として１オクタ
ーブを１つのブロックに対応させて、ブロックコードと
オクターブコードを一部において一致させて、後述する
ブロックコードからオクターブコードへの変換を容易に
したが、必ずしもｎ＝１２にする必要はない。なお本実
施例ではＣＰＵ４として１２ビットのマイクロコンピュ
ータたとえば東芝社製ＴＬＣＳ−１２Ａを使用した。
【００１２】図２に示すように、キースイッチ１１は１
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
２個毎に区切られていて各ブロック毎にアドレスが割り
当てられる。同図において、たとえば、４０８０番地、
４０８１番地、４０８２番地を割り当てる。アドレス指
定回路２からラインｌ1を介してキースイッチ情報の読
出し命令により指定されたアドレス、たとえば４０８０
番地に“１”レベルの信号を与え、該信号はキースイッ
チ１１の共通バー１１−１に与えられる。この時当該ブ
ロックのオン状態のキースイッチ１１よりラインｌ2を
通しダイオード１２を介して共通ラインｌ3に接続し、
共通ラインｌ3は３ステートゲート回路１４を介してバ
スバーｌ4に接続される。３ステートゲート回路１４は
各ブロックの何れかが読み出し指定される時にＯＲ回路
１３を介したアドレス指定信号により開かれる。
【００１３】すなわち、＜４０８０＞、＜４０８１＞、
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
＜４０８２＞の各番地の各ビットがキースイッチ１１に
対応していて、読み出し命令によりＣＰＵ４に読み出さ
れるものである。なお、本実施例では３オクターブ３６
鍵を図示しているが、さらに多くのブロック数、鍵数に
適用できることはいうまでもない。
【００１４】図３は本発明の実施例の情報処理部（ＣＰ
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
Ｕ）４の動作を示す流れ図である。以下図１を参照しつ
つ説明する。
【００１５】図１において、各ブロックのキー情報は各
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
ブロックに対応するアドレスを指定することにより、順
次読み出されバスバーｌ4を介してＣＰＵ４に与えられ
る。このＣＰＵ４は記憶回路５内の同一ブロックに対応
するキー情報（以下旧キー情報と称する。）と、ゲート
回路３からのキー情報（以下新キー情報と称する。）と
を比較し、一致すれば次のブロックアドレス（＋１）の
読出しを行なう。以上の手順は図３の〜のプログラ
ムのループで示される。一致しなければ以下のプログ
ラムに移る。すなわち、新キー情報と旧キー情報の各ビ
ット毎に排他的論理和（ＥＸ−ＯＲ）を計算し、キー情
報に変化のあったビットを検出する（）。そして該変
化のあったビットと当該ブロックのアドレスコードから
この変化のあったキーの属するオクターブコード、ノー
トコードを算出して一時記憶する（）。次に新キー情
報のうち上記の変化ビットをチェックすることにより、
キースイッチの変化を識別するオンオフビットが検出さ
れる（）。
【００１６】そして新キー情報を旧キー情報の記憶され
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
ていたＲＡＭ領域内のアドレスに転送する（）。この
オンオフビットキーコード（オクターブコード、ノート
コード）はチャンネル割り当てプログラムによりキーオ
ンの場合は空き番地へ書き込まれ、キーオフの場合は該
当するキーコードを有するチャンネルのコードが消去さ
れる（）。
【００１７】なおこのチャンネル割り当てのプログラム
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
については特願昭５２−１３６８４号「電子楽器のチャ
ンネル割りあて回路」と同等である。そしてチャンネル
割り当てプログラムが終了すると、再び次のプログラム
の読み出しに移る。
【００１８】以上説明したように、この実施例によれ
ば、キースイッチ回路からの新キー情報を記憶装置に記
憶させた同一ブロックに対応する旧キー情報とを比較
し、キー状態に変化のあったキー信号に対しチャンネル
の割り当てまたは消去を行なう装置を具え、たとえばそ
の機能を記憶回路内の制御情報により動作する情報処理
部で行なわせるものであり、とくにこの情報処理部とし
てマイクロコンピュータを用いることにより、構成が簡
単化、小形化され、しかも低価格の鍵盤処理装置が得ら
れる。さらに鍵数やチャンネル数を拡張する場合でも情
報処理部の改変、対応が非常に容易であるし、またキー
スイッチに番地が割り当てられているので、ある特定の
スイッチだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏におい
て、たとえば伴奏用コードのアルペジオを決定する部分
のみを優先して読み出すことも可能であり、同様のこと
が他の効果にも適用される。
ば、キースイッチ回路からの新キー情報を記憶装置に記
憶させた同一ブロックに対応する旧キー情報とを比較
し、キー状態に変化のあったキー信号に対しチャンネル
の割り当てまたは消去を行なう装置を具え、たとえばそ
の機能を記憶回路内の制御情報により動作する情報処理
部で行なわせるものであり、とくにこの情報処理部とし
てマイクロコンピュータを用いることにより、構成が簡
単化、小形化され、しかも低価格の鍵盤処理装置が得ら
れる。さらに鍵数やチャンネル数を拡張する場合でも情
報処理部の改変、対応が非常に容易であるし、またキー
スイッチに番地が割り当てられているので、ある特定の
スイッチだけを選択的に読み出すこともプログラムを変
更することも可能となる。このことは自動演奏におい
て、たとえば伴奏用コードのアルペジオを決定する部分
のみを優先して読み出すことも可能であり、同様のこと
が他の効果にも適用される。
【００１９】
【発明の効果】以上説明したように、この発明によれば
キースイッチ手段の所定のキーブロックから読み出され
たキー情報とこのキーブロックに対応して一時記憶手段
に記憶されている旧キー情報とを比較し、変化のあった
キースイッチに対してチャンネルの割当てまたは消去を
記憶手段の処理プログラムに従って動作するＣＰＵによ
り行わせるので、一時記憶手段には旧キー情報のみを記
憶しておくだけで、変化のあったキースイッチに対する
発音の割当て消去ができ、構成が簡単化、小型化され
る。また、キーブロック毎にキー情報を読み出してキー
スイッチの変化の有無を調べ、変化があれば直ちに発音
の割当てまたは消去を行うので、従来の一定周期毎にキ
ーブロックからキー情報を読み出してキースイッチの変
化の有無を調べ、変化があれば発音の割当て又は消去を
行う構成に比べてＣＰＵの遊びがなくなる。さらに、Ｃ
ＰＵはアドレス指定手段に読出し命令を出力することに
よりキースイッチ手段中の特定のキーブロックを選択的
に読出すことが可能となるので特定の鍵域だけを優先し
て読み出すという応用が可能となる。
キースイッチ手段の所定のキーブロックから読み出され
たキー情報とこのキーブロックに対応して一時記憶手段
に記憶されている旧キー情報とを比較し、変化のあった
キースイッチに対してチャンネルの割当てまたは消去を
記憶手段の処理プログラムに従って動作するＣＰＵによ
り行わせるので、一時記憶手段には旧キー情報のみを記
憶しておくだけで、変化のあったキースイッチに対する
発音の割当て消去ができ、構成が簡単化、小型化され
る。また、キーブロック毎にキー情報を読み出してキー
スイッチの変化の有無を調べ、変化があれば直ちに発音
の割当てまたは消去を行うので、従来の一定周期毎にキ
ーブロックからキー情報を読み出してキースイッチの変
化の有無を調べ、変化があれば発音の割当て又は消去を
行う構成に比べてＣＰＵの遊びがなくなる。さらに、Ｃ
ＰＵはアドレス指定手段に読出し命令を出力することに
よりキースイッチ手段中の特定のキーブロックを選択的
に読出すことが可能となるので特定の鍵域だけを優先し
て読み出すという応用が可能となる。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示す概略説明図であ
る。
る。
【図２】図１の実施例の要部の詳細説明図である。
【図３】図１の実施例の要部の動作を示す流れ図であ
る。
る。
【符号の説明】 １ キースイッチ回路 ２ アドレス指定回路 ３ ゲート回路 ４ 情報処理部 ５ 記憶回路 ６ チャンネルレジスタ
Claims (1)
- 【請求項１】 複数のキースイッチよりなるキーブロッ
クを複数個含み、前記キースイッチの現在の状態を示す
キー情報が前記キーブロック毎に読み出されるキースイ
ッチ手段と、 複数チャンネルの割当てキー情報を記憶するチャンネル
レジスタ手段と、 前記キースイッチ手段のキースイッチの状態を検出し、
前記チャンネルレジスタ手段への割当てを行なうＣＰＵ
と、 該ＣＰＵの処理プログラムを記憶する記憶手段と、 前記キースイッチ手段のキーの情報を旧キー情報として
一時記憶する一時記憶手段とを有し、 前記記憶手段の処理プログラムにおいて、前記ＣＰＵは
前記キースイッチ手段から読み出されたキーブロック毎
のキー情報と前記一時記憶手段に一時記憶されている対
応するキーブロックの旧キー情報とを比較し、その比較
結果が一致すれば前記キースイッチ手段における次のキ
ーブロックのキー情報を読み出し、一致しなければ前記
キーブロック中に変化のあったキーを検出し、この変化
のあったキーに対応してそのキー情報のチャンネルレジ
スタ手段への割当てまたは消去を行なうと共に、前記キ
ー情報を前記一時記憶手段に記憶されていた前記旧キー
情報のアドレスに記憶させた後に次のキーブロックのキ
ー情報を読み出す処理を行なうことを特徴とする電子楽
器の鍵盤情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122062A JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6122062A JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772861A true JPH0772861A (ja) | 1995-03-17 |
| JPH0762798B2 JPH0762798B2 (ja) | 1995-07-05 |
Family
ID=14826686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6122062A Expired - Lifetime JPH0762798B2 (ja) | 1994-05-12 | 1994-05-12 | 電子楽器の鍵盤情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762798B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110443053A (zh) * | 2019-07-31 | 2019-11-12 | 四川效率源信息安全技术股份有限公司 | 一种基于密钥循环表及映射表的密钥生成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5041523A (ja) * | 1973-08-09 | 1975-04-16 | ||
| JPS5121813A (ja) * | 1974-08-14 | 1976-02-21 | Nippon Musical Instruments Mfg |
-
1994
- 1994-05-12 JP JP6122062A patent/JPH0762798B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5041523A (ja) * | 1973-08-09 | 1975-04-16 | ||
| JPS5121813A (ja) * | 1974-08-14 | 1976-02-21 | Nippon Musical Instruments Mfg |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110443053A (zh) * | 2019-07-31 | 2019-11-12 | 四川效率源信息安全技术股份有限公司 | 一种基于密钥循环表及映射表的密钥生成方法 |
| CN110443053B (zh) * | 2019-07-31 | 2023-03-14 | 四川效率源信息安全技术股份有限公司 | 一种基于密钥循环表及映射表的密钥生成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0762798B2 (ja) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847302A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
| US4141268A (en) | Keyboard apparatus for an electronic musical instrument | |
| US5410099A (en) | Channel assigning system for use in an electronic musical instrument | |
| JP2664098B2 (ja) | 電子楽器のペダル装置 | |
| US4481851A (en) | Tone generator assignment system for an electronic musical instrument | |
| US4472992A (en) | Electronic musical instrument | |
| JP2933785B2 (ja) | 電子楽器 | |
| US4911052A (en) | Key assigner system for electronic musical instrument | |
| US5302776A (en) | Method of chord in electronic musical instrument system | |
| JPH08202361A (ja) | 電子楽器 | |
| JPH0675564A (ja) | 電子楽器 | |
| JPH0772861A (ja) | 電子楽器の鍵盤情報処理装置 | |
| US5319152A (en) | Chord information output apparatus and automatic accompaniment apparatus | |
| JPH0412557Y2 (ja) | ||
| JPH046598A (ja) | 音色選択装置 | |
| JPH0631971B2 (ja) | 電子楽器 | |
| JPH055356B2 (ja) | ||
| JP2563807Y2 (ja) | 楽音情報記憶装置 | |
| US5212335A (en) | Electronic keyboard instrument with a simple tone generation assignor | |
| JP2814479B2 (ja) | 電子楽器 | |
| JPS6370292A (ja) | 電子楽器のキ−アサイナ | |
| JP2715833B2 (ja) | 楽音発生装置 | |
| JPH07160260A (ja) | 楽音発生装置 | |
| JPS6167895A (ja) | 電子楽器 | |
| JPH04319999A (ja) | 電子楽器の発音指示装置及び発音指示方法 |