JPH0763146B2 - スタンバイ回路 - Google Patents
スタンバイ回路Info
- Publication number
- JPH0763146B2 JPH0763146B2 JP58126664A JP12666483A JPH0763146B2 JP H0763146 B2 JPH0763146 B2 JP H0763146B2 JP 58126664 A JP58126664 A JP 58126664A JP 12666483 A JP12666483 A JP 12666483A JP H0763146 B2 JPH0763146 B2 JP H0763146B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- level
- oscillation
- frequency dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 11
- 244000145845 chattering Species 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 本発明は、１つの入力端子で発振回路を含めた回路の動
作開始及び停止が可能である半導体回路に関し、特に動
作・停止状態を制御するスタンバイ回路に関するもので
ある。
作開始及び停止が可能である半導体回路に関し、特に動
作・停止状態を制御するスタンバイ回路に関するもので
ある。
スタンバイ回路に関しては、従来より発振回路内蔵の半
導体集積回路において、発振の開始及び停止を専用の入
力端子により制御するか、もしくは発振回路自体は電源
投入と同時に動作を開始し外部からの動作開始信号によ
って内部回路が動作開始するようにゲートをかける等の
方法が知られている。しかし、専用の入力端子が必要で
あるとか、発振回路が動作しているため消費電流が多い
などの欠点を有している。
導体集積回路において、発振の開始及び停止を専用の入
力端子により制御するか、もしくは発振回路自体は電源
投入と同時に動作を開始し外部からの動作開始信号によ
って内部回路が動作開始するようにゲートをかける等の
方法が知られている。しかし、専用の入力端子が必要で
あるとか、発振回路が動作しているため消費電流が多い
などの欠点を有している。
本発明はかかる欠点を除去したもので発振回路と、前記
発振回路からの発振信号を分周し出力する分周回路と、
前記発振回路の発振に基づき得られる信号を入力する内
部回路とを有する半導体回路において、前記発振回路、
前記分周回路及び前記内部回路の動作・停止状態を切り
替えるための信号を入力する入力端子と、前記入力端子
に第１の信号が入力された場合に、前記発振回路、前記
分周回路及び前記内部回路とを動作状態にし、前記入力
端子に第２の信号が入力され、かつ前記分周回路が動作
状態であることを検出した場合に、前記発振回路、前記
分周回路及び前記内部回路とを停止状態にする制御回路
と、を有することを特徴とするものである。
発振回路からの発振信号を分周し出力する分周回路と、
前記発振回路の発振に基づき得られる信号を入力する内
部回路とを有する半導体回路において、前記発振回路、
前記分周回路及び前記内部回路の動作・停止状態を切り
替えるための信号を入力する入力端子と、前記入力端子
に第１の信号が入力された場合に、前記発振回路、前記
分周回路及び前記内部回路とを動作状態にし、前記入力
端子に第２の信号が入力され、かつ前記分周回路が動作
状態であることを検出した場合に、前記発振回路、前記
分周回路及び前記内部回路とを停止状態にする制御回路
と、を有することを特徴とするものである。
以下実施例に基づいて本発明を詳しく説明する。第１図
は本発明の一実施例であり、A,Bは発振端子、Ｃは動作
開始・停止制御用入力端子、１は分周回路、２は２分の
１分周のフリツプフロツプ、３は半導体集積回路の内部
回路、４はＤ型フリツプフロツプ、５はRSフリツプフロ
ツプ、６は発振回路である。電源が投入されると信号ラ
インＨには、“L"レベルから“H"レベルへと変化する信
号が供給される。信号Ｋは“H"レベルとなりRSフリツプ
フロツプ５には“H"レベルが記憶される。又信号Ｍは
“L"レベルとなり分周回路1,2分の１分周のフリツプフ
ロツプ2,及びＤ型フリツプフロツプ４はリセツトされた
信号Ｉは“L"レベル、信号Ｊは“H"レベル、信号Ｌは
“H"レベルとなり固定される。一方発振回路６は動作を
停止したままで分周回路１へ供給されるクロツクＰは
“L"レベルに固定される。半導体集積回路の内部回路３
は、２分の１分周のフリツプフロツプ２の出力信号Ｊが
“H"レベルに固定されているため動作を停止している。
は本発明の一実施例であり、A,Bは発振端子、Ｃは動作
開始・停止制御用入力端子、１は分周回路、２は２分の
１分周のフリツプフロツプ、３は半導体集積回路の内部
回路、４はＤ型フリツプフロツプ、５はRSフリツプフロ
ツプ、６は発振回路である。電源が投入されると信号ラ
インＨには、“L"レベルから“H"レベルへと変化する信
号が供給される。信号Ｋは“H"レベルとなりRSフリツプ
フロツプ５には“H"レベルが記憶される。又信号Ｍは
“L"レベルとなり分周回路1,2分の１分周のフリツプフ
ロツプ2,及びＤ型フリツプフロツプ４はリセツトされた
信号Ｉは“L"レベル、信号Ｊは“H"レベル、信号Ｌは
“H"レベルとなり固定される。一方発振回路６は動作を
停止したままで分周回路１へ供給されるクロツクＰは
“L"レベルに固定される。半導体集積回路の内部回路３
は、２分の１分周のフリツプフロツプ２の出力信号Ｊが
“H"レベルに固定されているため動作を停止している。
動作開始・停止制御用入力端子Ｃ（以下入力端子Ｃと称
する）へ第２図のタイムチヤートＣに示す波形の信号が
入力されると、前記信号の最初の立ち上がりで信号Ｎは
“H"レベルになる。分周回路１の出力信号Ｉが“L"レベ
ルであるため信号Ｏは“H"レベルとなる。
する）へ第２図のタイムチヤートＣに示す波形の信号が
入力されると、前記信号の最初の立ち上がりで信号Ｎは
“H"レベルになる。分周回路１の出力信号Ｉが“L"レベ
ルであるため信号Ｏは“H"レベルとなる。
又信号Ｈも“H"レベルとなっているため信号Ｋは“L"レ
ベルとなる。従って信号Ｍは“H"レベルとなり発振回路
６は発振を開始し分周回路１へクロツクＰを供給する。
分周回路1,2分の１分周のフリツプフロツプ2,D型フリツ
プフロツプ４はそれぞれリセツトを解除され動作を開始
する。第２図のタイムチヤートに示す如く分周回路１の
出力信号Ｉが“H"レベルになった際、入力端子Ｃが“L"
レベルであるため信号Ｏは“L"レベルとなり信号Ｋが
“H"レベルとなる。
ベルとなる。従って信号Ｍは“H"レベルとなり発振回路
６は発振を開始し分周回路１へクロツクＰを供給する。
分周回路1,2分の１分周のフリツプフロツプ2,D型フリツ
プフロツプ４はそれぞれリセツトを解除され動作を開始
する。第２図のタイムチヤートに示す如く分周回路１の
出力信号Ｉが“H"レベルになった際、入力端子Ｃが“L"
レベルであるため信号Ｏは“L"レベルとなり信号Ｋが
“H"レベルとなる。
従って信号Ｍは“L"レベルとなり、分周回路1,2分の１
分周のフリツプフロツプ２及びＤ型フリツプフロツプ４
は再びリセツトされる。また発振回路６も発振を停止す
る。
分周のフリツプフロツプ２及びＤ型フリツプフロツプ４
は再びリセツトされる。また発振回路６も発振を停止す
る。
次に第３図のタイムチヤートＣに示す波形の信号が入力
端子Ｃへ入力されると、信号の最初の立ち上がりで信号
Ｎは“H"レベルになる。この際信号Ｏは分周回路１の出
力信号Ｉが“L"レベルであるため“H"レベルとなり信号
Ｋは“L"レベルとなる。従って信号Ｍは“H"レベルとな
り、発振回路６は発振を開始し、分周回路1,2分の１分
周回路２及びＤ型フリツプフロツプ４はリセツト解除さ
れ動作を開始する。分周回路１の出力Ｉが“H"レベルに
なった際入力端子Ｃがすでに“H"レベルで安定している
ため信号ＯはＨレベルのままである。つまり、分周回路
１が発振を開始して、信号Ｉを“H"にしたときには、入
力端子Ｃの信号は“H"レベルに安定しているので、信号
Ｏにはチャタリングの影響は現われないのである。
端子Ｃへ入力されると、信号の最初の立ち上がりで信号
Ｎは“H"レベルになる。この際信号Ｏは分周回路１の出
力信号Ｉが“L"レベルであるため“H"レベルとなり信号
Ｋは“L"レベルとなる。従って信号Ｍは“H"レベルとな
り、発振回路６は発振を開始し、分周回路1,2分の１分
周回路２及びＤ型フリツプフロツプ４はリセツト解除さ
れ動作を開始する。分周回路１の出力Ｉが“H"レベルに
なった際入力端子Ｃがすでに“H"レベルで安定している
ため信号ＯはＨレベルのままである。つまり、分周回路
１が発振を開始して、信号Ｉを“H"にしたときには、入
力端子Ｃの信号は“H"レベルに安定しているので、信号
Ｏにはチャタリングの影響は現われないのである。
信号Ｉが“H"レベルから“L"レベルに変化すると信号Ｊ
は“H"レベルとなり、半導体集積回路の内部回路３へク
ロツク信号が供給され始め動作を開始する。この際Ｄ型
フリツプフロツプ４の出力信号Ｌは“L"レベルになる。
入力端子Ｃが“L"レベルとなり信号Ｉが“H"レベルとな
ると信号Ｏは“L"レベルとなり信号Ｋは“H"レベルとな
る。次に信号Ｊが“H"レベルから“L"レベルに変化する
際に信号Ｌは“H"レベルとなり信号Ｍが“L"レベルとな
る。発振回路６は発振を停止し、分周回路1,2分の１分
周のフリツプフロツプ２及びＤ型フリツプフロツプ４は
リセツトされる。２分の１分周のフリツプフロツプの出
力信号Ｊは“H"レベルに固定されるため半導体集積回路
の内部回路３は動作を停止する。
は“H"レベルとなり、半導体集積回路の内部回路３へク
ロツク信号が供給され始め動作を開始する。この際Ｄ型
フリツプフロツプ４の出力信号Ｌは“L"レベルになる。
入力端子Ｃが“L"レベルとなり信号Ｉが“H"レベルとな
ると信号Ｏは“L"レベルとなり信号Ｋは“H"レベルとな
る。次に信号Ｊが“H"レベルから“L"レベルに変化する
際に信号Ｌは“H"レベルとなり信号Ｍが“L"レベルとな
る。発振回路６は発振を停止し、分周回路1,2分の１分
周のフリツプフロツプ２及びＤ型フリツプフロツプ４は
リセツトされる。２分の１分周のフリツプフロツプの出
力信号Ｊは“H"レベルに固定されるため半導体集積回路
の内部回路３は動作を停止する。
本発明は一つの入力端子で発振の開始・停止の制御及び
半導体集積回路の内部回路の動作開始停止の制御を行な
え、入力端子の減少消費電流の低減が可能であるなどす
ぐれた効果を有する。
半導体集積回路の内部回路の動作開始停止の制御を行な
え、入力端子の減少消費電流の低減が可能であるなどす
ぐれた効果を有する。
また、本発明では入力端子のチャタリング防止を行うこ
とができる。
とができる。
第１図は本発明のスタンバイ回路の回路図、第２図及び
第３図はその説明のためのタイムチヤートである。 １……分周回路 ２……２分の１分周のフリツプフロツプ ３……半導体集積回路の内部回路 ４……Ｄ型フリツプフロツプ ５……RSフリツプフロツプ ６……発振回路 A,B……発振端子 Ｃ……動作開始・停止制御用入力端子
第３図はその説明のためのタイムチヤートである。 １……分周回路 ２……２分の１分周のフリツプフロツプ ３……半導体集積回路の内部回路 ４……Ｄ型フリツプフロツプ ５……RSフリツプフロツプ ６……発振回路 A,B……発振端子 Ｃ……動作開始・停止制御用入力端子
Claims (1)
- 【請求項１】発振回路と、前記発振回路からの発振信号
を分周し出力する分周回路と、前記発振回路の発振に基
づき得られる信号を入力する内部回路とを有する半導体
回路において、 前記発振回路、前記分周回路及び前記内部回路の動作・
停止状態を切り替えるための信号を入力する入力端子
と、 前記入力端子に第１の信号が入力された場合に、前記発
振回路、前記分周回路及び前記内部回路とを動作状態に
し、 前記入力端子に第２の信号が入力され、かつ前記分周回
路が動作状態であることを検出した場合に、前記発振回
路、前記分周回路及び前記内部回路とを停止状態にする
制御回路と、 を有することを特徴とする半導体回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126664A JPH0763146B2 (ja) | 1983-07-12 | 1983-07-12 | スタンバイ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58126664A JPH0763146B2 (ja) | 1983-07-12 | 1983-07-12 | スタンバイ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6018020A JPS6018020A (ja) | 1985-01-30 |
| JPH0763146B2 true JPH0763146B2 (ja) | 1995-07-05 |
Family
ID=14940812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58126664A Expired - Lifetime JPH0763146B2 (ja) | 1983-07-12 | 1983-07-12 | スタンバイ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763146B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370197A (ja) * | 1986-09-12 | 1988-03-30 | 株式会社日立製作所 | 溶媒再生方法 |
| JPH04291818A (ja) * | 1991-03-20 | 1992-10-15 | Sanyo Electric Co Ltd | 発振制御回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55102927A (en) * | 1979-01-31 | 1980-08-06 | Nec Corp | Chattering removal circuit |
| JPS57208733A (en) * | 1981-06-18 | 1982-12-21 | Fujitsu Ltd | Preventing circuit for malfunction |
-
1983
- 1983-07-12 JP JP58126664A patent/JPH0763146B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6018020A (ja) | 1985-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| JP2575702B2 (ja) | シンセサイザ・チュ−ナ | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH10143272A (ja) | 発振回路 | |
| JPS6148726B2 (ja) | ||
| JPH05303444A (ja) | クロック信号供給装置 | |
| JP2713916B2 (ja) | 半導体集積回路 | |
| JPS60251418A (ja) | 演算装置の動作周波数切り換え制御回路 | |
| JPH064169A (ja) | 半導体装置 | |
| JPS61122733A (ja) | マイクロプロセツサ装置 | |
| JP2995804B2 (ja) | スイッチングレギュレータのソフトスタート回路 | |
| JPS6333806B2 (ja) | ||
| JPS60141003A (ja) | タイミング信号発生装置 | |
| JPS61123916A (ja) | マイクロコンピユ−タ | |
| JPH0376427A (ja) | Ｐｌｌ回路 | |
| JPH0548968B2 (ja) | ||
| JPH02148914A (ja) | Ｐｌｌ周波数シンセサイザ装置 | |
| JPH0449705Y2 (ja) | ||
| JPH049336B2 (ja) | ||
| JPH019269Y2 (ja) | ||
| JPS60105026A (ja) | マイクロコンピユ−タ | |
| JPH05276030A (ja) | 位相同期回路 | |
| JPH0662562A (ja) | チャージポンプ回路 | |
| JPH0863253A (ja) | マイクロプロセッサ | |
| JPS59201515A (ja) | 発振回路 |