JPH0765092A - 神経回路網用素子 - Google Patents

神経回路網用素子

Info

Publication number
JPH0765092A
JPH0765092A JP5210641A JP21064193A JPH0765092A JP H0765092 A JPH0765092 A JP H0765092A JP 5210641 A JP5210641 A JP 5210641A JP 21064193 A JP21064193 A JP 21064193A JP H0765092 A JPH0765092 A JP H0765092A
Authority
JP
Japan
Prior art keywords
region
superconductor
synapse
neural network
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP5210641A
Other languages
English (en)
Inventor
Yoshihisa Saito
美寿 齋藤
Naoto Horiguchi
直人 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5210641A priority Critical patent/JPH0765092A/ja
Publication of JPH0765092A publication Critical patent/JPH0765092A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Abstract

(57)【要約】 【目的】 神経回路網理論におけるバックプロパゲ−シ
ョンモデルに適応可能で、且つ高集積化が可能な高速・
小型の神経回網用素子を提供する。 【構成】 素子は半導体部と超伝導体部からなる。半導
体部は、超伝導体部へ流入する電流を制御するための電
圧を印加するショットキーゲート電極1と下部に高移動
度の二次元電子ガス層を有するシナプス領域2と、ショ
ットキーゲート電極1に印加される電圧によって抵抗値
が変化する擬一次元チャンネル領域3と、擬一次元チャ
ンネル領域3からの電流を超伝導体部6へ流入させる電
流結合領域4と、外部からの入力をシナプス領域2に印
加するシナプス電極5とから構成されるユニットが超伝
導体部6の周囲に略円環状に複数個配置されてなる。超
伝導体部6の入力側は電流結合領域4に高濃度ドープ領
域を介して結合されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、神経回路網用素子に関
し、詳細にはニューロコンピュータの神経回路網を構成
する一単位である神経回路網用素子に関する。
【0002】近年、コンピュータ技術の進歩に伴い、高
速化のための並列処理が可能になるというメリットを有
する非ノイマン型コンピュータとしてニューロコンピュ
ータが注目されている。このニューロコンピュータをハ
ード的に実現する方法として神経回路網を使用してコン
ピュータを構成する方法がある。神経回路網は人間の脳
を真似たネットワークであり、脳のニューロンに対応す
る複数の神経回路網素子が複雑に接合されて構築されて
いる。したがって、回路網全体として高速化、小型化を
図るためには、その構成要素である神経回路網素子を高
速化し、さらに高集積化により小型化することが必要で
ある。
【0003】
【従来の技術】神経回路網を表現する代表的モデルとし
て、バックプロパゲーションモデルがある。このモデル
によると、神経回路網を構成する神経回路網用素子は、
その要件として次の2点を具備していなければならな
い。
【0004】1)多数入力に対して個別に重み付けを施
し、重み付けした結果に基づいて少なくとも一つの出力
が得られる。 2)入力の総和があるしきい値を越えると出力が得られ
る。
【0005】以上の要件を満たすための素子として、従
来においては、主としてCMOSLSIを活用したVL
SIニューロチップや、光技術を応用した光神経回路素
子がある。
【0006】
【発明が解決しようとする問題点】しかし、従来技術の
CMOS構造を持つ半導体素子では、その構造上、キャ
リアの移動度や小型化に限界が生じており、また1個の
神経回路素子を構成するためには複数個のLSIが必要
となる。したがって、集積化及び小型化の点で限界があ
った。
【0007】また、光神経回路素子の場合には、回路中
に光路を形成する必要があるため、小型化に問題が生じ
ている。本発明の目的は、バックプロパゲーションモデ
ルに適応可能で、且つ高集積化が可能な、高速・小型の
神経回路網用素子を提供することにある。
【0008】
【問題を解決するための手段】以上の課題を解決するた
めに、本発明は、例えば図1に示すように、ショットキ
ーゲート電極1とシプナス領域2と、擬一次元チャンネ
ル領域3と電流結合領域4と、シプナス電極5とからな
り、多数入力に個別に重みを付け、その総和を超伝導体
部に流入させる半導体部と、流入した入力の総和が一定
のしきい値を越えた時に一定の出力を得る超伝導体部6
と、を備えて構成する。
【0009】
【作用】本発明の作用を図1を用いて説明する。外部か
らの入力は、シナプス電極5に印加される。シナプス電
極5は、電子が平面状にのみ高移動度で移動可能な二次
元電子ガス層をその下部に有するシナプス領域2上に形
成されており、シナプス電極5に印加された電圧はその
ままシナプス領域2下にある二次元電子ガス層に印加さ
れる。その後、擬一次元チャンネル領域3の抵抗値に応
じた電流となって二次元電子ガス層中を擬一次元チャン
ネル領域3へ流入する。
【0010】ここで、ショットキーゲート電極1には、
予め擬一次元チャンネル領域3を通過して電流結合領域
4へ流入する電流を制御するために一定の電圧が印加さ
れている。この電圧によりショットキーゲート電極1下
の二次元電子ガス層が空乏層化し、二次元電子ガス層中
の電子の移動が抑制される。このことにより擬一次元チ
ャンネル領域3の電気的抵抗値が変化し、擬一次元チャ
ンネル領域3に流入する電流が制御される。以上の作用
により外部からの入力に対して重み付けが施される。
【0011】次に、擬一次元チャンネル領域3を通過し
た電流は、電流結合領域4に流入する。電流結合領域4
において、他の擬一次元チャンネル領域を通過した電流
と合成され、当初超伝導状態となっている超伝導体部6
に印加される。ここで流入してきた電流の総和が超伝導
体部6の構成物質の種類によって決定されるある値(以
下、しきい値という。)を越えると超伝導現象が消滅
し、超伝導体部6の構成物質の種類によって決定される
電圧が出力として超伝導体部6の半導体部に結合されて
いない方の端部に発生する。以上の作用により、流入し
た入力の総和が一定のしきい値を越えた時に一定の出力
を得る機能が実現される。
【0012】
【実施例】次に、図面を参照して本発明の好適な実施例
を説明する。図2にシナプス電極が5個の場合の実施例
の平面図を示す。
【0013】図2において、超伝導体部へ流入する電流
を制御するための電圧を印加するショットキーゲート電
極120、122、124、126、128は、超伝導
体部132の周囲に略円環状に一定間隔で配置されてい
る。このショットキーゲート電極の間隙の部分が擬一次
元チャンネル領域110、112、114、116、1
18となり、擬一次元チャンネル領域110、112、
114、116、118の外側がシナプス領域101、
103、105、107、109であり、擬一次元チャ
ンネル領域110、112、114、116、118の
内側が電流結合領域134となる。
【0014】また、シナプス電極100、102、10
4、106、108はそれぞれのシナプス領域101、
103、105、107、109に一つずつ配置されて
いる。
【0015】また、電子が平面状にのみ高移動度で移動
可能な二次元電子ガス層が、擬一次元チャンネル領域1
10、112、114、116、118、シナプス領域
101、103、105、107、109、電流結合領
域134及び超伝導体部132の下部に連続的に形成さ
れている。
【0016】次に、図2におけるX1−X2線断面図を
図3を用いて説明する。図3においては、半絶縁性−G
aAsを材質とする基板60、アンドープト−GaAs
を材質とするチャネル層62、アンドープト−AlGa
Asを材質とするスペーサ層64及びN型−AlGaA
sを材質とする電子供給層66が積層されている。さら
に、電子供給層66上にショットキーゲート電極12
2、126及びn+ 型−GaAsを材質とするコンタク
ト層68が形成され、コンタクト層68上にはシナプス
電極100、106及び超伝導体部132が形成されて
おり、最上部に絶縁層140とリード130が形成され
ている。
【0017】また、超伝導体部132はNb層160、
Al層161、AlOX 層162、Nb層163が積層
され、Nb層163はリード130に接続されている。
二次元電子ガス層70は、ショットキーゲート電極12
2、126に電圧が印加されている時に、その下部を除
いた部分に平面的に分布している。
【0018】超伝導体部132の下部は高濃度にドーピ
ングされた領域164であり、二次元電子ガス層70と
超伝導体部132がオーミック接合されている。さら
に、シナプス電極100、106の下部は合金化され、
シナプス電極100、106と二次元電子ガス層70が
オーミック接合されている。
【0019】次に動作を説明する。ここでは説明を簡略
化するために、シナプス電極100、シナプス領域10
1、擬一次元チャンネル領域110、ショットキーゲー
ト電極120、122及び電流結合領域134からなる
ユニットについて説明する。
【0020】外部からの入力は、シナプス電極100を
介してシナプス領域101の下部にある二次元電子ガス
層70に印加される。その後、擬一次元チャンネル領域
110の抵抗値に応じた電流となって擬一次元チャンネ
ル領域110へ流入する。ここで、ショットキーゲート
電極120、122には、予め擬一次元チャンネル領域
110を通過して電流結合領域134へ流入する電流を
制御するために一定の電圧が印加されている。この電圧
に応じてショットキーゲート電極120、122下の二
次元電子ガス層70が空乏層化し、二次元電子ガス層7
0中の電子の移動が抑制される。このことにより擬一次
元チャンネル領域110の電気的抵抗値が変化し、擬一
次元チャンネル領域110に流入する電流が制御され
る。以上の作用により、外部からの入力に対してショッ
トキーゲート電極に印加する電圧に従った重み付けが施
される。
【0021】以上の動作については、シナプス電極10
2、シナプス領域103、擬一次元チャンネル領域11
2、ショットキーゲート電極122、124及び電流結
合領域134からなるユニット、シナプス電極104、
シナプス領域105、擬一次元チャンネル領域114、
ショットキーゲート電極124、126及び電流結合領
域134からなるユニット、シナプス電極106、シナ
プス領域107、擬一次元チャンネル領域116、ショ
ットキーゲート電極126、128及び電流結合領域1
34からなるユニット、シナプス電極108、シナプス
領域109、擬一次元チャンネル領域118、ショット
キーゲート電極128、120及び電流結合領域134
からなるユニットのそれぞれのユニットにおいて同様で
ある。
【0022】次に、擬一次元チャンネル領域110、1
12、114、116、118を通過した電流は、電流
結合領域134に流入する。それぞれの擬一次元チャン
ネル領域から流入した電流は電流結合領域134で合成
され、超伝導体部132の下部に集中する。超伝導体部
132は当初超伝導状態であり、リード130には電圧
は生じていない。ここで、超伝導体部132に集中した
電流の総和がしきい値(超伝導体部132の臨界電流に
等しい。)を越えると超伝導現象が消滅し、リード13
0に電圧(超伝導体部132の臨界電圧)が生じる。以
上の作用により、流入した入力の総和が一定のしきい値
を越えた時に一定の出力を得る機能が実現される。
【0023】図4に、ショットキーゲート電極120、
122、124、126、128に一定電圧を印加した
場合のシナプス電極100、102、104、106、
108の電圧と出力電圧の関係の一例を示す。
【0024】図4(a)はリード130における出力電
圧が0mVの状態を示している。すなわち、ショットキ
ーゲート電極120、122、124、126、128
に印加された電圧によって各擬一次元チャンネル領域の
電気的抵抗値が変化し、これによってシナプス電極10
0、102、104、106、108から各擬一次元チ
ャンネル領域に流入する電流が制御され、重み付けされ
る。その後重み付けされた電流は、各擬一次元チャンネ
ル領域を通過して電流結合領域134に集中するが、そ
の電流の総和がしきい値を越えていないため、超伝導体
部132の超伝導状態が維持されリード130には電圧
が生じていない。
【0025】図4(b)はリード130に出力電圧が生
じている状態を示している。すなわち、ショットキーゲ
ート電極120、122、124、126、128に印
加された電圧によって各擬一次元チャンネル領域の電気
的抵抗値が変化し、これによってシナプス電極100、
102、104、106、108から各擬一次元チャン
ネル領域に流入する電流が制御され、重み付けされる。
その後重み付けされた電流が、各擬一次元チャンネル領
域を通過して電流結合領域134に集中し、その電流の
総和がしきい値を越えているため、超伝導体部132の
超伝導状態が消滅し、リード130に電圧が生じてい
る。
【0026】以上の作用により、神経回路素子として必
要な機能、すなわち、多数の個別に重み付けされた入力
に対して少なくとも一つの出力を有し、当該重み付けさ
れた入力の総和が、あるしきい値を越えた時にその出力
が得られるという機能が備わっていることがわかる。
【0027】本実施例によれば、一つの素子で神経回路
素子としてのすべての機能が実現可能であるため、神経
回路網の高集積化及び小型化が可能となり、且つ高電子
移動度の二次元電子ガス層を用いているため高速化が可
能となる。
【0028】
【発明の効果】本発明によれば、高集積化が可能な半導
体素子を用いて、一つの素子で神経回路網用素子として
のすべての機能が実現可能であるため、神経回路網の高
集積化及び小型化が可能である。さらに、高電子移動度
の二次元電子ガス層を用いているため、高速の神経回路
網用素子が実現可能である。
【図面の簡単な説明】
【図1】本発明の原理を示す模式図である。
【図2】本発明の実施例を示す平面図である。
【図3】図2におけるX1−X2断面を示す図である。
【図4】本発明の実施例の動作状況を示す図である。
【符号の説明】
1…ショットキーゲート電極 2…シナプス領域 3…擬一次元チャンネル領域 4…電流結合領域 5…シナプス電極 6…超伝導体部 60…半絶縁性−GaAs基板 62…アンドープト−GaAsチャネル層 64…アンドープト−AlGaAsスペーサ層 66…N型−AlGaAs電子供給層 68…n+ 型−GaAsコンタクト層 70…二次元電子ガス層 100、102、104、106、108…シナプス電
極 101、103、105、107、109…シナプス領
域 110、112、114、116、118…擬一次元チ
ャンネル領域 120、122、124、126、128…ショットキ
ーゲート電極 130…リード 132…超伝導体部 134…電流結合領域 140…絶縁層 160…Nb層 161…Al層 162…AlOX 層 163…Nb層 164…高濃度ドープ領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 多数の個別に重み付けされた入力に対し
    て少なくとも一つの出力を有し、当該重み付けされた入
    力の総和が、あるしきい値を越えた時にその出力が得ら
    れる神経回路網用素子において、 多数入力に個別に重みを付け、その総和を超伝導体部に
    流入させる半導体部(1、2、3、4、5)と、 流入した入力の総和が一定のしきい値を越えた時に一定
    の出力を得る超伝導体部(6)と、 を備えることを特徴とする神経回路網用素子。
  2. 【請求項2】 請求項1に記載の半導体部(1、2、
    3、4、5)は、超伝導体部へ流入する電流を制御する
    ための電圧を印加するショットキーゲート電極(1)
    と、下部に高電子移動度の二次元電子ガス層を有するシ
    ナプス領域(2)と、下部に前記二次元電子ガス層を有
    し、ショットキーゲート電極(1)に印加される電圧に
    よって抵抗値が変化する擬一次元チャンネル領域(3)
    と、下部に前記二次元電子ガス層を有し、擬一次元チャ
    ンネル領域(3)からの電流を超伝導体部(6)へ流入
    させる電流結合領域(4)と、外部からの入力をシナプ
    ス領域(2)に印加するシナプス電極(5)とから構成
    されるユニットが、下部に前記二次元電子ガス層を有す
    る超伝導体部(6)の周囲に略円環状に複数個配置され
    てなることを特徴とする神経回路網用素子。
  3. 【請求項3】 請求項1又は2に記載の超伝導体部
    (6)の入力側は電流結合領域(4)に高濃度ドープ領
    域を介して結合されていることを特徴とする神経回路網
    用素子。
JP5210641A 1993-08-25 1993-08-25 神経回路網用素子 Withdrawn JPH0765092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5210641A JPH0765092A (ja) 1993-08-25 1993-08-25 神経回路網用素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5210641A JPH0765092A (ja) 1993-08-25 1993-08-25 神経回路網用素子

Publications (1)

Publication Number Publication Date
JPH0765092A true JPH0765092A (ja) 1995-03-10

Family

ID=16592677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5210641A Withdrawn JPH0765092A (ja) 1993-08-25 1993-08-25 神経回路網用素子

Country Status (1)

Country Link
JP (1) JPH0765092A (ja)

Similar Documents

Publication Publication Date Title
US6097036A (en) Semiconductor logic element and apparatus using thereof
DE202017105268U1 (de) Magnetische Flusskontrolle in supraleitenden Vorrichtungen
EP0505790A2 (en) Artificial ionic synapse
CN115668226A (zh) 神经元和具有铁电调制金属半导体肖特基二极管的突触及方法
NL2028581B1 (en) An addressable quantum dot array
JPS60152039A (ja) GaAsゲ−トアレイ集積回路
JP2715722B2 (ja) 半導体シナプス回路とその製造方法、及び半導体ニューロン素子、及び半導体−超伝導体複合ニューロン素子
JPH0765092A (ja) 神経回路網用素子
JP3123164B2 (ja) 超電導デバイス
JP2000277723A (ja) 量子演算素子とその製造方法
JPH03120743A (ja) 半導体装置
KR102434691B1 (ko) 적층형 3d 인공 신경망 디바이스 및 그의 제조 방법
JP3200656B2 (ja) 画像処理用半導体装置
JPS59208873A (ja) 半導体装置
RU2051445C1 (ru) Сверхпроводниковый усилитель тока на основе эффекта джозефсона
US20240196754A1 (en) Lateral heterostructure isolated coupled quantum dots
JP2850747B2 (ja) 結合量子ドット素子
JP2025520830A (ja) 論理ゲート
JPH03253080A (ja) 量子効果装置
JPH07142740A (ja) 複合半導体装置
JP3248210B2 (ja) 超伝導素子
JPH07211948A (ja) 微小トンネル接合超伝導トランジスタ
JPH06283718A (ja) Mos型半導体装置
JPH0758367A (ja) 超電導素子
JPH07122753A (ja) 複合半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20001031