JPS61155874A - 大規模集積回路の故障検出方法およびそのための装置 - Google Patents
大規模集積回路の故障検出方法およびそのための装置Info
- Publication number
- JPS61155874A JPS61155874A JP59275977A JP27597784A JPS61155874A JP S61155874 A JPS61155874 A JP S61155874A JP 59275977 A JP59275977 A JP 59275977A JP 27597784 A JP27597784 A JP 27597784A JP S61155874 A JPS61155874 A JP S61155874A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- data
- input
- address
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は大規模集積回路の故障検出方法およびそのため
の装置に関し、特にスキャンバス方式の試ＩＩ（評価）
に使用されるものである。
の装置に関し、特にスキャンバス方式の試ＩＩ（評価）
に使用されるものである。
従来、大規模集積回路の試験（評価）を容易に行うもの
として、スキャンバス方式と呼ばれるものが知られてい
る。これは、集積回路中に含まれるラッチ部分（いわゆ
るシステムラッチ）をシフトレジスタで構成し、試験（
評価）時にはスキャン入力データをこのシステムラッチ
にセットし、所定の動作をさせた侵にシステムラッチの
内容を取り出し、このスキャン出力データによって集積
回路の故障を検出するものである。
として、スキャンバス方式と呼ばれるものが知られてい
る。これは、集積回路中に含まれるラッチ部分（いわゆ
るシステムラッチ）をシフトレジスタで構成し、試験（
評価）時にはスキャン入力データをこのシステムラッチ
にセットし、所定の動作をさせた侵にシステムラッチの
内容を取り出し、このスキャン出力データによって集積
回路の故障を検出するものである。
このようにスキャンバス方式ではシステムラッチを１本
のシフトレジスタとして構成するため、集積回路の規模
が大きくなるとそれに比例してシフトレジスタが長大化
する傾向がある。従って、シフトレジスタを構成する複
数のシステムラッチのうちの１つが故障していると、当
該シフトレジスタを構成する他のシステムラッチの故障
は検出できなくなる。また、集積回路の開発時にはシス
テムラッチの全てについて詳細に故障検出することが必
要であるが、上述のように１個のシステムラッチに故障
があると他のシステムラッチの故障を検出できないとい
うことでは、開発時の要請に応えることができない。
のシフトレジスタとして構成するため、集積回路の規模
が大きくなるとそれに比例してシフトレジスタが長大化
する傾向がある。従って、シフトレジスタを構成する複
数のシステムラッチのうちの１つが故障していると、当
該シフトレジスタを構成する他のシステムラッチの故障
は検出できなくなる。また、集積回路の開発時にはシス
テムラッチの全てについて詳細に故障検出することが必
要であるが、上述のように１個のシステムラッチに故障
があると他のシステムラッチの故障を検出できないとい
うことでは、開発時の要請に応えることができない。
大規模集積回路を構成する構成要素（機能モジュール）
ごとに分割試論を行う方法もあるが、これをそのままス
キャンバス方式に適用すると、システムラッチは１本の
長いシフトレジスタとして構成されているため、試験効
率が低下する欠点が生じる。さらに、大規模集積回路を
構成する機能モジュールごとに通常の試験を実行しよう
とすると、試験のための入出力ピンを集積回路チップに
多数段けなければならず、好ましくない。
ごとに分割試論を行う方法もあるが、これをそのままス
キャンバス方式に適用すると、システムラッチは１本の
長いシフトレジスタとして構成されているため、試験効
率が低下する欠点が生じる。さらに、大規模集積回路を
構成する機能モジュールごとに通常の試験を実行しよう
とすると、試験のための入出力ピンを集積回路チップに
多数段けなければならず、好ましくない。
本発明は上述の従来技術の欠点を克服するためになされ
たもので、機能モジュール単位に故障検出を行い、試験
（評価）の効率を向上させることのできる大規模集積回
路の故障検出方法およびそのための装置を提供すること
を目的とする。
たもので、機能モジュール単位に故障検出を行い、試験
（評価）の効率を向上させることのできる大規模集積回
路の故障検出方法およびそのための装置を提供すること
を目的とする。
上記の目的を達成するため本発明は、大規模集積回路を
構成する複数の機能モジュールごとにスキャンパスを設
定し、アドレスデータにもとづいて複数の機能モジュー
ルのいずれかを選択し、この選択された機能モジュール
のスキャンパスにスキャンデータを入力し、選択された
機能モジコールのスキャンパスの出力にもとづいて当該
機能モジュールの故障を検出する大規模集積回路の故障
検出方法およびそのための装置を提供するものである。
構成する複数の機能モジュールごとにスキャンパスを設
定し、アドレスデータにもとづいて複数の機能モジュー
ルのいずれかを選択し、この選択された機能モジュール
のスキャンパスにスキャンデータを入力し、選択された
機能モジコールのスキャンパスの出力にもとづいて当該
機能モジュールの故障を検出する大規模集積回路の故障
検出方法およびそのための装置を提供するものである。
（発明の実施例）
以下、添付図面の第１図および第２図を参照して本発明
の詳細な説明する。
の詳細な説明する。
第１図は同実施例の構成図である。大規模集積回路を構
成する機能モジュール１ａ、１ｂ、ｉｃにはそれぞれス
キャンバス２ａ、２ｂ、２ｃが設定され、かつそれを制
御するための制御回路３ａ。
成する機能モジュール１ａ、１ｂ、ｉｃにはそれぞれス
キャンバス２ａ、２ｂ、２ｃが設定され、かつそれを制
御するための制御回路３ａ。
３ｂ、３ｃｆｆｉ設けられている。スキャン入力データ
およびアドレスデータを送る共有スキャン入力線４は各
機能モジュール１ａ〜１Ｃのスキャンバス２ａ〜２Ｃに
接続されると共に、制御回路３ａ〜３Ｃにも接続されて
いる。また、各回路を同期して駆動するためのスキャン
クロックを送るクロック入力線５は制御回路３ａ〜３Ｃ
に接続される。
およびアドレスデータを送る共有スキャン入力線４は各
機能モジュール１ａ〜１Ｃのスキャンバス２ａ〜２Ｃに
接続されると共に、制御回路３ａ〜３Ｃにも接続されて
いる。また、各回路を同期して駆動するためのスキャン
クロックを送るクロック入力線５は制御回路３ａ〜３Ｃ
に接続される。
共有スキャン入力線４でアドレスデータを送るかスキせ
ンデータを送るかを選択・指示するスキャンアドレス／
データ選択信号（以下「選択信号Ｊという）を送るため
のスキャンアドレス／データ選択線（以下「選択線」と
いう）６は、制御回路３ａ〜３Ｃに接続される。
ンデータを送るかを選択・指示するスキャンアドレス／
データ選択信号（以下「選択信号Ｊという）を送るため
のスキャンアドレス／データ選択線（以下「選択線」と
いう）６は、制御回路３ａ〜３Ｃに接続される。
制御回路３ａ〜３Ｃからのスキャンクロックを送るため
のスキャンクロック線７ａ、７ｂ、７ｃは、それぞれス
キャンバス２ａ〜２Ｃに接続されている。また、スキャ
ンバス２ａ〜２Ｃからのスキャン出力データは共有スキ
ャン出力１１１８を介して出力されるようになっており
、この出力動作はスキャン出力制御線９ａ、９ｂ、９ｃ
を介して出力される信号により制御される。
のスキャンクロック線７ａ、７ｂ、７ｃは、それぞれス
キャンバス２ａ〜２Ｃに接続されている。また、スキャ
ンバス２ａ〜２Ｃからのスキャン出力データは共有スキ
ャン出力１１１８を介して出力されるようになっており
、この出力動作はスキャン出力制御線９ａ、９ｂ、９ｃ
を介して出力される信号により制御される。
次に第２図の波形図を参照して第１図に示す実施例の動
作を説明する。
作を説明する。
各モジュール内の制御回路３ａ〜３Ｃは、スキャンアド
レス／データ選・択線６の状態（選択信号）がアドレス
を示す状態〈第２図では高電位）になると、共有スキャ
ン入力線４を伝送されるデータをアドレス情報としてス
キャンクロックに同期して取り込む。ここで、制御回路
３ａ、３ｂ、３ｃにはそれぞれ異なるアドレスがあらか
じめ割当てられており、入力されたアドレスと割当てら
れたアドレスが一致する制御回路（例えば３ａとする）
は下記の動作を行う。
レス／データ選・択線６の状態（選択信号）がアドレス
を示す状態〈第２図では高電位）になると、共有スキャ
ン入力線４を伝送されるデータをアドレス情報としてス
キャンクロックに同期して取り込む。ここで、制御回路
３ａ、３ｂ、３ｃにはそれぞれ異なるアドレスがあらか
じめ割当てられており、入力されたアドレスと割当てら
れたアドレスが一致する制御回路（例えば３ａとする）
は下記の動作を行う。
すなわら制御回路３ａは、スキャンアドレス／データ選
択線６の状態がデータを示す状態（第２図では低電位）
である間、クロック入力線５からのスキャンクロックに
同期してスキャンクロック線７ａからクロックパルス（
スキャンクロック）を出力すると共に、スキャン出力制
１１１１ｉ１９ａを出力可能状態にする。これによって
、スキセンバス２ａを構成するシフトレジスタはスキシ
ンクロツクに同期して共有スキャン入力線４からスキャ
ン入力データを取り込み、共有スキャン出力線８からス
キャン出力データを送り出す。このスキャン出力データ
は集積回路の外部に接続されたチェック装置（図示しな
い）に取り込まれ、データ処理と故障検出がなされる。
択線６の状態がデータを示す状態（第２図では低電位）
である間、クロック入力線５からのスキャンクロックに
同期してスキャンクロック線７ａからクロックパルス（
スキャンクロック）を出力すると共に、スキャン出力制
１１１１ｉ１９ａを出力可能状態にする。これによって
、スキセンバス２ａを構成するシフトレジスタはスキシ
ンクロツクに同期して共有スキャン入力線４からスキャ
ン入力データを取り込み、共有スキャン出力線８からス
キャン出力データを送り出す。このスキャン出力データ
は集積回路の外部に接続されたチェック装置（図示しな
い）に取り込まれ、データ処理と故障検出がなされる。
これに対して、共有スキャン入力線４から与えられたア
ドレスとあらかじめ割当てられたアドレスが一致しない
制御回路（この例では３ｂ、３Ｃ）では、スキ１！ンア
ドレス／データ選択線６の状態が再びアドレスを示す状
態になるまで動作が停止される。
ドレスとあらかじめ割当てられたアドレスが一致しない
制御回路（この例では３ｂ、３Ｃ）では、スキ１！ンア
ドレス／データ選択線６の状態が再びアドレスを示す状
態になるまで動作が停止される。
上記のようにして機能モジュール１ａの故障検出が行な
われ、その後再びスキャンアドレス／データ選択線６の
状ｆ獣がアドレスを示す状態（高電位）になったときに
、制御回路３ｂに割当てられたアドレスと入力アドレス
が一致すれば、機能モジュール１ｂの故障検出のみが行
なわれ他のモジュールの副１１１回路３ａ、３ｂが動作
しない。このようにして、共有スキャン入力線４にアド
レス情報を付加したデータを送ることで、複数の機能モ
ジュールの中から１つのモジュールを選択し、スキャン
入出力を行うことができる。上記実施例ではスキャンア
ドレス／データ選択線を１本追加するだけでよいので、
非常に効率的である。
われ、その後再びスキャンアドレス／データ選択線６の
状ｆ獣がアドレスを示す状態（高電位）になったときに
、制御回路３ｂに割当てられたアドレスと入力アドレス
が一致すれば、機能モジュール１ｂの故障検出のみが行
なわれ他のモジュールの副１１１回路３ａ、３ｂが動作
しない。このようにして、共有スキャン入力線４にアド
レス情報を付加したデータを送ることで、複数の機能モ
ジュールの中から１つのモジュールを選択し、スキャン
入出力を行うことができる。上記実施例ではスキャンア
ドレス／データ選択線を１本追加するだけでよいので、
非常に効率的である。
本発明は上記の実施例に限定されるものではなく、第２
図の共有スキャン入力線４では試験用のデータのみを送
るようにし、スキャンアドレス／データ選択線ではアド
レスデータをシリアルに送るようにしてもよい。但しこ
のようにすると、アドレスデータの始まりと終りを各機
能モジュール内（特に制御回路内）で判断することが必
要になる。
図の共有スキャン入力線４では試験用のデータのみを送
るようにし、スキャンアドレス／データ選択線ではアド
レスデータをシリアルに送るようにしてもよい。但しこ
のようにすると、アドレスデータの始まりと終りを各機
能モジュール内（特に制御回路内）で判断することが必
要になる。
また、試験のためのデータを入力するクロック（データ
クロック）とアドレスデータを入力するクロック（アド
レスクロック）をスキャンクロックとして共有にせずに
、別の信号線から入力するようにしてもよい。さらに、
０本（ｎは自然数）のアドレスラインで２°本のスキャ
ンバスを選択するようにしてもよいが、このようにする
と信号線の本数が多くなってしまう。
クロック）とアドレスデータを入力するクロック（アド
レスクロック）をスキャンクロックとして共有にせずに
、別の信号線から入力するようにしてもよい。さらに、
０本（ｎは自然数）のアドレスラインで２°本のスキャ
ンバスを選択するようにしてもよいが、このようにする
と信号線の本数が多くなってしまう。
（発明の効果）
上記の如く本発明では、大規模集積回路を構成する複数
の機能モジュールごとにスキャンバスを形成するシフト
レジスタを分割し、これらシフトレジスタを共有線に接
続すると共に、機能モジュールを選択するためのアドレ
ス情報を入力する手段を付加し、これによって各機能モ
ジュールに対する情報の入出力を制御するようにしたの
で、機能モジ：Ｊ−ル甲位に故障検出を行ない、試験（
評価）の効率を向上させることのできる大規模集積回路
の故障検出方法および装置を得ることができる。また本
発明は、最小限の信号線を付加することによって実現で
きるので、チップの有効面積を狭めることなく、外部入
出力ピンをいたずらに増加させることもない。
の機能モジュールごとにスキャンバスを形成するシフト
レジスタを分割し、これらシフトレジスタを共有線に接
続すると共に、機能モジュールを選択するためのアドレ
ス情報を入力する手段を付加し、これによって各機能モ
ジュールに対する情報の入出力を制御するようにしたの
で、機能モジ：Ｊ−ル甲位に故障検出を行ない、試験（
評価）の効率を向上させることのできる大規模集積回路
の故障検出方法および装置を得ることができる。また本
発明は、最小限の信号線を付加することによって実現で
きるので、チップの有効面積を狭めることなく、外部入
出力ピンをいたずらに増加させることもない。
第１図は本発明の一実施例の構成図、第２図は同実施例
の動作を説明する波形図である。 １ ａ、 １ ｂ、 １ ｃ・・・機能モジュール、２
ａ。 ２ｂ、２ｃ・・・スキシンパス、４・・・共有スキ１ｒ
ン入力線、５・・・クロック入力線、６・・・スキャン
アドレス／データ選択線、７ａ、７ｂ、７ｃ・・・スキ
シンクロツク線、８・・・共有スキャン出力線、９ａ。 ９ｂ、９ｃ・・・スキャン出力制御線。
の動作を説明する波形図である。 １ ａ、 １ ｂ、 １ ｃ・・・機能モジュール、２
ａ。 ２ｂ、２ｃ・・・スキシンパス、４・・・共有スキ１ｒ
ン入力線、５・・・クロック入力線、６・・・スキャン
アドレス／データ選択線、７ａ、７ｂ、７ｃ・・・スキ
シンクロツク線、８・・・共有スキャン出力線、９ａ。 ９ｂ、９ｃ・・・スキャン出力制御線。
Claims (1)
- 【特許請求の範囲】 １、大規模集積回路を構成する複数の機能モジュールご
とにスキャンパスを設定し、アドレスデータにもとづい
て前記複数の機能モジュールのいずれかを選択し、この
選択された機能モジュールのスキャンパスにスキャンデ
ータを入力し、前記選択された機能モジュールのスキャ
ンパスの出力にもとづいて当該機能モジュールの故障を
検出する大規模集積回路の故障検出方法。 ２、大規模集積回路を構成する複数の機能モジュールご
とに設定されたスキャンパスと、前記複数の機能モジュ
ールにスキャン入力データおよびアドレスデータを入力
する共有スキャン入力線と、この共有スキャン入力線を
介して前記スキャン入力データが送られるか前記アドレ
スデータが送られるかを選択する選択信号を送るための
スキャンアドレス／データ選択線と、前記アドレスデー
タで選択された機能モジュールの前記スキャンパスから
出力されたスキャン出力データを送るための共有スキャ
ン出力線とを備える大規模集積回路の故障検出装置。 ３、前記機能モジュールは、前記アドレスデータにもと
づいて自モジュールが選択されたか否かを判別し、選択
されたときは前記共有スキャン入力線から前記スキャン
パスに前記スキャン入力データを入力する制御手段を有
する特許請求の範囲第２項記載の大規模集積回路の故障
検出装置。 ４、前記アドレスデータの入力、前記スキャン入力デー
タの入力および前記スキャン出力データの出力は共通の
スキャンクロックに従ってなされる特許請求の範囲第２
項もしくは第３項記載の大規模集積回路の故障検出装置
。 ５、前記アドレスデータの入力はアドレスクロックに従
ってなされ、前記スキャン入力データの入力および前記
スキャン出力データの出力はデータクロックに従ってな
される特許請求の範囲第２項もしくは第３項記載の大規
模集積回路の故障検出装置。 ６、大規模集積回路を構成する複数の機能モジュールご
とに設定されたスキャンパスと、前記複数の機能モジュ
ールにスキャン入力データを入力する共有スキャンデー
タ入力線と、前記複数の機能モジュールにアドレスデー
タを入力する共有アドレスデータ入力線と、前記複数の
機能モジュールごとに設けられ、前記アドレスデータに
もとづいて自モジュールが選択されたか否かを判別し、
選択されたときは前記共有スキャンデータ入力線から自
モジュールの前記スキャンパスにスキャン入力データを
入力する制御手段と、前記アドレスデータで選択された
機能モジュールの前記スキャンパスから出力されたスキ
ャン出力データを送出するための共有スキャンデータ出
力線とを備える大規模集積回路の故障検出装置。 ７、前記アドレスデータの入力、前記スキャン入力デー
タの入力および前記スキャン出力データの出力は共通の
スキャンクロックに従ってなされる特許請求の範囲第６
項記載の大規模集積回路の故障検出装置。 ８、前記アドレスデータの入力はアドレスクロックに従
つてなされ、前記スキャン入力データの入力および前記
スキャン出力データの出力はデータクロックに従ってな
される特許請求の範囲第６項記載の大規模集積回路の故
障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275977A JPS61155874A (ja) | 1984-12-28 | 1984-12-28 | 大規模集積回路の故障検出方法およびそのための装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59275977A JPS61155874A (ja) | 1984-12-28 | 1984-12-28 | 大規模集積回路の故障検出方法およびそのための装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61155874A true JPS61155874A (ja) | 1986-07-15 |
Family
ID=17563056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59275977A Pending JPS61155874A (ja) | 1984-12-28 | 1984-12-28 | 大規模集積回路の故障検出方法およびそのための装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61155874A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233780A (ja) * | 1986-04-03 | 1987-10-14 | Hitachi Ltd | 大規模論理回路およびそのテスト方法 |
| JPS6480884A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Scan path constituting method |
| JPH04211842A (ja) * | 1990-03-29 | 1992-08-03 | Mitsubishi Electric Corp | 集積回路装置 |
| JP2001042010A (ja) * | 1999-08-03 | 2001-02-16 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JP2001289908A (ja) * | 2000-03-09 | 2001-10-19 | Texas Instr Inc <Ti> | 低電力動作への走査ｂｉｓｔアーキテクチャの適合方法および走査ｂｉｓｔ試験構成 |
| WO2004072667A1 (ja) * | 2003-02-12 | 2004-08-26 | Sharp Kabushiki Kaisha | バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法 |
| US6883115B2 (en) | 2001-09-10 | 2005-04-19 | Nec Electronics Corporation | LSI diagnostic system and method of diagnosing LSI |
| JP2005249781A (ja) * | 2004-03-01 | 2005-09-15 | Agilent Technol Inc | 集積回路の無線非接触試験 |
| JP2008084472A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1984
- 1984-12-28 JP JP59275977A patent/JPS61155874A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62233780A (ja) * | 1986-04-03 | 1987-10-14 | Hitachi Ltd | 大規模論理回路およびそのテスト方法 |
| JPS6480884A (en) * | 1987-09-24 | 1989-03-27 | Toshiba Corp | Scan path constituting method |
| JPH04211842A (ja) * | 1990-03-29 | 1992-08-03 | Mitsubishi Electric Corp | 集積回路装置 |
| JP2001042010A (ja) * | 1999-08-03 | 2001-02-16 | Sanyo Electric Co Ltd | 半導体集積回路 |
| JP2001289908A (ja) * | 2000-03-09 | 2001-10-19 | Texas Instr Inc <Ti> | 低電力動作への走査ｂｉｓｔアーキテクチャの適合方法および走査ｂｉｓｔ試験構成 |
| US6883115B2 (en) | 2001-09-10 | 2005-04-19 | Nec Electronics Corporation | LSI diagnostic system and method of diagnosing LSI |
| WO2004072667A1 (ja) * | 2003-02-12 | 2004-08-26 | Sharp Kabushiki Kaisha | バウンダリスキャンコントローラ、半導体装置、半導体装置の半導体回路チップ識別方法、半導体装置の半導体回路チップ制御方法 |
| CN100419447C (zh) * | 2003-02-12 | 2008-09-17 | 夏普株式会社 | 边界扫描控制器、半导体装置、半导体装置的半导体电路芯片识别方法及其控制方法 |
| US7467341B2 (en) | 2003-02-12 | 2008-12-16 | Sharp Kabushiki Kaisha | Boundary scan controller, semiconductor apparatus, semiconductor-circuit-chip identification method for semiconductor apparatus, and semiconductor-circuit-chip control method for semiconductor apparatus |
| JP2005249781A (ja) * | 2004-03-01 | 2005-09-15 | Agilent Technol Inc | 集積回路の無線非接触試験 |
| JP2008084472A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4621363A (en) | Testing and diagnostic device for digital computers | |
| US4860290A (en) | Logic circuit having individually testable logic modules | |
| US4688222A (en) | Built-in parallel testing circuit for use in a processor | |
| US4335425A (en) | Data processing apparatus having diagnosis function | |
| JPS61155874A (ja) | 大規模集積回路の故障検出方法およびそのための装置 | |
| JPH07152451A (ja) | クロック選択回路および集積回路 | |
| JP3094983B2 (ja) | システムロジックのテスト回路およびテスト方法 | |
| JPH1164450A (ja) | 半導体試験装置 | |
| JP2648001B2 (ja) | 半導体集積回路 | |
| JPH0843494A (ja) | 電子回路 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPH0766030B2 (ja) | 論理パッケージの診断方法 | |
| JP3107061B2 (ja) | テスト回路 | |
| US5452309A (en) | Apparatus and method for forcing hardware errors via scan | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| JPH02251777A (ja) | バーンインテスト装置 | |
| JPH02140678A (ja) | 集積回路のテスト方法 | |
| JPH10111339A (ja) | Ｌｓｉ検査装置 | |
| JPH04259866A (ja) | 診断装置 | |
| JPH10104313A (ja) | 半導体集積回路 | |
| JPS6266175A (ja) | 集積回路単体試験用回路 | |
| JPH04229339A (ja) | 情報処理装置及びその診断方法 | |
| JPH04105077A (ja) | Ｌｓｉ回路方式 |