JPH0766036B2 - 集積回路の試験方法および試験装置 - Google Patents
集積回路の試験方法および試験装置Info
- Publication number
- JPH0766036B2 JPH0766036B2 JP60039897A JP3989785A JPH0766036B2 JP H0766036 B2 JPH0766036 B2 JP H0766036B2 JP 60039897 A JP60039897 A JP 60039897A JP 3989785 A JP3989785 A JP 3989785A JP H0766036 B2 JPH0766036 B2 JP H0766036B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- measurement
- wiring
- design
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〔発明の属する分野〕 本発明は、電子ビーム試験装置を用いる集積回路（IC）
の試験において、試験対象集積回路の故障の有無及びそ
の存在箇所を容易に、かつ高精度に検出するための集積
回路の試験方法およびその試験方法の実施に直接使用す
る試験装置に関するものである。
の試験において、試験対象集積回路の故障の有無及びそ
の存在箇所を容易に、かつ高精度に検出するための集積
回路の試験方法およびその試験方法の実施に直接使用す
る試験装置に関するものである。
集積回路の大規模・複雑化に伴い、ゲート／ピン比が数
千にも達する状況となつた今日、外部ピンのみから信号
の授受を行なうことにより試験を実行する従来型の大規
模集積回路（LSI）試験装置と、これを前提にした故障
シミユレーシヨン法とでは、LSI内部の故障箇所を発見
する故障診断は不可能になつてきた。故障シミユレーシ
ヨン法は、単一縮退故障という極めて単純な過程をおい
た診断法であるにもかかわらず、計算時間がゲート数の
３乗に比例するため、数Ｋゲート以上のLSIになると、
実質的に実行不可能になるのである。
千にも達する状況となつた今日、外部ピンのみから信号
の授受を行なうことにより試験を実行する従来型の大規
模集積回路（LSI）試験装置と、これを前提にした故障
シミユレーシヨン法とでは、LSI内部の故障箇所を発見
する故障診断は不可能になつてきた。故障シミユレーシ
ヨン法は、単一縮退故障という極めて単純な過程をおい
た診断法であるにもかかわらず、計算時間がゲート数の
３乗に比例するため、数Ｋゲート以上のLSIになると、
実質的に実行不可能になるのである。
これに応えるものとして登場した電子ビーム試験装置
（EBT）は、LSIの内部動作を観測しうるため有力なツー
ルであるが、実用するためには観測される数千〜数万の
配線の認識方法−各配線図形と回路図上のノードとの対
応付け−が確立されていなくてはならない。そのために
は、LSIの設計資源を活用することが不可欠で、従来のE
BTのようなスタンドアロン型の装置では手に負えない。
（EBT）は、LSIの内部動作を観測しうるため有力なツー
ルであるが、実用するためには観測される数千〜数万の
配線の認識方法−各配線図形と回路図上のノードとの対
応付け−が確立されていなくてはならない。そのために
は、LSIの設計資源を活用することが不可欠で、従来のE
BTのようなスタンドアロン型の装置では手に負えない。
ところで、BETにはつの使用法がある。１つは故障した
集積回路（IC）の故障箇所・故障原因を追及する「故障
診断」用の使い方であり、もう１つはICの内部動作状態
を評価する「動作解析」のための使い方である。ICの開
発初期において試作されてくるのは、ほとんどの場合故
障を多く含んだ動かないICばかりである。従つて、EBT
の用途はまず故障診断用であるべきであるが、従来のEB
Tはほとんどが「動作解析」の目的で使われるいわゆる
ストロボSEMであつた。ストロボSEMは、サンプリング・
オツシロスコープと同様に、高速で変化する繰返し波形
の観測を目的とするツールであるため、精密な測定がで
きる反面、測定に時間を要する。従つて、不特定多数の
配線電位を測定して、その中から故障箇所を検出する故
障診断には本来不向な装置である。また、IC表面に保護
膜がかかつた状態では正確な測定ができないため、良品
選別試験などの製造ラインでの試験には適用できなかつ
た。このため、主にICの研究開発の補助手段としてのみ
使われているのが実状であつた。
集積回路（IC）の故障箇所・故障原因を追及する「故障
診断」用の使い方であり、もう１つはICの内部動作状態
を評価する「動作解析」のための使い方である。ICの開
発初期において試作されてくるのは、ほとんどの場合故
障を多く含んだ動かないICばかりである。従つて、EBT
の用途はまず故障診断用であるべきであるが、従来のEB
Tはほとんどが「動作解析」の目的で使われるいわゆる
ストロボSEMであつた。ストロボSEMは、サンプリング・
オツシロスコープと同様に、高速で変化する繰返し波形
の観測を目的とするツールであるため、精密な測定がで
きる反面、測定に時間を要する。従つて、不特定多数の
配線電位を測定して、その中から故障箇所を検出する故
障診断には本来不向な装置である。また、IC表面に保護
膜がかかつた状態では正確な測定ができないため、良品
選別試験などの製造ラインでの試験には適用できなかつ
た。このため、主にICの研究開発の補助手段としてのみ
使われているのが実状であつた。
以上述べたように、故障シミユレーシヨン法はもはや使
用できず、又それに代わるものとして期待されるEBTも
ほとんどスタンドアロン型ストロボSEMであつたため、
大規模・複雑化したLSI、特に繰返しが少なく配線の複
雑な論理LSIの故障診断に使用できる技術は従来はかつ
と言つてよい。
用できず、又それに代わるものとして期待されるEBTも
ほとんどスタンドアロン型ストロボSEMであつたため、
大規模・複雑化したLSI、特に繰返しが少なく配線の複
雑な論理LSIの故障診断に使用できる技術は従来はかつ
と言つてよい。
本発明はこれらの問題点を解決するため、少ない試験回
数で故障の診断・検出能力を向上させる電子ビームを用
いた集積回路の試験方法と、その試験方法の実施に直接
使用する集積回路の試験装置を提供するものである。
数で故障の診断・検出能力を向上させる電子ビームを用
いた集積回路の試験方法と、その試験方法の実施に直接
使用する集積回路の試験装置を提供するものである。
第一の目的は、走査型電子顕微鏡を用いて集積回路の表
面配線電位を測定するいわゆる電子ビーム試験装置を、
電子計算機上のCAD（Computer Aided Design）システム
と結合することにより、測定結果の比較判定用に該集積
回路（DUT:Device Under Test）の設計データを活用
し、故障箇所の存在を配線単位で発見しうるようにする
ことである。
面配線電位を測定するいわゆる電子ビーム試験装置を、
電子計算機上のCAD（Computer Aided Design）システム
と結合することにより、測定結果の比較判定用に該集積
回路（DUT:Device Under Test）の設計データを活用
し、故障箇所の存在を配線単位で発見しうるようにする
ことである。
第二の目的は、開発の初期段階に多く見られる縮退故障
（配線のシヨートやオープンのとき特徴的に現れるよう
な“0"又は“1"に論理値が固定して変化しない故障）の
発見を容易にするため、診断結果を論理タイムチヤート
の形で出力することである。
（配線のシヨートやオープンのとき特徴的に現れるよう
な“0"又は“1"に論理値が固定して変化しない故障）の
発見を容易にするため、診断結果を論理タイムチヤート
の形で出力することである。
第三の目的は、表面に絶縁保護膜（パツシベーシヨン
膜）のついた集積回路の試験を可能にすることである。
膜）のついた集積回路の試験を可能にすることである。
第四の目的は、順次回路を含む集積回路を測定対象と
し、多数のテスト信号を印加した後に一度だけ測定・照
合を行なつて、故障の波及・残存効果があるかどうかを
調べることにより故障の有無を検出する、検出率の高い
良品選別試験法を提供することである。
し、多数のテスト信号を印加した後に一度だけ測定・照
合を行なつて、故障の波及・残存効果があるかどうかを
調べることにより故障の有無を検出する、検出率の高い
良品選別試験法を提供することである。
第１図は、本発明による集積回路の試験法を実行するた
めの、電子ビーム試験装置の１例を示す構成図である。
ホストコンピユータ10上のテスト信号（TP:Test Patter
n）作成プログラム13で作成したTP系列を制御コンピユ
ータ３を介してテスト信号供給装置６に転送する。この
TP系列は試験対象IC1の機能チエツクを行なうための論
理シミユレーシヨン用TPでも良いし、ICの機能にかかわ
らず大量に発生したランダムTP系列であつても良い。ま
た、作成箇所はホストコンピユータ10上でなく、制御コ
ンピユータ３上であつても良いし、他の発生装置、すな
わち他の試験装置内のテスト信号発生器から供給された
ものであつても良い。テスト信号供給装置６は、入力さ
れたTP系列を定められたタイミングで連続的にICソケツ
ト23を介して試験対象IC1に供給する機能と、設定され
た任意の時刻に、そのときの各信号値を保持したまま停
止しうる機能とを備えたものでなくてはならない。
めの、電子ビーム試験装置の１例を示す構成図である。
ホストコンピユータ10上のテスト信号（TP:Test Patter
n）作成プログラム13で作成したTP系列を制御コンピユ
ータ３を介してテスト信号供給装置６に転送する。この
TP系列は試験対象IC1の機能チエツクを行なうための論
理シミユレーシヨン用TPでも良いし、ICの機能にかかわ
らず大量に発生したランダムTP系列であつても良い。ま
た、作成箇所はホストコンピユータ10上でなく、制御コ
ンピユータ３上であつても良いし、他の発生装置、すな
わち他の試験装置内のテスト信号発生器から供給された
ものであつても良い。テスト信号供給装置６は、入力さ
れたTP系列を定められたタイミングで連続的にICソケツ
ト23を介して試験対象IC1に供給する機能と、設定され
た任意の時刻に、そのときの各信号値を保持したまま停
止しうる機能とを備えたものでなくてはならない。
試験対象IC1は表面に保護膜をかぶつたものであつても
良いが、まず保護膜のない場合を考える。本発明による
第１の試験法においては、試験対象IC1表面の観測エリ
アの数を少数に限定する。観測エリアの設定は以下の方
法で行なう。
良いが、まず保護膜のない場合を考える。本発明による
第１の試験法においては、試験対象IC1表面の観測エリ
アの数を少数に限定する。観測エリアの設定は以下の方
法で行なう。
LSI試験装置を用いた試験の結果に基づき、設計上・プ
ロセス上予測される問題の箇所を中心に回路図上で測定
箇所を選定する。次に、観測エリア決定プログラム12を
起動し、回路図上の測定したいゲートの端子名や配線ネ
ツト番号36（第４図参照）を入力すると、端末デイスプ
レイ２上に対応するネツト番号を有する配線位置が表示
されるので、これらを効率よく含むように観測エリアを
決定する。観測エリアが定まると、本プログラムはその
エリアの中心座標を制御コンピユータ３に知らせ、モー
タ25を駆動してXYステージ22をその位置に移動させる。
ロセス上予測される問題の箇所を中心に回路図上で測定
箇所を選定する。次に、観測エリア決定プログラム12を
起動し、回路図上の測定したいゲートの端子名や配線ネ
ツト番号36（第４図参照）を入力すると、端末デイスプ
レイ２上に対応するネツト番号を有する配線位置が表示
されるので、これらを効率よく含むように観測エリアを
決定する。観測エリアが定まると、本プログラムはその
エリアの中心座標を制御コンピユータ３に知らせ、モー
タ25を駆動してXYステージ22をその位置に移動させる。
試験対象IC1にTP系列を順次印加し、各状態で一定時間
保持する。各TPごとに、走査回路４が動作して電子ビー
ム21をその観測エリア全体にわたつてラスタ・スキヤン
すると、それに同期した画像二値化回路５が働いて二次
電子検出器24により検出される電位コントラスト信号を
あるしきい値のもとで二値化し、各サンプル点の論理値
（０または１）を求める。配線論理値測定プログラム15
の働きにより、これらの測定論理値は制御コンピユータ
３を介してホストコンピユータ10に転送され、測定論理
値フアイル７内に格納される。サンプル点数にもよる
が、二値化回路の代わりにA/Dコンバータを置き、アナ
ログ信号である電位コントラスト信号をデジタル化する
だけで制御コンピユータを介してホストコンピユータに
転送し、ホストコンピユータ上で特別に用意した二値化
プログラムを用いて二値化しても良い。ただし、二値化
回路を用いる方が高速で効率が良い。
保持する。各TPごとに、走査回路４が動作して電子ビー
ム21をその観測エリア全体にわたつてラスタ・スキヤン
すると、それに同期した画像二値化回路５が働いて二次
電子検出器24により検出される電位コントラスト信号を
あるしきい値のもとで二値化し、各サンプル点の論理値
（０または１）を求める。配線論理値測定プログラム15
の働きにより、これらの測定論理値は制御コンピユータ
３を介してホストコンピユータ10に転送され、測定論理
値フアイル７内に格納される。サンプル点数にもよる
が、二値化回路の代わりにA/Dコンバータを置き、アナ
ログ信号である電位コントラスト信号をデジタル化する
だけで制御コンピユータを介してホストコンピユータに
転送し、ホストコンピユータ上で特別に用意した二値化
プログラムを用いて二値化しても良い。ただし、二値化
回路を用いる方が高速で効率が良い。
サンプル点数は観測エリアサイズと配線幅に応じて決め
られる。１配線幅内に２〜３のサンプル点がはいる数が
１つの目安である。例として配線幅３μｍのICを考える
と、エリアサイズ500μｍ角の場合には、512×512が適
当なサンプル点数である。
られる。１配線幅内に２〜３のサンプル点がはいる数が
１つの目安である。例として配線幅３μｍのICを考える
と、エリアサイズ500μｍ角の場合には、512×512が適
当なサンプル点数である。
第２図は、測定の結果得られた測定電位マツプ40であ
る。これは、走査型電子顕微鏡20により測定される二次
元電位コントラスト信号を画像二値化回路５を介して一
定のタイミングで取り込むことにより得られた、“0"又
は“1"からなる時系列信号を、そのタイミングに応じた
間隔で二次元的に並べ、“0"の点上に中塗りの微少な矩
形を置くことで映像化したものである。41はローレベル
の論理値をもつ配線図形である。測定電位マツプ40から
「測定論理マツプ」42（第３図）を作成するには、ホス
トコンピユータ10上で測定論理マツプ作成プログラム16
を起動し、回転や倍率の補正をした後、測定電位マツプ
にメデイアン・フイルタ等のフイルタ処理を施してノイ
ズを除去する。次に、配線の周辺を抽出して配線を矩形
に置き換える。その際、設計データベース30内のレイア
ウト情報33から得られる配線幅、配線ピツチ等の設計ル
ールが役に立つ。以上で第３図に示されるような、論理
値０の配線矩形43から成る「測定論理マツプ」42が作成
される。
る。これは、走査型電子顕微鏡20により測定される二次
元電位コントラスト信号を画像二値化回路５を介して一
定のタイミングで取り込むことにより得られた、“0"又
は“1"からなる時系列信号を、そのタイミングに応じた
間隔で二次元的に並べ、“0"の点上に中塗りの微少な矩
形を置くことで映像化したものである。41はローレベル
の論理値をもつ配線図形である。測定電位マツプ40から
「測定論理マツプ」42（第３図）を作成するには、ホス
トコンピユータ10上で測定論理マツプ作成プログラム16
を起動し、回転や倍率の補正をした後、測定電位マツプ
にメデイアン・フイルタ等のフイルタ処理を施してノイ
ズを除去する。次に、配線の周辺を抽出して配線を矩形
に置き換える。その際、設計データベース30内のレイア
ウト情報33から得られる配線幅、配線ピツチ等の設計ル
ールが役に立つ。以上で第３図に示されるような、論理
値０の配線矩形43から成る「測定論理マツプ」42が作成
される。
比較・照合の対象となる「設計論理マツプ」44は、CAD
システム11と接続された設計データベース30から得られ
る回路記述情報32・配線図形情報34・シミユレーシヨン
情報35とから作成される。これは、観測エリアに相当す
る枠内に最上層の配線図形を並べ、論理シミユレーシヨ
ンの結果得られる論理期待値に従つて、“色付け”した
ものである。例えば、期待値が“0"の配線図形と“1"の
配線図形の色を変えたり、描く線の種類を変えたりす
る。第４図に設計データベースの構造を示す。本設計デ
ータベースには、論理シミユレータ31、回路記述情報3
2、レイアウト情報33、配線図形情報34、シミユレーシ
ヨン情報35の５つが少なくとも必要である。さらに、3
2,33,34の間に相互リンクがとられていることが必要で
ある。ここでは、配線の共通の認識番号であるネツト番
号36を介して論理回路上のノードとマスクパタン上の配
線図形との対応がつけられている。設計論理マツプ44
は、対応する観測エリアを示す枠内に、シミユレーシヨ
ン結果の論理値を重畳した配線図形を描いたものであ
る。第５図に設計論理マツプ44の例を示す。論理値を容
易に判別しうるように、論理値１の図形は45で示すよう
に例えば点線で、論理値０の図形は46で示すように例え
ば実線で表示される。
システム11と接続された設計データベース30から得られ
る回路記述情報32・配線図形情報34・シミユレーシヨン
情報35とから作成される。これは、観測エリアに相当す
る枠内に最上層の配線図形を並べ、論理シミユレーシヨ
ンの結果得られる論理期待値に従つて、“色付け”した
ものである。例えば、期待値が“0"の配線図形と“1"の
配線図形の色を変えたり、描く線の種類を変えたりす
る。第４図に設計データベースの構造を示す。本設計デ
ータベースには、論理シミユレータ31、回路記述情報3
2、レイアウト情報33、配線図形情報34、シミユレーシ
ヨン情報35の５つが少なくとも必要である。さらに、3
2,33,34の間に相互リンクがとられていることが必要で
ある。ここでは、配線の共通の認識番号であるネツト番
号36を介して論理回路上のノードとマスクパタン上の配
線図形との対応がつけられている。設計論理マツプ44
は、対応する観測エリアを示す枠内に、シミユレーシヨ
ン結果の論理値を重畳した配線図形を描いたものであ
る。第５図に設計論理マツプ44の例を示す。論理値を容
易に判別しうるように、論理値１の図形は45で示すよう
に例えば点線で、論理値０の図形は46で示すように例え
ば実線で表示される。
次に「測定論理マツプ」42と「設計論理マツプ」44とを
重ね合わせる。XYステージ22には±20μｍ程度の位置決
め誤差があるので、後者を前者に比べて各辺とも50μｍ
程度大きめにとれば、前者は必ず後者の中に含まれる事
になる。EBTによる測定は必ずいくつかの定まつた倍率
で行なうことにし、各倍率に対する正しい補正量を求め
ておけば、あとはどの観測エリアからどの倍率で論理マ
ツプを得ても、測定論理マツプ42と設計論理マツプ44は
平行移動のみで重ね合わせが可能である。
重ね合わせる。XYステージ22には±20μｍ程度の位置決
め誤差があるので、後者を前者に比べて各辺とも50μｍ
程度大きめにとれば、前者は必ず後者の中に含まれる事
になる。EBTによる測定は必ずいくつかの定まつた倍率
で行なうことにし、各倍率に対する正しい補正量を求め
ておけば、あとはどの観測エリアからどの倍率で論理マ
ツプを得ても、測定論理マツプ42と設計論理マツプ44は
平行移動のみで重ね合わせが可能である。
重ね合わせの方法としては次の方法がある。測定論理マ
ツプ42と設計論理マツプ44の両方から適当な長さ（両端
ともエリアのへりにかからないもの）の配線を一本ずつ
選び、両者が重なると仮定して平行移動を行ない、測定
論理マツプに現れた他の配線につき、重なりの全長を求
める。重なり長が最大のとき、正しく重ね合わされたと
判定する。重ね合わせの結果47を第６図に示す。ただ
し、重なり長／全配線長で定義される重なり比率が例え
ば80％以下のときは、測定論理マツプ不良と判定して、
「測定エラー」を出力する。
ツプ42と設計論理マツプ44の両方から適当な長さ（両端
ともエリアのへりにかからないもの）の配線を一本ずつ
選び、両者が重なると仮定して平行移動を行ない、測定
論理マツプに現れた他の配線につき、重なりの全長を求
める。重なり長が最大のとき、正しく重ね合わされたと
判定する。重ね合わせの結果47を第６図に示す。ただ
し、重なり長／全配線長で定義される重なり比率が例え
ば80％以下のときは、測定論理マツプ不良と判定して、
「測定エラー」を出力する。
重ね合わせは１つのTP系列ごとに１回でよい。重ね合わ
せに成功したら、各配線ごとに各テスト信号に対する論
理値をチエツクし、期待値と測定値が不一致のものにつ
いては、その配線図形に斜線を施して判別し易くする。
48は期待値０に対して測定値が１であつた配線図形、49
は期待値１に対し、測定値が０であつた配線図形を示
す。印加TP系列に対し、一度でも論理不一致が発生した
配線については、そのネツト番号と両論理値を第７図に
示すようにタイムチヤート50の形で出力する。第７図に
おいて、51は測定値、52は期待値である。これによりEB
Tをロジツク・アナライザとして使用できる。タイムチ
ヤート形式の出力により縮退故障の確認は極めて容易に
行なえる。故障診断用EBTは主に縮退故障の検出を目的
としたものであるため、この出力方法を用いることによ
り、その機能を最大限に発揮できる。
せに成功したら、各配線ごとに各テスト信号に対する論
理値をチエツクし、期待値と測定値が不一致のものにつ
いては、その配線図形に斜線を施して判別し易くする。
48は期待値０に対して測定値が１であつた配線図形、49
は期待値１に対し、測定値が０であつた配線図形を示
す。印加TP系列に対し、一度でも論理不一致が発生した
配線については、そのネツト番号と両論理値を第７図に
示すようにタイムチヤート50の形で出力する。第７図に
おいて、51は測定値、52は期待値である。これによりEB
Tをロジツク・アナライザとして使用できる。タイムチ
ヤート形式の出力により縮退故障の確認は極めて容易に
行なえる。故障診断用EBTは主に縮退故障の検出を目的
としたものであるため、この出力方法を用いることによ
り、その機能を最大限に発揮できる。
本発明による第２の試験法においては、表面保護用の絶
縁膜がかぶつたICを試験対象とする。配線の上に絶縁膜
がかかつていると、DCモードでは、絶縁膜に電子が補足
されて帯電するチヤージ・アツプ効果のため、電位コン
トラストが１〜２秒の時定数で削滅するという現象が起
こる。従つて、定常的な観察はできないが、TPを変化さ
せるたびに上記時定数より短かい時間、例えば0.5秒以
内に画像データを採取すれば、電位変化した配線の論理
値を求めることが可能である。そこでまず、観測エリア
内に現れる全配線の初期論理値を求め、TPを変えるごと
に変化した分の論理値を書きかえるようにすれば、各TP
に対する全配線の論理値変化を求めることができる。初
期論理値は、電子ビームの走査を開始した１画面目に画
像データを取り込み、二値化すれば、求めることができ
る。従って、表面保護膜がある場合でも、第１の試験法
と同じく、シミユレーシヨン結果との比較や論理タイム
チヤート出力が可能である。勿論保護膜がない場合に比
べ、二値化誤差は増すが、実用上問題ない量である。発
明者らが行なつた実験によれば、この測定は絶縁膜１μ
ｍ程度についているときでも可能であるので、表面にSi
O2,PSG等の保護膜がついている状態でも、少なくとも上
部２層の配線論理値の測定は十分可能である。
縁膜がかぶつたICを試験対象とする。配線の上に絶縁膜
がかかつていると、DCモードでは、絶縁膜に電子が補足
されて帯電するチヤージ・アツプ効果のため、電位コン
トラストが１〜２秒の時定数で削滅するという現象が起
こる。従つて、定常的な観察はできないが、TPを変化さ
せるたびに上記時定数より短かい時間、例えば0.5秒以
内に画像データを採取すれば、電位変化した配線の論理
値を求めることが可能である。そこでまず、観測エリア
内に現れる全配線の初期論理値を求め、TPを変えるごと
に変化した分の論理値を書きかえるようにすれば、各TP
に対する全配線の論理値変化を求めることができる。初
期論理値は、電子ビームの走査を開始した１画面目に画
像データを取り込み、二値化すれば、求めることができ
る。従って、表面保護膜がある場合でも、第１の試験法
と同じく、シミユレーシヨン結果との比較や論理タイム
チヤート出力が可能である。勿論保護膜がない場合に比
べ、二値化誤差は増すが、実用上問題ない量である。発
明者らが行なつた実験によれば、この測定は絶縁膜１μ
ｍ程度についているときでも可能であるので、表面にSi
O2,PSG等の保護膜がついている状態でも、少なくとも上
部２層の配線論理値の測定は十分可能である。
EBTはLSI内部の観測ができる代わりに、テスト時間が長
いのが欠点である。観測エリアサイズを500μｍ角とし
た場合、10mm角のチツプに対してはエリア総数20×20＝
400となる。ホストコンピユータに大型機を用いたとし
ても１エリア当りの測定・照合時間は約30秒を要するた
め、テスト時間は1TP当り200分となる。従つて、画像デ
ータ収集の対象となるTPの数を出来るだけ少なくする必
要がある。ところで、設計・プロセス共に確立した技術
を使つて集積回路を大量に生産する製造ラインでの試験
では、故障の存在箇所が不特定で、しかも存在しても１
箇所程度と少ない故障を検出できなくてはならない。そ
のためには、ここで使われる試験装置は、大量のTPを高
速で印加する能力と、そのいずれのTPにおいて発生した
故障であつても検出しうる能力をもつたものでなくては
ならない。従つて、本発明による第３の試験法において
は、製造ラインでの良品選別用試験に適用するため、試
験対象ICに一定の長さのTP系列を印加した後、その最終
印加状態でTPを固定し、そのICの全表面を測定・照合す
ることを基本とする。ここでは、試験対象ICが順序回路
であることを仮定している。順序回路であれば、一連の
TP系列印加時に途中のTPに対して論理不一致箇所が発生
すれば、その影響は最後まで回路内のどこかに残るはず
である。従つて、順序回路の故障検出の目的には、EBT
による画像データの収集は、全TP系列を印加した後に１
回だけ行なえば良い。従来のLSI試験装置と違つて、そ
の影響が外部出力端子に現れなくとも検出できるので、
検出率は格段に向上する。組み合わせ回路の場合には、
途中のTPに対して発生した故障の影響はTPを変えると残
らないが、今日故障診断が問題となつている数Ｋ〜数＋
ＫゲートのLSIが組み合わせ回路のみということはあり
えないため、考慮しなくてよい。
いのが欠点である。観測エリアサイズを500μｍ角とし
た場合、10mm角のチツプに対してはエリア総数20×20＝
400となる。ホストコンピユータに大型機を用いたとし
ても１エリア当りの測定・照合時間は約30秒を要するた
め、テスト時間は1TP当り200分となる。従つて、画像デ
ータ収集の対象となるTPの数を出来るだけ少なくする必
要がある。ところで、設計・プロセス共に確立した技術
を使つて集積回路を大量に生産する製造ラインでの試験
では、故障の存在箇所が不特定で、しかも存在しても１
箇所程度と少ない故障を検出できなくてはならない。そ
のためには、ここで使われる試験装置は、大量のTPを高
速で印加する能力と、そのいずれのTPにおいて発生した
故障であつても検出しうる能力をもつたものでなくては
ならない。従つて、本発明による第３の試験法において
は、製造ラインでの良品選別用試験に適用するため、試
験対象ICに一定の長さのTP系列を印加した後、その最終
印加状態でTPを固定し、そのICの全表面を測定・照合す
ることを基本とする。ここでは、試験対象ICが順序回路
であることを仮定している。順序回路であれば、一連の
TP系列印加時に途中のTPに対して論理不一致箇所が発生
すれば、その影響は最後まで回路内のどこかに残るはず
である。従つて、順序回路の故障検出の目的には、EBT
による画像データの収集は、全TP系列を印加した後に１
回だけ行なえば良い。従来のLSI試験装置と違つて、そ
の影響が外部出力端子に現れなくとも検出できるので、
検出率は格段に向上する。組み合わせ回路の場合には、
途中のTPに対して発生した故障の影響はTPを変えると残
らないが、今日故障診断が問題となつている数Ｋ〜数＋
ＫゲートのLSIが組み合わせ回路のみということはあり
えないため、考慮しなくてよい。
故障診断を行ないたい場合には、故障の発見されたICに
つき、全TP数Ｎの半分N/2の所でTPを止め、同様の測定
を行なう。そこですでに故障が発見された場合には、さ
らにその半分（N/4）の所で同様の測定を行なう。N/2パ
タン目で故障が発見されなかつたときには、3N/4の所で
測定を行なう。このようにして二分法で試験を繰返して
いけば、log2Nの回数で故障箇所を突き止めることがで
きる。
つき、全TP数Ｎの半分N/2の所でTPを止め、同様の測定
を行なう。そこですでに故障が発見された場合には、さ
らにその半分（N/4）の所で同様の測定を行なう。N/2パ
タン目で故障が発見されなかつたときには、3N/4の所で
測定を行なう。このようにして二分法で試験を繰返して
いけば、log2Nの回数で故障箇所を突き止めることがで
きる。
本発明による集積回路の試験法は、EBTによるDCモード
での故障診断を狙いとしたものである。その全体を貫く
特長は、 １） LSIの故障診断を行なうのに、膨大な計算時間を
要するため実行不可能になりつつある故障シミユレーシ
ヨンを行なう必要がなく、論理シミユレーシヨンのみで
足りること ２） 従来の故障診断法では全く扱えなかつた多重故障
の解析が可能であること であつて、これ自体集積回路の故障診断の分野に大革新
をもたらすものである。
での故障診断を狙いとしたものである。その全体を貫く
特長は、 １） LSIの故障診断を行なうのに、膨大な計算時間を
要するため実行不可能になりつつある故障シミユレーシ
ヨンを行なう必要がなく、論理シミユレーシヨンのみで
足りること ２） 従来の故障診断法では全く扱えなかつた多重故障
の解析が可能であること であつて、これ自体集積回路の故障診断の分野に大革新
をもたらすものである。
DCモードで試験を行なう理由は、開発の初期段階で発生
する０固定・１固定といつた縮退故障（主に設計ミス、
マスク不良、配線のシヨート、段差切れなどに起因す
る）は、ほとんどDCモードでも検出できるからである。
ACモードの代わりにDCモードで試験することにより、装
置が簡単になるばかりでなく、さらに次のような利点が
得られる。
する０固定・１固定といつた縮退故障（主に設計ミス、
マスク不良、配線のシヨート、段差切れなどに起因す
る）は、ほとんどDCモードでも検出できるからである。
ACモードの代わりにDCモードで試験することにより、装
置が簡単になるばかりでなく、さらに次のような利点が
得られる。
ｉ） 画質が良い（S/Nが高い） ii） 低い電圧測定精度が問題にならない iii） 表面に保護膜がかかつていても測定できる iv） 下層配線電位の測定が出来る 以下順に説明する。ｉ）は、DCモードでは電子ビームを
連続的に照射できるので、当然である。照射によるダメ
ージは、電子ビームの加圧電圧を低く、例えば1KV以下
にすれば問題にならない。ii）はEBTに本質的な問題で
ある。EBTの最大の問題は電圧測定精度が低いことで、
測定点から飛び出した二次電子の軌跡が測定点周辺の電
位変動により影響を受ける「局所電界効果」のため、絶
対電圧誤差は0.5Vにも達する。従つて、ストロボSEMの
ようにAC（ストロボ）モードで電圧の波形測定を行なう
場合には大問題となる。しかし、DCモードでの論理値測
定では、あるしきい値に対して０か１かの二値判定さえ
できれば良いので、TTLやMOSなど論理振幅が1V以上ある
デバイスを扱う限り問題にならない。
連続的に照射できるので、当然である。照射によるダメ
ージは、電子ビームの加圧電圧を低く、例えば1KV以下
にすれば問題にならない。ii）はEBTに本質的な問題で
ある。EBTの最大の問題は電圧測定精度が低いことで、
測定点から飛び出した二次電子の軌跡が測定点周辺の電
位変動により影響を受ける「局所電界効果」のため、絶
対電圧誤差は0.5Vにも達する。従つて、ストロボSEMの
ようにAC（ストロボ）モードで電圧の波形測定を行なう
場合には大問題となる。しかし、DCモードでの論理値測
定では、あるしきい値に対して０か１かの二値判定さえ
できれば良いので、TTLやMOSなど論理振幅が1V以上ある
デバイスを扱う限り問題にならない。
iii）とiv）は絶縁膜を介しての電圧測定に関する問題
である。AC（ストロボ）モードでは、配線の上に絶縁膜
がかかつていると、キヤパシタンスを介して電圧を測定
するのと等価になり、微分波形をみることになる。そし
てその容量分が場所により、また素子ごとに異なる状況
では、正確な波形測定は困難である。容量の効果を減ら
すには、波形変化の時定数より短かい時間内にデータを
サンプリングすれば良い。そのため、高速でパルスビー
ムの位相を変化させる高速位相走査法も提案されている
が、エネルギー分析器が追従できないという問題があ
る。従つて、ストロボSEMでは表面に保護膜のついたIC
の測定は実用になつていない。しかし、すでに述べたよ
うに、DCモードでの論理値測定ならこの点も問題になら
ない。保護膜がついたICの試験ができることは、製造ラ
インでの良品選別試験に適用するための不可欠の条件で
ある。
である。AC（ストロボ）モードでは、配線の上に絶縁膜
がかかつていると、キヤパシタンスを介して電圧を測定
するのと等価になり、微分波形をみることになる。そし
てその容量分が場所により、また素子ごとに異なる状況
では、正確な波形測定は困難である。容量の効果を減ら
すには、波形変化の時定数より短かい時間内にデータを
サンプリングすれば良い。そのため、高速でパルスビー
ムの位相を変化させる高速位相走査法も提案されている
が、エネルギー分析器が追従できないという問題があ
る。従つて、ストロボSEMでは表面に保護膜のついたIC
の測定は実用になつていない。しかし、すでに述べたよ
うに、DCモードでの論理値測定ならこの点も問題になら
ない。保護膜がついたICの試験ができることは、製造ラ
インでの良品選別試験に適用するための不可欠の条件で
ある。
以上述べたように、本発明は、集積回路の規模の増大に
伴い、ほとんど不可能となつていた集積回路の故障診断
の分野に、規模によらない画期的な故障診断技術を提供
するとともに、製造ラインでの試験にも高精度な故障検
出技術を提供するもので、半導体産業界に与える影響は
極めて大である。
伴い、ほとんど不可能となつていた集積回路の故障診断
の分野に、規模によらない画期的な故障診断技術を提供
するとともに、製造ラインでの試験にも高精度な故障検
出技術を提供するもので、半導体産業界に与える影響は
極めて大である。
第１図は電子ビーム試験装置の構成例、第２図は測定電
位マツプ、第３図は測定論理マツプ、第４図は設計デー
タベースの構造、第５図は設計論理マツプ、第６図は測
定・設計両論理マツプの重ね合わせ結果、第７図は論理
タイムチヤートをそれぞれ示す。 １……測定対象IC、２……端末デイスプレイ、３……制
御コンピユータ、４……走査回路、５……画像二値化回
路、６……テスト信号供給装置、７……測定論理値フア
イル、10……ホストコンピユータ、11……CADシステ
ム、12……観測エリア決定プログラム、13……テスト信
号作成プログラム、14……設計論理マツプ作成プログラ
ム、15……配線論理値測定プログラム、16……測定論理
マツプ作成プログラム、17……論理値照合プログラム、
20……走査型電子顕微鏡、21……電子ビーム、22……XY
ステージ、23……ICソケツト、24……二次電子検出器、
25……モータ、30……設計データベース、31……論理シ
ミユレータ、32……回路記述情報、33……レイアウト情
報、34……配線図形情報、35……シミユレーシヨン情
報、36……配線ネツト番号、40……測定電位マツプ、41
……論理値０の配線図形、42……測定論理マツプ、43…
…配線矩形、44……設計論理マツプ、45……論理値１の
図形、46……論理値０の図形、47……測定・設計両論理
マツプの重ね合わせ結果、48……論理不一致の図形（期
待値０に対し測定値１）、49……論理不一致の図形（期
待値１に対し測定値０）、50……タイムチヤート、51…
…測定値、52……期待値
位マツプ、第３図は測定論理マツプ、第４図は設計デー
タベースの構造、第５図は設計論理マツプ、第６図は測
定・設計両論理マツプの重ね合わせ結果、第７図は論理
タイムチヤートをそれぞれ示す。 １……測定対象IC、２……端末デイスプレイ、３……制
御コンピユータ、４……走査回路、５……画像二値化回
路、６……テスト信号供給装置、７……測定論理値フア
イル、10……ホストコンピユータ、11……CADシステ
ム、12……観測エリア決定プログラム、13……テスト信
号作成プログラム、14……設計論理マツプ作成プログラ
ム、15……配線論理値測定プログラム、16……測定論理
マツプ作成プログラム、17……論理値照合プログラム、
20……走査型電子顕微鏡、21……電子ビーム、22……XY
ステージ、23……ICソケツト、24……二次電子検出器、
25……モータ、30……設計データベース、31……論理シ
ミユレータ、32……回路記述情報、33……レイアウト情
報、34……配線図形情報、35……シミユレーシヨン情
報、36……配線ネツト番号、40……測定電位マツプ、41
……論理値０の配線図形、42……測定論理マツプ、43…
…配線矩形、44……設計論理マツプ、45……論理値１の
図形、46……論理値０の図形、47……測定・設計両論理
マツプの重ね合わせ結果、48……論理不一致の図形（期
待値０に対し測定値１）、49……論理不一致の図形（期
待値１に対し測定値０）、50……タイムチヤート、51…
…測定値、52……期待値
Claims (4)
- 【請求項１】走査型電子顕微鏡内に設置した測定対象集
積回路DUTにテスト信号供給回路から一定の長さのテス
ト信号系列を順次印加し、 走査型電子顕微鏡により測定される二次元アナログ画像
信号を画像二値化回路を介して一定のタイミングで取り
込んで、各格子点上の画像信号を“1"、又は“0"の論理
値に変換することにより得られる、測定論理値の二次元
分布を示す「測定論理マップ」を作成し、 前記DUTの配線図形情報をもとにして論理シミュレート
することにより得られる各配線の論理期待値とから、前
記測定論理マップ内の各格子点がとるべき論理期待値の
二次元分布を示す「設計論理マップ」を作成し、 前記測定論理マップと前記設計論理マップとを、比較・
照合することにより前記測定論理値と前記設計論理値と
が異なる配線を抽出し、前記測定論理値と前記設計論理
値とが異なる配線の前記測定論理値と前記設計論理値
を、一方の座標軸に前記両論理値、他方の座標軸にテス
ト信号印加時間をとった論理タイムチャートとして出力
させることを特徴とする集積回路の試験方法。 - 【請求項２】その表面に絶縁膜を付着させるDUTに、テ
スト信号供給回路より印加するテスト信号を順次変化さ
せるごとに、該絶縁膜を介して観測される電位変化の発
生した配線像が再び消える以前の時間内に画像信号を採
取することを特徴とする前記特許請求の範囲第１項記載
の集積回路の試験方法。 - 【請求項３】順序回路を含むDUTに、該テスト信号供給
回路より一定の長さのテスト信号系列を印加した後、そ
の最終印加状態にテスト信号を固定して得られる測定論
理マップと、対応する設計論理マップとを、比較・照合
することを特徴とする前記特許請求の範囲第２項記載の
集積回路の試験方法。 - 【請求項４】走査型電子顕微鏡、前記走査型電子顕微鏡
内に配置した測定対象集積回路DUTに予め決められたタ
イミングでテスト信号を連続的にテスト信号供給回路に
よりICソケットを介して供給する手段、画像二値化回
路、を具備し、 測定対象集積回路DUTの設計データ記憶手段、 前記走査型電子顕微鏡により測定される二次元アナログ
画像信号を前記画像二値化回路を介して一定のタイミン
グで取り込んで、各格子点上の画像信号を“1"、又は
“0"の論理値に変換し、測定論理値の二次元分布を示す
「測定論理マップ」を作成する測定論理マップ作成手
段、 前記測定論理マップに対応して前記設計データから読み
だされた該DUTの配線図形情報をもとにして各配線の論
理期待値を論理シミュレートにより得る手段、 前記各配線の論理期待値をもとに前記測定論理マップ内
の各格子点がとるべき論理期待値の二次元分布を示す
「設計論理マップ」を作成する設計論理マップ作成手
段、 前記測定論理マップと前記設計論理マップとを、比較・
照合することにより前記測定論理値と前記設計論理値と
が異なる配線を抽出する手段、 前記測定論理値と前記設計論理値とが異なる配線の回路
ネット番号と、前記測定論理値と前記設計論理値をテス
ト信号印加時間と対応付けた時刻とともに出力させる手
段、とから構成されることを特徴とする集積回路の試験
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039897A JPH0766036B2 (ja) | 1985-02-28 | 1985-02-28 | 集積回路の試験方法および試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60039897A JPH0766036B2 (ja) | 1985-02-28 | 1985-02-28 | 集積回路の試験方法および試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61198069A JPS61198069A (ja) | 1986-09-02 |
| JPH0766036B2 true JPH0766036B2 (ja) | 1995-07-19 |
Family
ID=12565749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60039897A Expired - Lifetime JPH0766036B2 (ja) | 1985-02-28 | 1985-02-28 | 集積回路の試験方法および試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766036B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2663135B2 (ja) * | 1988-04-30 | 1997-10-15 | 日本電信電話株式会社 | 集積回路試験装置 |
| CN102980874B (zh) * | 2011-09-07 | 2015-01-28 | 沈阳黎明航空发动机(集团)有限责任公司 | 一种检验显微疏松的图谱的制作方法 |
| CN115372793B (zh) * | 2022-08-09 | 2023-04-07 | 铜陵威博电子科技有限公司 | 一种用于集成电路的电路检测方法 |
-
1985
- 1985-02-28 JP JP60039897A patent/JPH0766036B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61198069A (ja) | 1986-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Waicukauski et al. | Failure diagnosis of structured VLSI | |
| US5175495A (en) | Detection of semiconductor failures by photoemission and electron beam testing | |
| DE102009034838A1 (de) | Verfahren und Vorrichtung zur Fehleranalyse von integrierten Halbleiterschaltungsvorrichtungen | |
| US7765444B2 (en) | Failure diagnosis for logic circuits | |
| US6064220A (en) | Semiconductor integrated circuit failure analysis using magnetic imaging | |
| Gearhardt et al. | Improving fault isolation using iterative diagnosis | |
| Appello et al. | Understanding yield losses in logic circuits | |
| JPH0766036B2 (ja) | 集積回路の試験方法および試験装置 | |
| JPH08254572A (ja) | Ｉｃ故障箇所追跡装置及びその追跡方法 | |
| Melgara et al. | Automatic Location of IC Design Errors Using Beam System. | |
| JP3686124B2 (ja) | 電子ビームテストシステムを使用する故障解析方法 | |
| US20040233767A1 (en) | Method and system of fault patterns oriented defect diagnosis for memories | |
| JPH01244384A (ja) | 論理集積回路の故障診断装置 | |
| Collin et al. | Failure analysis using e-beam | |
| Appello et al. | Yield analysis of logic circuits | |
| JP2000088925A (ja) | 半導体デバイスの故障箇所特定方法及びその装置 | |
| Erb et al. | Yield enhancement through fast statistical scan test analysis for digital logic | |
| JPH0787207B2 (ja) | 集積回路試験装置 | |
| JP3808575B2 (ja) | 歩留まり解析方法及びその装置 | |
| JP2894078B2 (ja) | 集積回路装置の故障解析装置及び故障解析方法 | |
| WO2007069098A1 (en) | Integrated circuit test method and test apparatus | |
| Hong et al. | The application of novel Failure Analysis Techniques for Advanced Multi-layered CMOS devices | |
| JPH01307679A (ja) | 半導体装置の自動不良解析装置 | |
| JP3112263B2 (ja) | 配線ショート箇所検出方法及びその検査装置 | |
| JPH03130676A (ja) | 集積回路試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |