JPH0766277A - 素子分離方法及び半導体装置 - Google Patents
素子分離方法及び半導体装置Info
- Publication number
- JPH0766277A JPH0766277A JP13362392A JP13362392A JPH0766277A JP H0766277 A JPH0766277 A JP H0766277A JP 13362392 A JP13362392 A JP 13362392A JP 13362392 A JP13362392 A JP 13362392A JP H0766277 A JPH0766277 A JP H0766277A
- Authority
- JP
- Japan
- Prior art keywords
- film
- element isolation
- substrate
- side wall
- forming step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 230000003647 oxidation Effects 0.000 claims abstract description 40
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 40
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims description 105
- 230000015572 biosynthetic process Effects 0.000 claims description 34
- 238000000151 deposition Methods 0.000 claims description 14
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 28
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 150000004767 nitrides Chemical class 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000007429 general method Methods 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】素子分離領域の縮小化を図ることの出来る素子
分離方法を提供する。 【構成】シリコン酸化膜３が施されたシリコン基板１上
面にパタンニングされたシリコン窒化膜９を形成する。
その上面にシリコン酸化膜を堆積させた後、異方性エッ
チングを行うことにより素子分離用の側壁13を窒化膜９
の側面に形成する。次に、側壁13の露出面を残しつつ酸
化膜３の露出面にシリコン窒化膜16を形成した後、側壁
13だけを除去する。これにより、基板及び酸化膜３の上
面に従来より幅の小さい開口部５をもった耐酸化性を有
する窒化膜９、16を形成することが出来る。次に熱酸化
を行うことにより開口部５の幅に応じた素子分離領域17
を形成することが出来る。
分離方法を提供する。 【構成】シリコン酸化膜３が施されたシリコン基板１上
面にパタンニングされたシリコン窒化膜９を形成する。
その上面にシリコン酸化膜を堆積させた後、異方性エッ
チングを行うことにより素子分離用の側壁13を窒化膜９
の側面に形成する。次に、側壁13の露出面を残しつつ酸
化膜３の露出面にシリコン窒化膜16を形成した後、側壁
13だけを除去する。これにより、基板及び酸化膜３の上
面に従来より幅の小さい開口部５をもった耐酸化性を有
する窒化膜９、16を形成することが出来る。次に熱酸化
を行うことにより開口部５の幅に応じた素子分離領域17
を形成することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は、素子分離方法に関する
ものであり、特にその素子分離領域の縮小化に関する。
ものであり、特にその素子分離領域の縮小化に関する。
【０００２】
【従来の技術】半導体装置の製造において、半導体基板
に複数の素子を形成した時に個々の素子を独立して制御
できるように初めの工程で素子分離が行われる。素子分
離が施された基板表面では、素子形成予定領域が素子分
離領域で取囲れた配置をとる。素子分離領域形成法とし
ては、ＬＯＣＯＳ（Local Oxidation of Silicon）法が
広くよく知られている。以下にＬＯＣＯＳ法を用いた素
子分離方法について説明する。
に複数の素子を形成した時に個々の素子を独立して制御
できるように初めの工程で素子分離が行われる。素子分
離が施された基板表面では、素子形成予定領域が素子分
離領域で取囲れた配置をとる。素子分離領域形成法とし
ては、ＬＯＣＯＳ（Local Oxidation of Silicon）法が
広くよく知られている。以下にＬＯＣＯＳ法を用いた素
子分離方法について説明する。
【０００３】図４のＡからＣ及び図５にこの素子分離の
工程を示す為の半導体基板の断面図を示す。図４のＡに
示すように、準備されたＰ形シリコンウエーハ１を900
〜1000℃で熱酸化し、約0.1μｍのシリコン酸化膜２３
を形成し、次いでＣＶＤ法によりシリコン窒化膜（Ｓi3
Ｎ4）２５を約0.1μｍ形成する。
工程を示す為の半導体基板の断面図を示す。図４のＡに
示すように、準備されたＰ形シリコンウエーハ１を900
〜1000℃で熱酸化し、約0.1μｍのシリコン酸化膜２３
を形成し、次いでＣＶＤ法によりシリコン窒化膜（Ｓi3
Ｎ4）２５を約0.1μｍ形成する。
【０００４】次に、図４のＢに示すように、シリコン窒
化膜２５の上面にレジストパタン２７を形成する。この
レジストパタン２７は、素子形成予定領域の位置を確定
する為のものである。形成されたレジストパタン２７を
マスクとしてシリコン窒化膜２５をエッチングする。さ
らに、レジストパタン２７をマスクとしてボロン（Ｂ
+）を打込む。なお、ボロンを打込むのは、以下の工程
で形成される素子分離領域による素子分離を確実なもの
とする為である。ここで、レジストパタン２７を形成す
る為には、写真技術を用いたリソグラフィという技術が
用いられるが、以下にリソグラフィを用いたパタン形成
方法について図６に基づいて説明する。
化膜２５の上面にレジストパタン２７を形成する。この
レジストパタン２７は、素子形成予定領域の位置を確定
する為のものである。形成されたレジストパタン２７を
マスクとしてシリコン窒化膜２５をエッチングする。さ
らに、レジストパタン２７をマスクとしてボロン（Ｂ
+）を打込む。なお、ボロンを打込むのは、以下の工程
で形成される素子分離領域による素子分離を確実なもの
とする為である。ここで、レジストパタン２７を形成す
る為には、写真技術を用いたリソグラフィという技術が
用いられるが、以下にリソグラフィを用いたパタン形成
方法について図６に基づいて説明する。
【０００５】図６のＡに示すように、基板上面に形成さ
れた加工すべき材料３５の上面にフォトレジストと呼ば
れる感光材料３７を全面に塗布する。次に、図６のＢに
示すようにそのフォトレジスト３７の上面に、材料３５
の除去したい部分をぬいた遮光パタン３９が描かれたガ
ラスマスク４１を重ね合わせた後、紫外線照射によって
焼き付けが行われる。これにより、材料３５には、露光
部分４３及び非露光部分４５が形成される。
れた加工すべき材料３５の上面にフォトレジストと呼ば
れる感光材料３７を全面に塗布する。次に、図６のＢに
示すようにそのフォトレジスト３７の上面に、材料３５
の除去したい部分をぬいた遮光パタン３９が描かれたガ
ラスマスク４１を重ね合わせた後、紫外線照射によって
焼き付けが行われる。これにより、材料３５には、露光
部分４３及び非露光部分４５が形成される。
【０００６】このように露光されたウエーハを現像液に
付けると、図６Ｃに示すように露光部分４３のレジスト
だけが溶解して、非露光部分４５を残しつつ材料３５の
除去したい部分の表面だけが露出することになる。
付けると、図６Ｃに示すように露光部分４３のレジスト
だけが溶解して、非露光部分４５を残しつつ材料３５の
除去したい部分の表面だけが露出することになる。
【０００７】図４に戻って、レジストパタン２７をＯ2
プラズマ処理によって取り除いた後、このウエーハを10
00℃の水蒸気（Ｈ2０）雰囲気で約６〜７時間酸化する
ことによって基板上面のうちシリコン酸化膜２３が露出
した部分は、膜厚約１μｍのシリコン酸化膜２９に成長
する。なお、シリコン窒化膜２５は酸化材であるＨ2０
の拡散に対してバリアとなる為、シリコン窒化膜２５で
覆われている部分のシリコン酸化膜２３はほぼ成長せ
ず、シリコン酸化膜２１となる。しかしながら、この酸
化成長はシリコン基板内では各方向に進行するから、シ
リコン酸化膜２９はシリコン窒化膜２５に覆われた基板
部分にまで食込むように成長する。また、この時、図４
のＢの工程で打込まれたボロンイオンはシリコン酸化層
２９の下位に位置し、Ｐ-形ストップ層３１を形成する
（図４のＣ参照）。
プラズマ処理によって取り除いた後、このウエーハを10
00℃の水蒸気（Ｈ2０）雰囲気で約６〜７時間酸化する
ことによって基板上面のうちシリコン酸化膜２３が露出
した部分は、膜厚約１μｍのシリコン酸化膜２９に成長
する。なお、シリコン窒化膜２５は酸化材であるＨ2０
の拡散に対してバリアとなる為、シリコン窒化膜２５で
覆われている部分のシリコン酸化膜２３はほぼ成長せ
ず、シリコン酸化膜２１となる。しかしながら、この酸
化成長はシリコン基板内では各方向に進行するから、シ
リコン酸化膜２９はシリコン窒化膜２５に覆われた基板
部分にまで食込むように成長する。また、この時、図４
のＢの工程で打込まれたボロンイオンはシリコン酸化層
２９の下位に位置し、Ｐ-形ストップ層３１を形成する
（図４のＣ参照）。
【０００８】最後に、残ったシリコン窒化膜２５及びシ
リコン酸化膜２１を順次除去する（図５参照）。
リコン酸化膜２１を順次除去する（図５参照）。
【０００９】上記の様に、シリコン酸化膜２９により素
子分離領域を形成することによって、基板上面を、完全
に独立した制御を行うことの出来る複数の素子形成予定
領域３３に分割することが出来る。
子分離領域を形成することによって、基板上面を、完全
に独立した制御を行うことの出来る複数の素子形成予定
領域３３に分割することが出来る。
【００１０】
【発明が解決しようとする課題】しかしながら、ＬＯＣ
ＯＳ法を用いた従来の素子分離方法には、次のような問
題点があった。
ＯＳ法を用いた従来の素子分離方法には、次のような問
題点があった。
【００１１】半導体産業の発展に伴う集積化の要望に応
えて、半導体装置における各種素子形成領域の集積化が
図られるようになった。この状況のもとで、半導体装置
の基板上面における素子形成領域と素子分離領域との面
積比は、素子形成領域の縮小化にともない１対１程度に
までになってきた。従って、さらなる半導体装置の集積
化を考える上で、素子形成領域の縮小化だけでなく素子
分離領域の縮小化を考えることが重要となってきた。
えて、半導体装置における各種素子形成領域の集積化が
図られるようになった。この状況のもとで、半導体装置
の基板上面における素子形成領域と素子分離領域との面
積比は、素子形成領域の縮小化にともない１対１程度に
までになってきた。従って、さらなる半導体装置の集積
化を考える上で、素子形成領域の縮小化だけでなく素子
分離領域の縮小化を考えることが重要となってきた。
【００１２】ところが、ＬＯＣＯＳ法を用いた従来の素
子分離では、以下に述べるような理由により素子分離領
域の縮小化には限界があった。
子分離では、以下に述べるような理由により素子分離領
域の縮小化には限界があった。
【００１３】基板上面に形成される素子分離領域の幅
は、レジストパタン２７の幅ｄ（図４のＢ参照）により
決定される。しかし、この幅ｄを小さくするには、精度
の問題から限界があり、0.5μｍ以下にすることは不可
能であった。
は、レジストパタン２７の幅ｄ（図４のＢ参照）により
決定される。しかし、この幅ｄを小さくするには、精度
の問題から限界があり、0.5μｍ以下にすることは不可
能であった。
【００１４】本発明は、上記の問題点を解決し、素子分
離領域の縮小化を図ることが出来る素子分離方法を提供
することを目的とする。
離領域の縮小化を図ることが出来る素子分離方法を提供
することを目的とする。
【００１５】
【課題を解決するための手段】請求項１に係る素子分離
方法は、半導体基板を複数の素子形成予定領域に分離す
る素子分離方法であって、前記半導体基板の上面に耐酸
化性を有する成膜を堆積させた後、成膜を選択的に除去
することにより成形される第一成膜を形成する第一成膜
形成工程と、前記成形された第一成膜の上面及び前記基
板上面の露出面に絶縁膜を堆積させる絶縁膜形成工程
と、前記成形された第一成膜の側面部に位置する前記絶
縁膜を素子分離用側壁として残して前記絶縁膜を除去す
る側壁成形工程と、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ耐酸化性を有する第二成膜を堆積させる第二成膜形成
工程と、第一成膜形成工程により形成された第一成膜及
び第二成膜形成工程により形成された第二成膜とを残し
て素子分離用側壁を除去し、基板上面を露出させる側壁
除去工程と、前記側壁除去工程により露出した前記基板
上面を酸化することによって酸化層を形成し、複数の素
子形成予定領域に分離する酸化層形成工程とを備えたこ
とを特徴としている。
方法は、半導体基板を複数の素子形成予定領域に分離す
る素子分離方法であって、前記半導体基板の上面に耐酸
化性を有する成膜を堆積させた後、成膜を選択的に除去
することにより成形される第一成膜を形成する第一成膜
形成工程と、前記成形された第一成膜の上面及び前記基
板上面の露出面に絶縁膜を堆積させる絶縁膜形成工程
と、前記成形された第一成膜の側面部に位置する前記絶
縁膜を素子分離用側壁として残して前記絶縁膜を除去す
る側壁成形工程と、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ耐酸化性を有する第二成膜を堆積させる第二成膜形成
工程と、第一成膜形成工程により形成された第一成膜及
び第二成膜形成工程により形成された第二成膜とを残し
て素子分離用側壁を除去し、基板上面を露出させる側壁
除去工程と、前記側壁除去工程により露出した前記基板
上面を酸化することによって酸化層を形成し、複数の素
子形成予定領域に分離する酸化層形成工程とを備えたこ
とを特徴としている。
【００１６】請求項２に係る素子分離方法は、半導体基
板を複数の素子形成予定領域に分離する素子分離方法で
あって、前記半導体基板の上面に酸化膜を形成する酸化
膜形成工程と、前記酸化膜の上面に耐酸化性を有する成
膜を堆積させた後、成膜を選択的に除去することにより
成形される第一成膜を形成する第一成膜形成工程と、前
記成形された第一成膜の上面及び前記酸化膜の露出面に
絶縁膜を堆積させる絶縁膜形成工程と、前記成形された
第一成膜の側面部に位置する前記絶縁膜を素子分離用側
壁として残して前記絶縁膜を除去する側壁成形工程と、
前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させる第二成膜形成工程と、第一成膜
形成工程により形成された第一成膜及び第二成膜形成工
程により形成された第二成膜とを残して素子分離用側壁
を除去し、基板上面を露出させる側壁除去工程と、前記
側壁除去工程により露出した前記基板上面を酸化するこ
とによって酸化層を形成し、複数の素子形成予定領域に
分離する酸化層形成工程とを備えたことを特徴としてい
る。
板を複数の素子形成予定領域に分離する素子分離方法で
あって、前記半導体基板の上面に酸化膜を形成する酸化
膜形成工程と、前記酸化膜の上面に耐酸化性を有する成
膜を堆積させた後、成膜を選択的に除去することにより
成形される第一成膜を形成する第一成膜形成工程と、前
記成形された第一成膜の上面及び前記酸化膜の露出面に
絶縁膜を堆積させる絶縁膜形成工程と、前記成形された
第一成膜の側面部に位置する前記絶縁膜を素子分離用側
壁として残して前記絶縁膜を除去する側壁成形工程と、
前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させる第二成膜形成工程と、第一成膜
形成工程により形成された第一成膜及び第二成膜形成工
程により形成された第二成膜とを残して素子分離用側壁
を除去し、基板上面を露出させる側壁除去工程と、前記
側壁除去工程により露出した前記基板上面を酸化するこ
とによって酸化層を形成し、複数の素子形成予定領域に
分離する酸化層形成工程とを備えたことを特徴としてい
る。
【００１７】請求項３に係る素子分離方法は、前記絶縁
膜に選択性のあるエッチング用溶液に対して非選択性で
ある前記耐酸化性を有する成膜を用いるとともに、前記
側壁形成工程における除去方法として異方性エッチング
を用いること、前記第二成膜形成工程により形成される
耐酸化性膜の形成方法として前記基板全面に一旦耐酸化
性膜を堆積させた後にエッチングによって素子分離用側
壁の一部を露出させること、前記側壁除去工程における
除去方法として前記絶縁膜に選択性のあるエッチング用
溶液によるエッチングを用いること、を備えたことを特
徴としている。請求項４に係る半導体装置は、半導体基
板の上面に耐酸化性を有する成膜を堆積させた後、成膜
を選択的に除去することにより成形される第一成膜を形
成し、前記成形された第一成膜の上面及び前記基板上面
の露出面に絶縁膜を堆積させ、前記成形された第一成膜
の側面部に位置する前記絶縁膜を素子分離用側壁として
残して前記絶縁膜を除去し、露出した前記基板上面に前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させ、第一成膜及び第二成膜とを残し
て前記素子分離用側壁を除去し基板上面を露出させ、露
出した前記基板上面を酸化することによって酸化層を形
成し複数の素子形成予定領域に分離することを特徴とし
ている。
膜に選択性のあるエッチング用溶液に対して非選択性で
ある前記耐酸化性を有する成膜を用いるとともに、前記
側壁形成工程における除去方法として異方性エッチング
を用いること、前記第二成膜形成工程により形成される
耐酸化性膜の形成方法として前記基板全面に一旦耐酸化
性膜を堆積させた後にエッチングによって素子分離用側
壁の一部を露出させること、前記側壁除去工程における
除去方法として前記絶縁膜に選択性のあるエッチング用
溶液によるエッチングを用いること、を備えたことを特
徴としている。請求項４に係る半導体装置は、半導体基
板の上面に耐酸化性を有する成膜を堆積させた後、成膜
を選択的に除去することにより成形される第一成膜を形
成し、前記成形された第一成膜の上面及び前記基板上面
の露出面に絶縁膜を堆積させ、前記成形された第一成膜
の側面部に位置する前記絶縁膜を素子分離用側壁として
残して前記絶縁膜を除去し、露出した前記基板上面に前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させ、第一成膜及び第二成膜とを残し
て前記素子分離用側壁を除去し基板上面を露出させ、露
出した前記基板上面を酸化することによって酸化層を形
成し複数の素子形成予定領域に分離することを特徴とし
ている。
【００１８】
【作用】請求項１及び請求項４に係る素子分離方法及び
半導体装置では、耐酸化性を有する前記第一成膜を形成
した後に、前記絶縁膜形成工程によって前記第一成膜の
上面及び前記基板上面の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。
半導体装置では、耐酸化性を有する前記第一成膜を形成
した後に、前記絶縁膜形成工程によって前記第一成膜の
上面及び前記基板上面の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。
【００１９】次に、前記側壁成形工程により露出した前
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。
記基板上面に、前記素子分離用側壁の一部を露出させつ
つ第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。
【００２０】次に、前記酸化層形成工程により酸化する
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。
【００２１】請求項２に係る素子分離方法では、前記酸
化膜形成工程により形成された酸化膜は、素子分離工程
の間基板領域を保護する。
化膜形成工程により形成された酸化膜は、素子分離工程
の間基板領域を保護する。
【００２２】また、耐酸化性を有する前記第一成膜を形
成した後に、前記絶縁膜形成工程によって前記第一成膜
の上面及び前記酸化膜の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。
成した後に、前記絶縁膜形成工程によって前記第一成膜
の上面及び前記酸化膜の露出面に一旦絶縁膜を堆積さ
せ、次の前記側壁形成工程によって前記絶縁膜を選択的
に除去し、第一成膜の側面部に位置する部分の絶縁膜を
素子分離用側壁として残すようにしている。この素子分
離用側壁の幅は、堆積された絶縁膜の膜厚により調整す
ることが出来る。
【００２３】次に、前記側壁成形工程により露出した前
記酸化膜に、前記素子分離用側壁の一部を露出させつつ
第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。
記酸化膜に、前記素子分離用側壁の一部を露出させつつ
第二成膜を形成した後、前記素子分離用側壁を除去す
る。これによって、前記基板上面に前記素子分離用側壁
と同じ幅の開口部を形成するとともに前記開口部以外の
基板上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。
【００２４】次に、前記酸化層形成工程により酸化する
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。
ことによって、前記開口部の幅に応じた素子分離領域を
前記基板上面に形成することが出来る。
【００２５】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である耐酸化性を有する成膜を用いて前記側壁形成工程
及び前記側壁除去工程の除去方法として一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。
縁膜に選択性のあるエッチング用溶液に対して非選択性
である耐酸化性を有する成膜を用いて前記側壁形成工程
及び前記側壁除去工程の除去方法として一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。
【００２６】また、前記第二成膜形成工程において前記
素子分離用側壁の一部を露出させる為に一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。
素子分離用側壁の一部を露出させる為に一般的な方法で
あるエッチングを用いることにより製造工程を容易とす
ることが出来る。
【００２７】さらに、前記側壁形成工程における除去方
法として異方性エッチングを用いることにより、前記絶
縁膜を垂直方向に均等に除去することが出来る。従っ
て、前記形成された絶縁膜の膜厚により、素子分離用側
壁の幅を調整することが出来る。
法として異方性エッチングを用いることにより、前記絶
縁膜を垂直方向に均等に除去することが出来る。従っ
て、前記形成された絶縁膜の膜厚により、素子分離用側
壁の幅を調整することが出来る。
【００２８】
【実施例】本発明に係る素子分離方法を用いた素子分離
の一実施例について説明する。図１のＡからＣ、図２の
ＡからＣ、図３のＡからＣは、上記一実施例の製造工程
を示す為の断面構成略図である。
の一実施例について説明する。図１のＡからＣ、図２の
ＡからＣ、図３のＡからＣは、上記一実施例の製造工程
を示す為の断面構成略図である。
【００２９】図１のＡに示すように、半導体基板として
準備されたシリコンウエーハ１を900〜1000℃で熱酸化
し、約0.1μｍの酸化膜であるシリコン酸化膜３を形成
する。次に、図１のＢに示すようにシリコン酸化膜３上
面全面に減圧ＣＶＤ（ＬＰ−ＣＶＤ）法より耐酸化性を
有する成膜である減圧シリコン窒化（ＳｉＮ）膜を300
ｎｍ堆積させた後、レジストパターン７をマスクとして
用いることによりシリコン窒化膜をエッチングし、第一
成膜となる減圧シリコン窒化成膜９に成形する。次に、
図１のＣに示すようにレジスト７を除去した後、ＣＶＤ
法により絶縁膜であるシリコン酸化膜１１を300ｎｍ程
度堆積させる。次に、図２のＡに示すようにシリコン酸
化膜１１に対して異方性である反応性イオンエッチング
（ＲＩＥ）によりエッチバックを行い、シリコン窒化成
膜９の側面に幅ｒが約0.1μｍである素子分離用側壁１
３を形成する。なお、素子分離用側壁１３の幅ｒは、シ
リコン酸化膜１１の膜厚により決定され、その膜厚に比
例する。また、シリコン酸化膜１１の膜厚は正確に制御
できる。従って、素子分離用側壁１３の幅ｒは正確に制
御することが出来る。
準備されたシリコンウエーハ１を900〜1000℃で熱酸化
し、約0.1μｍの酸化膜であるシリコン酸化膜３を形成
する。次に、図１のＢに示すようにシリコン酸化膜３上
面全面に減圧ＣＶＤ（ＬＰ−ＣＶＤ）法より耐酸化性を
有する成膜である減圧シリコン窒化（ＳｉＮ）膜を300
ｎｍ堆積させた後、レジストパターン７をマスクとして
用いることによりシリコン窒化膜をエッチングし、第一
成膜となる減圧シリコン窒化成膜９に成形する。次に、
図１のＣに示すようにレジスト７を除去した後、ＣＶＤ
法により絶縁膜であるシリコン酸化膜１１を300ｎｍ程
度堆積させる。次に、図２のＡに示すようにシリコン酸
化膜１１に対して異方性である反応性イオンエッチング
（ＲＩＥ）によりエッチバックを行い、シリコン窒化成
膜９の側面に幅ｒが約0.1μｍである素子分離用側壁１
３を形成する。なお、素子分離用側壁１３の幅ｒは、シ
リコン酸化膜１１の膜厚により決定され、その膜厚に比
例する。また、シリコン酸化膜１１の膜厚は正確に制御
できる。従って、素子分離用側壁１３の幅ｒは正確に制
御することが出来る。
【００３０】次に、図２のＢに示すように減圧ＣＶＤ
（ＬＰ−ＣＶＤ）法により耐酸化性を有する成膜である
シリコン窒化（ＳｉＮ）膜１５を250ｎｍ堆積させる。
次に、図２のＣに示すように高温（約150℃）のリン酸
によりエッチングを行うことにより、素子分離用側壁１
３の上部１４を露出させる。この様に、一旦基板全面に
シリコン酸化膜１５を堆積させた後エッチングすること
により、素子分離用側壁１３の一部を露出させつつシリ
コン酸化膜３の露出面に第二成膜であるシリコン窒化膜
１６を形成することが出来る。
（ＬＰ−ＣＶＤ）法により耐酸化性を有する成膜である
シリコン窒化（ＳｉＮ）膜１５を250ｎｍ堆積させる。
次に、図２のＣに示すように高温（約150℃）のリン酸
によりエッチングを行うことにより、素子分離用側壁１
３の上部１４を露出させる。この様に、一旦基板全面に
シリコン酸化膜１５を堆積させた後エッチングすること
により、素子分離用側壁１３の一部を露出させつつシリ
コン酸化膜３の露出面に第二成膜であるシリコン窒化膜
１６を形成することが出来る。
【００３１】次に、図３のＡに示すようにシリコン酸化
膜である素子分離用側壁１３をＨＦ溶液を用いたエッチ
ングにより除去する。この様にして、図３のＡからもわ
かるように表面に酸化膜が施された基板上面に従来より
幅の小さい開口部５をもったシリコン窒化膜９、１６を
形成することが出来る。なお、この後、素子分離が不十
分にならないようにストッパーとしてのＢ（ボロン）の
打込み・拡散をする場合もある。
膜である素子分離用側壁１３をＨＦ溶液を用いたエッチ
ングにより除去する。この様にして、図３のＡからもわ
かるように表面に酸化膜が施された基板上面に従来より
幅の小さい開口部５をもったシリコン窒化膜９、１６を
形成することが出来る。なお、この後、素子分離が不十
分にならないようにストッパーとしてのＢ（ボロン）の
打込み・拡散をする場合もある。
【００３２】次に、図３のＢに示すように熱酸化（950
℃で100分）により、素子分離領域としてシリコン酸化
層１７を成長させる。なお、シリコン窒化膜９、１６は
耐酸化性を有する為、開口部５において素子分離領域が
形成される。
℃で100分）により、素子分離領域としてシリコン酸化
層１７を成長させる。なお、シリコン窒化膜９、１６は
耐酸化性を有する為、開口部５において素子分離領域が
形成される。
【００３３】最後に、図３のＣに示すようにＣＤＥ（Ch
emical Dry Etching）法によりシリコン窒化膜９、１６
を除去し、さらにシリコン酸化膜３を除去する。
emical Dry Etching）法によりシリコン窒化膜９、１６
を除去し、さらにシリコン酸化膜３を除去する。
【００３４】この様にして形成された素子分離領域の幅
Ｗは、素子分離用側壁１３の幅ｒによって決定される。
そして幅ｒはシリコン酸化膜１１の膜厚により正確に制
御することが出来る。従って、素子分離領域の縮小化を
図ることが出来る。
Ｗは、素子分離用側壁１３の幅ｒによって決定される。
そして幅ｒはシリコン酸化膜１１の膜厚により正確に制
御することが出来る。従って、素子分離領域の縮小化を
図ることが出来る。
【００３５】なお、上記実施例では、初めにシリコン酸
化膜３を設けている。これにより、素子分離工程の間シ
リコン基板領域を保護することが出来る。
化膜３を設けている。これにより、素子分離工程の間シ
リコン基板領域を保護することが出来る。
【００３６】また、上記実施例では、耐酸化性を有する
成膜としてシリコン窒化（ＳｉＮ）膜を用いているが、
耐酸化性を有する成膜であれば他のものを用いてもよ
い。
成膜としてシリコン窒化（ＳｉＮ）膜を用いているが、
耐酸化性を有する成膜であれば他のものを用いてもよ
い。
【００３７】また、上記実施例では、前記絶縁膜として
シリコン酸化膜を用いているが、耐酸化性を有する成膜
と選択的にエッチング出来る膜なら他のものを用いても
よい。
シリコン酸化膜を用いているが、耐酸化性を有する成膜
と選択的にエッチング出来る膜なら他のものを用いても
よい。
【００３８】また、上記実施例では、前記絶縁膜１１に
選択性のあるエッチング用溶液に対して非選択性である
シリコン窒化成膜９、１６を用いるとともに、素子形成
用側壁１３を除去する方法として前記絶縁膜１１に選択
性のあるエッチング用溶液によるエッチングを用いてい
る。しかし、第一成膜９及び第二成膜１６とを残して素
子分離用側壁１３を除去することが出来る方法ならば他
の方法を用いてもよい。
選択性のあるエッチング用溶液に対して非選択性である
シリコン窒化成膜９、１６を用いるとともに、素子形成
用側壁１３を除去する方法として前記絶縁膜１１に選択
性のあるエッチング用溶液によるエッチングを用いてい
る。しかし、第一成膜９及び第二成膜１６とを残して素
子分離用側壁１３を除去することが出来る方法ならば他
の方法を用いてもよい。
【００３９】
【発明の効果】請求項１及び請求項４に係る素子分離方
法及び半導体装置では、基板上面に容易に幅を調整する
ことの出来る前記素子分離用側壁を形成するとともに前
記素子分離用側壁以外の基板上面を耐酸化性を有する第
一成膜及び第二成膜で覆うことが出来る。よって、次に
酸化することにより前記開口部の幅に応じた幅を有する
素子分離領域を前記基板上面に形成することが出来る。
法及び半導体装置では、基板上面に容易に幅を調整する
ことの出来る前記素子分離用側壁を形成するとともに前
記素子分離用側壁以外の基板上面を耐酸化性を有する第
一成膜及び第二成膜で覆うことが出来る。よって、次に
酸化することにより前記開口部の幅に応じた幅を有する
素子分離領域を前記基板上面に形成することが出来る。
【００４０】従って、従来より縮小された素子分離領域
を形成することが出来る。
を形成することが出来る。
【００４１】請求項２に係る素子分離方法では、前記酸
化膜形成工程によって形成された酸化膜により、素子分
離の工程の間基板領域を保護する。また、前記酸化膜上
面に容易に幅を調整することの出来る前記素子分離用側
壁を形成するとともに前記素子分離用側壁以外の前記酸
化膜上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。よって、次に酸化することにより前記
開口部の幅に応じた幅を有する素子分離領域を前記基板
上面に形成することが出来る。
化膜形成工程によって形成された酸化膜により、素子分
離の工程の間基板領域を保護する。また、前記酸化膜上
面に容易に幅を調整することの出来る前記素子分離用側
壁を形成するとともに前記素子分離用側壁以外の前記酸
化膜上面を耐酸化性を有する第一成膜及び第二成膜で覆
うことが出来る。よって、次に酸化することにより前記
開口部の幅に応じた幅を有する素子分離領域を前記基板
上面に形成することが出来る。
【００４２】従って、従来より縮小された素子分離領域
を形成することが出来る。
を形成することが出来る。
【００４３】請求項３に係る素子分離方法では、前記絶
縁膜に選択性のあるエッチング用溶液に対して非選択性
である前記耐酸化性を有する成膜を用いて、前記側壁形
成工程及び前記側壁除去工程の除去方法として一般的な
方法であるエッチングを用いている。また、前記第二成
膜形成工程においても前記素子分離用側壁の一部を露出
させる為に一般的な方法であるエッチングを用いてい
る。よって、製造工程を容易とすることが出来る。
縁膜に選択性のあるエッチング用溶液に対して非選択性
である前記耐酸化性を有する成膜を用いて、前記側壁形
成工程及び前記側壁除去工程の除去方法として一般的な
方法であるエッチングを用いている。また、前記第二成
膜形成工程においても前記素子分離用側壁の一部を露出
させる為に一般的な方法であるエッチングを用いてい
る。よって、製造工程を容易とすることが出来る。
【００４４】従って、素子分離領域の縮小化を図ること
の出来る素子分離方法を容易に実施できる。
の出来る素子分離方法を容易に実施できる。
【００４５】また、前記側壁形成工程における除去方法
として異方性エッチングを用いることによって、前記形
成された絶縁膜の膜厚による素子分離用側壁の幅の調整
が可能となる。
として異方性エッチングを用いることによって、前記形
成された絶縁膜の膜厚による素子分離用側壁の幅の調整
が可能となる。
【００４６】従って、前記耐酸化性を有する成膜に従来
より幅の小さい開口部を容易に形成できる。
より幅の小さい開口部を容易に形成できる。
【図１】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図２】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図３】本発明の一実施例による素子分離方法を示す為
の製造工程図である。
の製造工程図である。
【図４】従来の素子分離方法を示す為の製造工程図であ
る。
る。
【図５】従来の素子分離方法を示す為の製造工程図であ
る。
る。
【図６】リソグラフィ技術を説明する為の図である。
１・・・Ｐ形シリコンウエーハ ３・・・シリコン酸化膜 ９・・・シリコン窒化膜 11・・・シリコン酸化膜 13・・・素子分離用側壁 16・・・シリコン窒化膜 17・・・シリコン酸化膜 19・・・素子形成予定領域
Claims (4)
- 【請求項１】半導体基板を複数の素子形成予定領域に分
離する素子分離方法であって、 前記半導体基板の上面に耐酸化性を有する成膜を堆積さ
せた後、成膜を選択的に除去することにより成形される
第一成膜を形成する第一成膜形成工程と、 前記成形された第一成膜の上面及び前記基板上面の露出
面に絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去する側
壁成形工程と、 前記側壁成形工程により露出した前記基板上面に、前記
素子分離用側壁の一部を露出させつつ耐酸化性を有する
第二成膜を堆積させる第二成膜形成工程と、 第一成膜形成工程により形成された第一成膜及び第二成
膜形成工程により形成された第二成膜とを残して素子分
離用側壁を除去し、基板上面を露出させる側壁除去工程
と、 前記側壁除去工程により露出した前記基板上面を酸化す
ることによって酸化層を形成し、複数の素子形成予定領
域に分離する酸化層形成工程と、 を備えたことを特徴とする素子分離方法。 - 【請求項２】半導体基板を複数の素子形成予定領域に分
離する素子分離方法であって、 前記半導体基板の上面に酸化膜を形成する酸化膜形成工
程と、 前記酸化膜の上面に耐酸化性を有する成膜を堆積させた
後、成膜を選択的に除去することにより成形される第一
成膜を形成する第一成膜形成工程と、 前記成形された第一成膜の上面及び前記酸化膜の露出面
に絶縁膜を堆積させる絶縁膜形成工程と、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去する側
壁成形工程と、 前記側壁成形工程により露出した前記酸化膜上面に、前
記素子分離用側壁の一部を露出させつつ耐酸化性を有す
る第二成膜を堆積させる第二成膜形成工程と、 第一成膜形成工程により形成された第一成膜及び第二成
膜形成工程により形成された第二成膜とを残して素子分
離用側壁を除去し、基板上面を露出させる側壁除去工程
と、 前記側壁除去工程により露出した前記基板上面を酸化す
ることによって酸化層を形成し、複数の素子形成予定領
域に分離する酸化層形成工程と、 を備えたを特徴とする素子分離方法。 - 【請求項３】請求項１又は請求項２の素子分離方法にお
いて、 前記絶縁膜に選択性のあるエッチング用溶液に対して非
選択性である前記耐酸化性を有する成膜を用いるととも
に、 前記側壁形成工程における除去方法として異方性エッチ
ングを用いること、 前記第二成膜形成工程により形成される耐酸化性膜の形
成方法として、前記基板全面に一旦耐酸化性膜を堆積さ
せた後にエッチングによって素子分離用側壁の一部を露
出させること、 前記側壁除去工程における除去方法として、前記絶縁膜
に選択性のあるエッチング用溶液によるエッチングを用
いること、 を特徴とする素子分離方法。 - 【請求項４】半導体基板の上面に耐酸化性を有する成膜
を堆積させた後、成膜を選択的に除去することにより成
形される第一成膜を形成し、 前記成形された第一成膜の上面及び前記基板上面の露出
面に絶縁膜を堆積させ、 前記成形された第一成膜の側面部に位置する前記絶縁膜
を素子分離用側壁として残して前記絶縁膜を除去し、 露出した前記基板上面に、前記素子分離用側壁の一部を
露出させつつ耐酸化性を有する第二成膜を堆積させ、 第一成膜及び第二成膜とを残して前記素子分離用側壁を
除去し、基板上面を露出させ、 露出した前記基板上面を酸化することによって酸化層を
形成し、複数の素子形成予定領域に分離することにより
製造された半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133623A JP3042804B2 (ja) | 1992-05-26 | 1992-05-26 | 素子分離方法及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4133623A JP3042804B2 (ja) | 1992-05-26 | 1992-05-26 | 素子分離方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766277A true JPH0766277A (ja) | 1995-03-10 |
| JP3042804B2 JP3042804B2 (ja) | 2000-05-22 |
Family
ID=15109151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4133623A Expired - Lifetime JP3042804B2 (ja) | 1992-05-26 | 1992-05-26 | 素子分離方法及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3042804B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053410A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
-
1992
- 1992-05-26 JP JP4133623A patent/JP3042804B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970053410A (ko) * | 1995-12-22 | 1997-07-31 | 김주용 | 반도체소자의 소자분리막 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3042804B2 (ja) | 2000-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0329172B2 (ja) | ||
| JPH0543287B2 (ja) | ||
| US6867143B1 (en) | Method for etching a semiconductor substrate using germanium hard mask | |
| JPS6174350A (ja) | 半導体装置の製造方法 | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| JPH0613459A (ja) | 素子分離方法及び半導体装置 | |
| JP2754202B2 (ja) | 半導体素子の製造方法 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| JP2705187B2 (ja) | 半導体素子製造方法 | |
| JP3607022B2 (ja) | 半導体装置の製造方法 | |
| KR0161727B1 (ko) | 반도체 소자의 소자분리방법 | |
| KR0135068B1 (ko) | 반도체 소자간의 다중 활성영역 형성방법 | |
| KR0141106B1 (ko) | 반도체소자의제조방법 | |
| KR100282338B1 (ko) | 반도체장치의 소자분리방법 | |
| KR100311485B1 (ko) | 반도체소자의격리막형성방법 | |
| JPH02142117A (ja) | 半導体集積回路の製造方法 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| JPS6324635A (ja) | 半導体装置の製造方法 | |
| JPS58170012A (ja) | 半導体装置の製造方法 | |
| JPH01162351A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| KR980006043A (ko) | 반도체 소자의 소자분리 산화막 형성방법 |