JPH0766341A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0766341A JPH0766341A JP5216212A JP21621293A JPH0766341A JP H0766341 A JPH0766341 A JP H0766341A JP 5216212 A JP5216212 A JP 5216212A JP 21621293 A JP21621293 A JP 21621293A JP H0766341 A JPH0766341 A JP H0766341A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- lead
- lead frame
- view
- portions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、半導体装置製造前の複
数のリードフレームの垂直段積み梱包を効率良く行える
とともに、半導体装置の製造装置および製造工程の簡素
化により、コスト低減を図る。 【構成】 半導体素子１と、該半導体素子１を搭載する
載置片２および外部接続用のリード端子３，４，５，６
とを備えたリードフレーム７とを有し、これらを封止樹
脂８にて封止してなる半導体装置であって、前記載置片
２およびリード端子４の少なくとも一方に、曲げ加工に
て形成されてなる傾斜部９ａ，９ｂを有する半導体装置
において、前記傾斜部９ａ，９ｂの板厚を他部よりも薄
く加工してなることを特徴とする。
数のリードフレームの垂直段積み梱包を効率良く行える
とともに、半導体装置の製造装置および製造工程の簡素
化により、コスト低減を図る。 【構成】 半導体素子１と、該半導体素子１を搭載する
載置片２および外部接続用のリード端子３，４，５，６
とを備えたリードフレーム７とを有し、これらを封止樹
脂８にて封止してなる半導体装置であって、前記載置片
２およびリード端子４の少なくとも一方に、曲げ加工に
て形成されてなる傾斜部９ａ，９ｂを有する半導体装置
において、前記傾斜部９ａ，９ｂの板厚を他部よりも薄
く加工してなることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
にリードフレームに曲げ加工を有する半導体装置に関す
る。
にリードフレームに曲げ加工を有する半導体装置に関す
る。
【０００２】
【従来の技術】図４は、従来の半導体装置を示す構成図
であり、同図（ａ）は正面図であり、同図（ｂ）は側面
図である。
であり、同図（ａ）は正面図であり、同図（ｂ）は側面
図である。
【０００３】従来の半導体装置は、半導体素子１と、該
半導体素子１を搭載する載置片２と４本の外部接続用の
リード端子３，４，５，６とからなるリードフレーム７
とを備え、前記載置片２は前記リード端子４にて接続・
支持され、前記リード端子３，４，５，６の一部を除く
部分が封止樹脂８にて封止されてなる構成である。
半導体素子１を搭載する載置片２と４本の外部接続用の
リード端子３，４，５，６とからなるリードフレーム７
とを備え、前記載置片２は前記リード端子４にて接続・
支持され、前記リード端子３，４，５，６の一部を除く
部分が封止樹脂８にて封止されてなる構成である。
【０００４】前記リードフレーム７の形状は、図５の如
く、前記載置片２の半導体素子１搭載領域近傍が下段部
２′をなすよう曲げ加工にて側面視略凹状に形成され、
前記載置片２の先端部分およびリード端子４部分にそれ
ぞれ傾斜部９ａ，９ｂとを有し、前記下段部２′と傾斜
部９ａ，９ｂとの角が鈍角をなし、前記下段部２′およ
び傾斜部９ａ，９ｂを除く部分が略平面状となる構成で
ある。
く、前記載置片２の半導体素子１搭載領域近傍が下段部
２′をなすよう曲げ加工にて側面視略凹状に形成され、
前記載置片２の先端部分およびリード端子４部分にそれ
ぞれ傾斜部９ａ，９ｂとを有し、前記下段部２′と傾斜
部９ａ，９ｂとの角が鈍角をなし、前記下段部２′およ
び傾斜部９ａ，９ｂを除く部分が略平面状となる構成で
ある。
【０００５】前記リードフレーム７の板厚は、すべて同
等の板厚となっている。
等の板厚となっている。
【０００６】また、前記リードフレーム７は、リード端
子３，４，５，６の一端が横枠１０に接続・支持され、
複数の前記リードフレーム７が前記横枠１０に並置され
ている。尚、図５中、１１はタイバーである。
子３，４，５，６の一端が横枠１０に接続・支持され、
複数の前記リードフレーム７が前記横枠１０に並置され
ている。尚、図５中、１１はタイバーである。
【０００７】以下に、従来の半導体装置の製造方法につ
いて説明する。まず、図６に示すように、前記リードフ
レーム７の載置片２に半導体素子１がダイボンドされ、
該半導体素子１とリード端子３，５，６および載置片２
とをそれぞれボンディングワイヤー１２にて結線が施さ
れて回路が形成される。そして、上記リードフレーム７
をトランスファーモールド法等により、図４に示すよう
に、封止樹脂８にて封止され、半導体装置が形成され
る。
いて説明する。まず、図６に示すように、前記リードフ
レーム７の載置片２に半導体素子１がダイボンドされ、
該半導体素子１とリード端子３，５，６および載置片２
とをそれぞれボンディングワイヤー１２にて結線が施さ
れて回路が形成される。そして、上記リードフレーム７
をトランスファーモールド法等により、図４に示すよう
に、封止樹脂８にて封止され、半導体装置が形成され
る。
【０００８】
【発明が解決しようとする課題】ところで、従来の半導
体装置の製造前におけるリードフレーム７の梱包状態の
概略を図７および図８に従って説明する。尚、図７は側
面断面図であり、図８（ａ）は平面図であり、図８
（ｂ）は側面断面図である。
体装置の製造前におけるリードフレーム７の梱包状態の
概略を図７および図８に従って説明する。尚、図７は側
面断面図であり、図８（ａ）は平面図であり、図８
（ｂ）は側面断面図である。
【０００９】図７は、前記リードフレーム７を同方向で
垂直段積み梱包を行ったものであり、図８は、前記リー
ドフレーム７を１８０度逆方向で互い違いに垂直段積み
梱包を行ったものである。
垂直段積み梱包を行ったものであり、図８は、前記リー
ドフレーム７を１８０度逆方向で互い違いに垂直段積み
梱包を行ったものである。
【００１０】図７に示すように、リードフレーム７を梱
包した場合には、傾斜部９ａ，９ｂが載置片２の裏面に
接触し、リードフレーム７，７…間同士に隙間が発生す
る。このため、リードフレーム７，７…同士を安定した
状態で垂直段積み梱包を実施しょうとすれば、リードフ
レーム７，７間の隙間部に相間紙１３等を介在させる必
要がある。
包した場合には、傾斜部９ａ，９ｂが載置片２の裏面に
接触し、リードフレーム７，７…間同士に隙間が発生す
る。このため、リードフレーム７，７…同士を安定した
状態で垂直段積み梱包を実施しょうとすれば、リードフ
レーム７，７間の隙間部に相間紙１３等を介在させる必
要がある。
【００１１】また、図８に示すように、リードフレーム
７を梱包した場合には、上記相間紙１３は不要である
が、リード端子部同士部分を互いに対向させて互い違い
に積み上げる必要があり、この場合、リードフレーム７
を梱包する際に、複雑な手作業が必要となる。
７を梱包した場合には、上記相間紙１３は不要である
が、リード端子部同士部分を互いに対向させて互い違い
に積み上げる必要があり、この場合、リードフレーム７
を梱包する際に、複雑な手作業が必要となる。
【００１２】さらに、これらの梱包状態はかさが高くな
った。
った。
【００１３】上述した梱包状態のリードフレーム７を半
導体装置製造工程に投入した場合には、半導体装置製造
装置のローダー側に複雑な機構が必要となる。すなわ
ち、図７の場合、相間紙１３を取り払う機構が必要であ
り、図８の場合には、リードフレーム７をピックアップ
した後、１枚毎に前記リードフレーム７を１８０度回転
させる機構が必要である。このため、半導体装置の製造
作業を困難なものにするという問題もあった。
導体装置製造工程に投入した場合には、半導体装置製造
装置のローダー側に複雑な機構が必要となる。すなわ
ち、図７の場合、相間紙１３を取り払う機構が必要であ
り、図８の場合には、リードフレーム７をピックアップ
した後、１枚毎に前記リードフレーム７を１８０度回転
させる機構が必要である。このため、半導体装置の製造
作業を困難なものにするという問題もあった。
【００１４】本発明は、上記課題に鑑み、リードフレー
ムの垂直段積み梱包を効率良く行えるとともに、製造工
程において、効率良く製造することを可能とし、コスト
低減が図れる半導体装置の提供を目的とするものであ
る。
ムの垂直段積み梱包を効率良く行えるとともに、製造工
程において、効率良く製造することを可能とし、コスト
低減が図れる半導体装置の提供を目的とするものであ
る。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
半導体素子と、該半導体素子を搭載する載置片および外
部接続用のリード端子とを備えたリードフレームとを有
し、これらを樹脂封止してなるものであって、前記載置
片およびリード端子の少なくとも一方に、曲げ加工にて
形成されてなる傾斜部を有する半導体装置において、前
記傾斜部の板厚を他部の板厚よりも薄くしてなることを
特徴とするものである。
半導体素子と、該半導体素子を搭載する載置片および外
部接続用のリード端子とを備えたリードフレームとを有
し、これらを樹脂封止してなるものであって、前記載置
片およびリード端子の少なくとも一方に、曲げ加工にて
形成されてなる傾斜部を有する半導体装置において、前
記傾斜部の板厚を他部の板厚よりも薄くしてなることを
特徴とするものである。
【００１６】
【作用】上記構成によれば、傾斜部の板厚を他部よりも
薄くしてなる構成なので、半導体装置製造前における複
数のリードフレームを梱包する場合に、該リードフレー
ム同士を同方向で密着させ垂直段積み梱包することが可
能となり、従来のように、前記リードフレーム間に相間
紙等を介在させる必要をなくすことができる。また、リ
ード端子同士を互いに対向させ互い違いに垂直段積み梱
包する必要もなくなる。加えて、リードフレームの梱包
状態の重みを低減することが可能である。また、上述の
ようにリードフレームを垂直段積み梱包することによ
り、半導体装置を製造する際において、従来のように、
半導体装置製造装置に複雑な機構が不要であり、製造工
程の簡素化が図れ、効率良く製造することが可能とな
り、コスト低減が図れる半導体装置を提供できる。
薄くしてなる構成なので、半導体装置製造前における複
数のリードフレームを梱包する場合に、該リードフレー
ム同士を同方向で密着させ垂直段積み梱包することが可
能となり、従来のように、前記リードフレーム間に相間
紙等を介在させる必要をなくすことができる。また、リ
ード端子同士を互いに対向させ互い違いに垂直段積み梱
包する必要もなくなる。加えて、リードフレームの梱包
状態の重みを低減することが可能である。また、上述の
ようにリードフレームを垂直段積み梱包することによ
り、半導体装置を製造する際において、従来のように、
半導体装置製造装置に複雑な機構が不要であり、製造工
程の簡素化が図れ、効率良く製造することが可能とな
り、コスト低減が図れる半導体装置を提供できる。
【００１７】
【実施例】本発明からなる半導体装置の一例を図１乃至
図３にしたがって説明する。図１は本発明の一実施例を
示す構成図であり、同図（ａ）は平面図であり、同図
（ｂ）は側面図である。図２は、図１におけるリードフ
レームの要部拡大図であり、同図（ａ）は平面図であ
り、同図（ｂ）は側面図である。図３は、梱包状態を示
す側面図である。
図３にしたがって説明する。図１は本発明の一実施例を
示す構成図であり、同図（ａ）は平面図であり、同図
（ｂ）は側面図である。図２は、図１におけるリードフ
レームの要部拡大図であり、同図（ａ）は平面図であ
り、同図（ｂ）は側面図である。図３は、梱包状態を示
す側面図である。
【００１８】本実施例の半導体装置について、従来例と
相違する点のみ説明する。
相違する点のみ説明する。
【００１９】本実施例は、リードフレーム７における傾
斜部９ａ，９ｂのそれぞれにつぶし加工を行い、板厚を
他部分よりも薄く形成してなる構成である。
斜部９ａ，９ｂのそれぞれにつぶし加工を行い、板厚を
他部分よりも薄く形成してなる構成である。
【００２０】前記つぶし量については、図２の如く、傾
斜面９ａ，９ｂの傾斜角度γａ，γｂによって異なる
が、例えば、本実施例ではγａ＝１２０度とし板厚を８
５．７５％に、γｂ＝１３５度とし板厚を７０．７５％
につぶしている。その他、傾斜角度γａ，γｂを１３０
度，１４０度等に変更した場合においても、傾斜部９
ａ，９ｂの板厚を梱包時に密着して垂直段積みできるよ
う所望の値に調整することは勿論のことである。
斜面９ａ，９ｂの傾斜角度γａ，γｂによって異なる
が、例えば、本実施例ではγａ＝１２０度とし板厚を８
５．７５％に、γｂ＝１３５度とし板厚を７０．７５％
につぶしている。その他、傾斜角度γａ，γｂを１３０
度，１４０度等に変更した場合においても、傾斜部９
ａ，９ｂの板厚を梱包時に密着して垂直段積みできるよ
う所望の値に調整することは勿論のことである。
【００２１】前記つぶし加工は、例えばリードフレーム
７の金型打ち抜き時において、傾斜部９ａ，９ｂに相当
する部分をプレスして板厚が調整される。
７の金型打ち抜き時において、傾斜部９ａ，９ｂに相当
する部分をプレスして板厚が調整される。
【００２２】このように、本発明の半導体装置によれ
ば、傾斜部９ａ，９ｂの板厚を他部よりも薄くしてなる
構成なので、図３の如く半導体装置製造前における複数
のリードフレーム７を梱包する場合に、該リードフレー
ム７同士を同方向で密着させ垂直段積み梱包することが
可能となる。したがって、従来のように、前記リードフ
レーム７，７…間に相間紙等を介在させる必要をなくす
ことができる。また、リード端子３，４，５，６同士を
互いに対向させ互い違いに垂直段積み梱包する必要もな
くなる。加えて、リードフレーム７の梱包状態の重を低
減することが可能である。
ば、傾斜部９ａ，９ｂの板厚を他部よりも薄くしてなる
構成なので、図３の如く半導体装置製造前における複数
のリードフレーム７を梱包する場合に、該リードフレー
ム７同士を同方向で密着させ垂直段積み梱包することが
可能となる。したがって、従来のように、前記リードフ
レーム７，７…間に相間紙等を介在させる必要をなくす
ことができる。また、リード端子３，４，５，６同士を
互いに対向させ互い違いに垂直段積み梱包する必要もな
くなる。加えて、リードフレーム７の梱包状態の重を低
減することが可能である。
【００２３】また、上述のように、リードフレーム７を
垂直段積み梱包することにより、従来のように、半導体
装置製造装置に複雑な機構、例えば相間紙の取り除き機
構、リードフレーム７のピックアップ時における反転機
構等が不要であり、製造工程の簡素化が図れ、効率良く
製造することが可能となり、コスト低減が図れる半導体
装置を提供できる。
垂直段積み梱包することにより、従来のように、半導体
装置製造装置に複雑な機構、例えば相間紙の取り除き機
構、リードフレーム７のピックアップ時における反転機
構等が不要であり、製造工程の簡素化が図れ、効率良く
製造することが可能となり、コスト低減が図れる半導体
装置を提供できる。
【００２４】
【発明の効果】以上のように、本発明の半導体装置によ
れば、半導体装置製造前のリードフレームの梱包の際
に、複数の前記リードフレームを同方向で密着させて垂
直段積み梱包することができる。したがって、相間紙が
不要となる。また、前記リードフレームを互い違いにす
るといった手間が省ける。加えて、前記リードフレーム
の梱包状態の重が低減される。
れば、半導体装置製造前のリードフレームの梱包の際
に、複数の前記リードフレームを同方向で密着させて垂
直段積み梱包することができる。したがって、相間紙が
不要となる。また、前記リードフレームを互い違いにす
るといった手間が省ける。加えて、前記リードフレーム
の梱包状態の重が低減される。
【００２５】また、上述のように梱包することにより、
半導体装置を製造する際において、半導体装置製造装置
の機構および製造工程が簡素化され、前記リードフレー
ムの取り扱いが容易となり、作業効率を向上する半導体
装置が提供される。
半導体装置を製造する際において、半導体装置製造装置
の機構および製造工程が簡素化され、前記リードフレー
ムの取り扱いが容易となり、作業効率を向上する半導体
装置が提供される。
【００２６】したがって、コスト低減が図れる。
【図１】本発明の一実施例を示す構成図であり、図
（ａ）は平面図であり、図（ｂ）は側面図である。
（ａ）は平面図であり、図（ｂ）は側面図である。
【図２】図１に示すリードフレームの要部拡大図であ
り、図（ａ）は平面図であり、図（ｂ）は側面図であ
る。
り、図（ａ）は平面図であり、図（ｂ）は側面図であ
る。
【図３】本発明の梱包状態を示す側面図である。
【図４】従来例を示す構成図であり、図（ａ）は平面図
であり、図（ｂ）は側面図である。
であり、図（ｂ）は側面図である。
【図５】図４に示すリードフレームの構造を説明するた
めの図であり、図（ａ）は平面図であり、図（ｂ）は側
面図である。
めの図であり、図（ａ）は平面図であり、図（ｂ）は側
面図である。
【図６】従来の製造工程を説明するための図であり、図
（ａ）は平面図であり、図（ｂ）は側面図である。
（ａ）は平面図であり、図（ｂ）は側面図である。
【図７】従来の梱包状態を示す側面断面図である。
【図８】従来の他の梱包状態を示す図であり、図（ａ）
は平面図であり、図（ｂ）は側面断面図である。
は平面図であり、図（ｂ）は側面断面図である。
１ 半導体装置 ２ 載置片 ３，４，５，６ リード端子 ７ リードフレーム ８ 封止樹脂 ９ａ，９ｂ 傾斜部
Claims (1)
- 【請求項１】 半導体素子と、該半導体素子を搭載する
載置片および外部接続用のリード端子とを備えたリード
フレームとを有し、これらを樹脂封止してなるものであ
って、前記載置片及びリード端子の少なくとも一方に、
曲げ加工にて形成されてなる傾斜部を有する半導体装置
において、前記傾斜部の板厚を他部の板厚よりも薄くし
てなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216212A JPH0766341A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5216212A JPH0766341A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766341A true JPH0766341A (ja) | 1995-03-10 |
Family
ID=16685038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5216212A Pending JPH0766341A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766341A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004887A (ja) * | 2014-06-17 | 2016-01-12 | Ｓｈマテリアル株式会社 | リードフレーム、およびリードフレームの製造方法 |
-
1993
- 1993-08-31 JP JP5216212A patent/JPH0766341A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016004887A (ja) * | 2014-06-17 | 2016-01-12 | Ｓｈマテリアル株式会社 | リードフレーム、およびリードフレームの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6303984B1 (en) | Lead frame including angle iron tie bar | |
| US20190348348A1 (en) | Semiconductor device with lead terminals having portions thereof extending obliquely | |
| KR100927319B1 (ko) | 스탬핑된 리드프레임 및 그 제조 방법 | |
| US6737736B2 (en) | Semiconductor device | |
| US20030155634A1 (en) | Lead frame for a semiconductor device and a semiconductor device incorporating the lead frame | |
| JPH0766341A (ja) | 半導体装置 | |
| US5925927A (en) | Reinforced thin lead frames and leads | |
| JP2859136B2 (ja) | リードフレーム | |
| EP0887850A3 (en) | Lead-frame forming for improved thermal performance | |
| JPH08204086A (ja) | リードフレームおよびその製造方法ならびにそのリードフレームを用いた半導体装置 | |
| JP2859057B2 (ja) | リードフレーム | |
| JPH0815192B2 (ja) | 半導体装置 | |
| JPH0582706A (ja) | リードフレーム | |
| JPH02137253A (ja) | 半導体装置 | |
| JPS638143Y2 (ja) | ||
| JP2998726B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10303357A (ja) | 半導体装置 | |
| JP3150083B2 (ja) | 半導体装置およびその製造方法 | |
| JP2708343B2 (ja) | 半導体装置の製造方法およびリードフレーム | |
| JP3219864B2 (ja) | チップ型固体電解コンデンサ | |
| JPH065756A (ja) | 樹脂封止型半導体装置および製造方法 | |
| JPH06177309A (ja) | 接離性の優れたリードフレーム及びその製造方法 | |
| JPH01286343A (ja) | 樹脂封止型半導体装置 | |
| KR100621436B1 (ko) | 멀티 칩 반도체 패키지 | |
| JPH06260580A (ja) | リードフレームおよび前記リードフレームを使用した半導体装置 |