JPH0766356B2 - Channel device - Google Patents
Channel deviceInfo
- Publication number
- JPH0766356B2 JPH0766356B2 JP63122657A JP12265788A JPH0766356B2 JP H0766356 B2 JPH0766356 B2 JP H0766356B2 JP 63122657 A JP63122657 A JP 63122657A JP 12265788 A JP12265788 A JP 12265788A JP H0766356 B2 JPH0766356 B2 JP H0766356B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- output device
- buffer
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000872 buffer Substances 0.000 claims description 64
- 230000005540 biological transmission Effects 0.000 description 24
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、チャネル装置と入出力装置との間のデータ転
送の制御に関する。特に、チャネル装置と入出力装置の
距離が離れている場合のデータ転送の制御に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to controlling data transfer between a channel device and an input / output device. In particular, it relates to control of data transfer when the distance between the channel device and the input / output device is large.
本発明は主記憶装置に接続されたチャネル装置と複数の
入出力装置との間でバスを介してデータを転送するデー
タ転送制御方式において、 チャネル装置がデータ転送に先立ち入出力装置の受信バ
ッファ数を入出力装置対応にレジスタに格納しておくこ
とにより、 データバスに接続された複数の入出力装置に対し、格納
するバッファ量がそれぞれ異なる場合であっても、その
バッファ量に応じて高速にデータの転送ができるように
したものである。The present invention relates to a data transfer control method for transferring data via a bus between a channel device connected to a main memory device and a plurality of input / output devices, in which the channel device has the number of receive buffers of the input / output device prior to data transfer. By storing in the register corresponding to the input / output device, even if the amount of buffers to be stored is different for multiple input / output devices connected to the data bus, the speed can be increased according to the amount of buffers. It is designed to be able to transfer data.
チャネル装置は入出力装置との間で主記憶装置に格納さ
れたチャネルプログラムに従い転送動作を実施する。The channel device performs a transfer operation with the input / output device in accordance with the channel program stored in the main storage device.
この転送動作においては、特に、チャネル装置より入出
力装置に対しデータを送出する場合には、入出力装置が
その転送タイミングをはかり、入出力装置からのデータ
転送要求に対してチャネル装置が応答する形で実施され
る場合と、入出力装置にてデータバッファを必要量用意
し、チャネル装置から入出力装置に対しバッファ量に応
じてデータを先渡しする方法がある。In this transfer operation, particularly when data is sent from the channel device to the input / output device, the input / output device measures the transfer timing, and the channel device responds to the data transfer request from the input / output device. There is also a method in which a required amount of data buffer is prepared in the input / output device and data is transferred from the channel device to the input / output device according to the buffer amount.
前者は近距離の転送で用いられ、後者は遠距離の転送で
用いられるのが一般的である。The former is generally used for short-distance transfer, and the latter is generally used for long-distance transfer.
ところが、このような従来の方法は入出力装置からのデ
ータ転送要求を待たずにデータを先渡しした場合、先渡
しするデータ量の管理はチャネル装置で実施されること
になる。このため入出力装置はチャネル装置に応じてデ
ータバッファを準備する必要があり、一台のチャネル装
置に複数の入出力装置が接続されるシステムにおいては
接続されるすべての入出力装置のバッファ数を統一する
必要がある。これは入出力装置の種別が異なった場合に
も必要であり、高速または低速の種別を問わず実施する
必要があり、システムの構成によっては無駄を生じる問
題を有している。However, in such a conventional method, when data is delivered in advance without waiting for a data transfer request from an input / output device, the channel device manages the amount of data to be delivered. Therefore, it is necessary for the I / O device to prepare a data buffer according to the channel device. Need to be unified. This is necessary even when the type of the input / output device is different, and it is necessary to carry out regardless of the type of high speed or low speed, and there is a problem that waste occurs depending on the configuration of the system.
本発明はこのような問題を解決するもので、データバス
に接続された複数の入出力装置に対し、格納するバッフ
ァ量が異なる場合であっても、そのバッファ量に応じて
高速にデータ転送ができる方式を提供することを目的と
する。The present invention solves such a problem. Even if the amount of buffers to be stored is different for a plurality of input / output devices connected to the data bus, data transfer can be performed at high speed according to the amount of buffers. The purpose is to provide a method that can.
本発明は、主記憶装置に接続され複数の入出力装置に対
してデータを転送する送信手段を備えたチャネル装置に
おいて、データ転送動作に先立ってデータ転送先の入出
力装置が有する受信バッファ数を当該入出力装置から受
信して保持するバッファ数保持手段と、データ転送先の
入出力装置に送信したデータ数を計数する第一の計数手
段と、データ転送先の入出力装置から送信したデータに
対応する処理が完了したことを表示する信号を受信して
計数する第二の計数手段と、上記第一および第二の計数
手段の計数結果を比較し入出力装置の受信バッファにあ
るデータ数を計算する第一の比較手段と、この第一の比
較手段の比較の結果データ数が上記バッファ数保持手段
に格納された上記受信バッファ数に等しくなったときに
上記送信手段にデータの転送を停止する指示を与える第
二の比較手段とを備えたことを特徴とする。According to the present invention, in a channel device which is connected to a main storage device and has a transmission means for transferring data to a plurality of input / output devices, the number of reception buffers of the input / output device of the data transfer destination is set prior to the data transfer operation. Buffer number holding means for receiving and holding from the input / output device, first counting means for counting the number of data transmitted to the input / output device of the data transfer destination, and data transmitted from the input / output device of the data transfer destination The second counting means for receiving and counting a signal indicating that the corresponding processing is completed and the counting results of the first and second counting means are compared to determine the number of data in the reception buffer of the input / output device. When the number of data as a result of the comparison of the first comparing means to be calculated and the result of the comparison of the first comparing means becomes equal to the number of receiving buffers stored in the buffer number holding means, the data is sent to the sending means Characterized by comprising a second comparator means for providing an instruction to stop the transfer of data.
チャネル装置の受信手段が入出力装置対応に受信バッフ
ァ数を記憶格納しておき、送信手段が主記憶装置に格納
されたデータを入出力装置に順次送信する。The receiving means of the channel device stores and stores the number of receiving buffers corresponding to the input / output devices, and the transmitting means sequentially transmits the data stored in the main storage device to the input / output devices.
このとき、チャネル装置の第一の計数手段が送信手段に
よって送信されたデータ数を計数し、第二の計数手段が
入出力装置から送信されたデータに対応する処理が完了
したことを表示する信号を受信して計数し、第一の比較
手段がその計数結果を比較し送信中のデータを計算し、
第二の比較手段が第一の比較手段の比較結果における送
出データ数と受信したバッファ数とを比較して、その数
が等しくなったときに送信手段に対してデータの転送を
停止する指示を与える。At this time, the first counting means of the channel device counts the number of data transmitted by the transmitting means, and the second counting means indicates that the processing corresponding to the data transmitted from the input / output device is completed. Is received and counted, the first comparison means compares the counting results to calculate the data being transmitted,
The second comparing means compares the number of transmitted data in the comparison result of the first comparing means with the number of received buffers, and when the number becomes equal, instructs the transmitting means to stop the data transfer. give.
このようにして、データバスに接続された複数の入出力
装置に対し、格納するバッファ量がそれぞれ異なる場合
であっても、そのバッファ量に応じて高速にデータの転
送を行うことができる。In this way, even when the amount of buffers to be stored is different for a plurality of input / output devices connected to the data bus, data can be transferred at high speed according to the amount of buffers.
各入出力装置の受信バッファ数は、データ送信に先立
ち、該当入出力装置から受信して設定格納することがで
きる。The number of reception buffers of each input / output device can be received from the corresponding input / output device and set and stored prior to data transmission.
次に、本発明実施例を図面に基づいて説明する。図は本
発明実施例の構成を示すブロック図である。Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing the configuration of the embodiment of the present invention.
本発明実施例は、主記憶装置10に接続されたチャネル装
置20と複数の入出力装置30がデータバス40および制御バ
ス41、42に接続される。In the embodiment of the present invention, the channel device 20 and the plurality of input / output devices 30 connected to the main memory device 10 are connected to the data bus 40 and the control buses 41 and 42.
チャネル装置には、入出力装置30から送信される受信バ
ッファ数を受信するバッファ数レジスタ24と、主記憶装
置10に格納されたデータを入出力装置30に順次送信する
送信バッファ21と、この送信バッファ21が送信したデー
タ数を計数する送信カウンタ22と、入出力装置30から送
信したデータに対応する処理が完了したことを表示する
信号を受信して計数する終了カウンタ23と、送信カウン
タ22および終了カウンタ23の計数結果を比較し送信中の
データ数を計算する第一の比較回路25と、この第一の比
較回路25の比較結果における送信データ数が受信バッフ
ァ数に等しくなったときに送信バッファ21にデータの転
送を停止する指示を与える第二の比較回路26とを備え
る。The channel device includes a buffer number register 24 for receiving the number of reception buffers transmitted from the input / output device 30, a transmission buffer 21 for sequentially transmitting the data stored in the main storage device 10 to the input / output device 30, and this transmission A transmission counter 22 that counts the number of data transmitted by the buffer 21, an end counter 23 that receives and counts a signal indicating that the processing corresponding to the data transmitted from the input / output device 30 is completed, the transmission counter 22, and A first comparison circuit 25 that compares the count results of the end counter 23 to calculate the number of data being transmitted, and transmits when the number of transmission data in the comparison result of the first comparison circuit 25 becomes equal to the number of reception buffers. The buffer 21 is provided with a second comparison circuit 26 for giving an instruction to stop the data transfer.
送信バッファ21は主記憶装置10およびデータ送信バス40
に接続され、終了カウンタ23は制御バス41に接続され、
バッファ数レジスタ24は制御バス42に接続される。The transmission buffer 21 includes the main storage device 10 and the data transmission bus 40.
, The end counter 23 is connected to the control bus 41,
The buffer number register 24 is connected to the control bus 42.
また、入出力装置30は、受信バッファ31と、受信したデ
ータを処理する処理回路32と、受信バッファ31のバッフ
ァ数を格納するバッファ数レジスタ33とを含み、受信バ
ッファ31はデータ送出バス40に接続され、処理回路32は
制御バス41に接続され、バッファ数レジスタ33は制御バ
ス42に接続される。The input / output device 30 also includes a reception buffer 31, a processing circuit 32 that processes received data, and a buffer number register 33 that stores the number of buffers of the reception buffer 31, and the reception buffer 31 is connected to the data transmission bus 40. The processing circuit 32 is connected to the control bus 41, and the buffer number register 33 is connected to the control bus 42.
データ送出バス40はチャネル装置20から入出力装置30へ
データを送出するバスであり、制御バス41およびバス42
はそれぞれ入出力装置30からチャネル装置20への処理終
了および受信バッファ数を表示するバスである。The data transmission bus 40 is a bus for transmitting data from the channel device 20 to the input / output device 30, and includes a control bus 41 and a bus 42.
Are buses for displaying the completion of processing from the input / output device 30 to the channel device 20 and the number of receiving buffers.
図では入出力装置30は一台のみ記述したが、データ送出
バス40、制御バス41、42には同様の入出力装置が複数台
接続される。Although only one input / output device 30 is described in the figure, a plurality of similar input / output devices are connected to the data transmission bus 40 and the control buses 41 and 42.
このように構成された本発明実施例の動作について説明
する。チャネル装置20は転送動作に先立ち入出力装置30
の受信バッファ31のバッファ数を格納するバッファ数レ
ジスタ33より受信バッファ31のバッファ数を制御バス42
を経てバッファ数レジスタ24に受信する。The operation of the embodiment of the present invention thus configured will be described. The channel device 20 receives the input / output device 30 prior to the transfer operation.
The number of buffers of the receive buffer 31 is controlled by the buffer number register 33 that stores the number of buffers of the receive buffer 31 of
And is received by the buffer number register 24.
次に、チャネル装置20は、主記憶装置10に格納された転
送データを送信バッファ21に読み出し、データ送出バス
40を経て入出力装置30の受信バッファ31に送出し転送動
作を実施する。このとき送信カウンタ22は“1"加算され
る。Next, the channel device 20 reads the transfer data stored in the main storage device 10 into the transmission buffer 21, and sends the data to the data transmission bus.
The data is sent to the reception buffer 31 of the input / output device 30 via 40 and the transfer operation is performed. At this time, the transmission counter 22 is incremented by "1".
さらに、主記憶装置10に転送すべきデータがある場合
は、チャネル装置20は続くデータを主記憶装置10より読
み出し、送信バッファ21、データ送出バス40を経て入出
力装置30に送出し、同様に送信カウンタ22を“1"加算す
る。このような動作を主記憶装置10に転送データが無く
なるまで続ける。Further, when there is data to be transferred to the main memory device 10, the channel device 20 reads the following data from the main memory device 10, sends it to the input / output device 30 via the transmission buffer 21 and the data sending bus 40, and similarly. The transmission counter 22 is incremented by "1". Such an operation is continued until there is no transfer data in the main storage device 10.
受信バッファ31にデータを受信した入出力装置30は、処
理回路32によりその内容を判定し、処理し、処理が終了
した旨を制御バス41を経てチャネル装置20に報告する。
チャネル装置20は、これにより終了カウンタ23を“1"加
算する。The input / output device 30, which has received the data in the reception buffer 31, determines the contents by the processing circuit 32, processes the contents, and reports to the channel device 20 via the control bus 41 that the process is completed.
Accordingly, the channel device 20 increments the end counter 23 by "1".
このようにして、送信カウンタ22はチャネル装置20より
入出力装置30に対し送出したデータブロックの数を、終
了カウンタ23は送出したデータブロックのうち入出力装
置30にて処理完了したものの数を記憶する。Thus, the transmission counter 22 stores the number of data blocks sent from the channel device 20 to the input / output device 30, and the end counter 23 stores the number of sent data blocks that have been processed by the input / output device 30. To do.
第一の比較回路25は、送信カウンタ22と終了カウンタ23
の内容を比較し（送信カウンタ22の内容から終了カウン
タ23の内容を減じる）受信バッファ31にある処理待のデ
ータブロック数を計算する。The first comparison circuit 25 includes a transmission counter 22 and an end counter 23.
(The content of the end counter 23 is subtracted from the content of the transmission counter 22) and the number of data blocks waiting to be processed in the reception buffer 31 is calculated.
第二の比較回路26は、第一の比較回路25の比較結果とバ
ッファ数レジスタ24の内容を比較し、一致した場合、す
なわち入出力装置30の受信バッファ31がいっぱいになっ
たとき送信バッファ21に対し転送の一時停止を指示す
る。The second comparison circuit 26 compares the comparison result of the first comparison circuit 25 with the contents of the buffer number register 24, and when they match, that is, when the reception buffer 31 of the input / output device 30 is full, the transmission buffer 21 Instruct to suspend the transfer.
また、第二の比較回路26は、第一の比較回路25の比較結
果とバッファ数レジスタ24の内容を比較し、不一致の場
合、すなわち入出力装置30の受信バッファ31にまだ空き
があるとき送信バッファ21に対し転送の再開を指示す
る。Further, the second comparison circuit 26 compares the comparison result of the first comparison circuit 25 with the contents of the buffer number register 24, and when they do not match, that is, when the reception buffer 31 of the input / output device 30 has an empty space, the data is transmitted. It instructs the buffer 21 to restart the transfer.
以上説明したように本発明によれば、チャネル装置がデ
ータ転送に先立ち入出力装置の受信バッファ数を入出力
装置より受け取ることにより、入出力装置の有する受信
バッファ数に応じてデータ転送を実施することができ
る。これはデータバスに接続されたすべての入出力装置
に対応して実施可能であり、入出力装置の種別、能力に
応じてバッファ量が異なる場合でもデータ転送ができ、
入出力装置のバッファ量に応じて高速にデータ転送動作
を可能にする効果がある。As described above, according to the present invention, the channel device receives the number of reception buffers of the input / output device from the input / output device prior to the data transfer, so that the data transfer is performed according to the number of reception buffers of the input / output device. be able to. This can be implemented for all input / output devices connected to the data bus, and data can be transferred even if the buffer amount varies depending on the type and capability of the input / output device.
This has the effect of enabling high-speed data transfer operation in accordance with the amount of buffer in the input / output device.
また、データ転送動作ごとにバッファ数レジスタを設定
することができるため、入出力装置の受信バッファ数が
データ転送動作ごとに異なってもよく、種々の動作に対
応したデータ転送動作ができる。Further, since the buffer number register can be set for each data transfer operation, the number of receiving buffers of the input / output device may be different for each data transfer operation, and the data transfer operation corresponding to various operations can be performed.
図は本発明実施例装置の構成を示すブロック図。 10……主記憶装置、20……チャネル装置、21……送信バ
ッファ、22……送信カウンタ、23……終了カウンタ、2
4、33……バッファ数レジスタ、25……第一の比較回
路、26……第二の比較回路、30……入出力装置、31……
受信バッファ、32……処理回路、40……データ送出バ
ス、41、42……制御バス。FIG. 1 is a block diagram showing the configuration of a device according to an embodiment of the present invention. 10 ... Main storage device, 20 ... Channel device, 21 ... Transmission buffer, 22 ... Transmission counter, 23 ... End counter, 2
4, 33 ... Buffer number register, 25 ... First comparison circuit, 26 ... Second comparison circuit, 30 ... Input / output device, 31 ...
Receive buffer, 32 ... Processing circuit, 40 ... Data transmission bus, 41, 42 ... Control bus.
Claims (1)
対してデータを転送する送信手段を備えたチャネル装置
において、 データ転送動作に先立ってデータ転送先の入出力装置が
有する受信バッファ数を当該入出力装置から受信して保
持するバッファ数保持手段（24）と、 データ転送先の入出力装置に送信したデータ数を計数す
る第一の計数手段（22）と、 データ転送先の入出力装置から送信したデータに対応す
る処理が完了したことを表示する信号を受信して計数す
る第二の計数手段（23）と、 上記第一および第二の計数手段の計数結果を比較し入出
力装置の受信バッファにあるデータ数を計算する第一の
比較手段（25）と、 この第一の比較手段の比較の結果データ数が上記バッフ
ァ数保持手段に格納された上記受信バッファ数に等しく
なったときに上記送信手段にデータの転送を停止する指
示を与える第二の比較手段（26）と を備えたことを特徴とするチャネル装置。1. A channel device having a transmitting means for transferring data to a plurality of input / output devices, which is connected to a main memory device, and the number of receiving buffers of the input / output device of the data transfer destination prior to the data transfer operation. Buffer holding means (24) for receiving and holding the data from the input / output device, first counting means (22) for counting the number of data transmitted to the input / output device of the data transfer destination, and inputting of the data transfer destination. The second counting means (23) for receiving and counting a signal indicating that the processing corresponding to the data transmitted from the output device is completed is compared with the counting results of the first and second counting means. First comparing means (25) for calculating the number of data in the receiving buffer of the output device, and the number of data as a result of the comparison of the first comparing means is equal to the number of receiving buffers stored in the buffer number holding means. Na And a second comparing means (26) for giving an instruction to stop the data transfer to the transmitting means when the channel device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122657A JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122657A JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01291350A JPH01291350A (en) | 1989-11-22 |
| JPH0766356B2 true JPH0766356B2 (en) | 1995-07-19 |
Family
ID=14841402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122657A Expired - Fee Related JPH0766356B2 (en) | 1988-05-18 | 1988-05-18 | Channel device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766356B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008152691A1 (en) * | 2007-06-12 | 2008-12-18 | Fujitsu Limited | Remote copy method and storage system |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6370361A (en) * | 1986-09-11 | 1988-03-30 | Fujitsu Ltd | File controller |
-
1988
- 1988-05-18 JP JP63122657A patent/JPH0766356B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01291350A (en) | 1989-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5604866A (en) | Flow control system having a counter in transmitter for decrementing and incrementing based upon transmitting and received message size respectively for indicating free space in receiver | |
| EP0674276B1 (en) | A computer system | |
| US4674033A (en) | Multiprocessor system having a shared memory for enhanced interprocessor communication | |
| KR870004365A (en) | Channel data transmission device with serial transmission line and transmission method thereof | |
| US5179709A (en) | Look ahead bus transfer request | |
| US3587058A (en) | Data processing system input-output arrangement | |
| EP0149392A2 (en) | Digital computer system | |
| US5930483A (en) | Method and apparatus for communications control on a small computer system interface | |
| US4719563A (en) | Data transmission control device for controlling transfer of large amounts of data between two memory units | |
| JPH0766356B2 (en) | Channel device | |
| EP0378422B1 (en) | Look ahead bus transfer request | |
| US5706443A (en) | Method and apparatus for enabling pipelining of buffered data | |
| EP0285335B1 (en) | Data communication system and method | |
| JPS6298444A (en) | Data communication method | |
| JPS6277666A (en) | Buffer circuit | |
| JPS61264829A (en) | Control system for interruption of network controller | |
| JPS60183659A (en) | Information transfer control system | |
| JPH02310649A (en) | Received frame transfer method and communication control device | |
| JPS61128331A (en) | Data transfer control system | |
| JPH02230345A (en) | Inter-device communication/cache coincidence processing system | |
| JPS59230346A (en) | Buffering system of transmission/reception data of transmitter | |
| JP2586157B2 (en) | System control unit | |
| JPH05265925A (en) | Data transfer controller | |
| JPS6220041A (en) | Asynchronous data transfer circuit for data processor | |
| JPH0528105A (en) | Data transfer method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |