JPH0766963B2 - アイソレ−シヨンの製造方法 - Google Patents
アイソレ−シヨンの製造方法Info
- Publication number
- JPH0766963B2 JPH0766963B2 JP61273950A JP27395086A JPH0766963B2 JP H0766963 B2 JPH0766963 B2 JP H0766963B2 JP 61273950 A JP61273950 A JP 61273950A JP 27395086 A JP27395086 A JP 27395086A JP H0766963 B2 JPH0766963 B2 JP H0766963B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- polysilicon layer
- oxide film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路において複数の半導体素子の
相互間を電気的に分離するためなどに設けられるアイソ
レーションの製造方法に関する。
相互間を電気的に分離するためなどに設けられるアイソ
レーションの製造方法に関する。
従来のアイソレーションの構造を第９図に示すCCD（電
荷転送デバイス）の場合について説明する。同図におい
て、斜線で示した櫛形状の部分１がアイソレーション領
域であり、半導体基板の表面から内部に向けて高濃度の
不純物を拡散などすることにより形成される。半導体基
板の上面には、ゲート酸化膜（図示せず）を介して複数
の転送電極２が形成され、アイソレーション領域１を除
く転送電極２の下に電荷転送チャンネル３が形成されて
いる。そして、夫々の転送電極２に転送駆動信号ΦV1〜
ΦV4を印加することにより信号電荷を転送し、又、相互
に隣接する転送チャンネル３の間はアイソレーションで
電気的に分離されているので常に信号電荷は所定の転送
チャンネル３を移動するようになっている。
荷転送デバイス）の場合について説明する。同図におい
て、斜線で示した櫛形状の部分１がアイソレーション領
域であり、半導体基板の表面から内部に向けて高濃度の
不純物を拡散などすることにより形成される。半導体基
板の上面には、ゲート酸化膜（図示せず）を介して複数
の転送電極２が形成され、アイソレーション領域１を除
く転送電極２の下に電荷転送チャンネル３が形成されて
いる。そして、夫々の転送電極２に転送駆動信号ΦV1〜
ΦV4を印加することにより信号電荷を転送し、又、相互
に隣接する転送チャンネル３の間はアイソレーションで
電気的に分離されているので常に信号電荷は所定の転送
チャンネル３を移動するようになっている。
しかしながらこのような構造のアイソレーションにあっ
ては、フォトリングラフィー（Photo−lithography）に
よって形成されるため、最小幅ｌ（第９図参照）は通常
の製造工程では１〜２μｍ、高密度の製造工程でも0.8
μｍ程度が限界であり、例えば、高密度・高画素化を図
ろうとする固体撮像素子その他の電子回路装置の開発を
困難にしていた。
ては、フォトリングラフィー（Photo−lithography）に
よって形成されるため、最小幅ｌ（第９図参照）は通常
の製造工程では１〜２μｍ、高密度の製造工程でも0.8
μｍ程度が限界であり、例えば、高密度・高画素化を図
ろうとする固体撮像素子その他の電子回路装置の開発を
困難にしていた。
本発明はこのような問題点に鑑みて成されたものであ
り、極めて幅の狭いアイソレーションを製造するための
方法を提供することを目的とする。
り、極めて幅の狭いアイソレーションを製造するための
方法を提供することを目的とする。
この目的を達成するため本発明は、半導体基板の上面に
第１のシリコン酸化膜及び第１の窒化膜を積層し、更に
該第１の窒化膜の上面に所定形状のポリシリコン層を堆
積させる第１の工程と、前記ポリシリコン層の上面及び
側面にポリ酸化膜を形成させる第２の工程と、前記ポリ
酸化膜の上面及び前記第１の窒化膜の露出部上面に第２
の窒化膜を堆積させる第３工程と、前記第２の窒化膜の
うち、前記ポリシリコン層の幅と同じ程度の該ポリシリ
コン層上の範囲をエッチングにより除去する第４の工程
と、前記ポリ酸化膜をエッチングにより除去し、前記ポ
リシリコン層の表面を露出させると共に該ポリシリコン
層及び前記第２の窒化膜の側端部の間に前記ポリ酸化膜
の厚さに相当する隙間を形成する工程と、前記第２の窒
化膜をエッチングにより除去し、第１の窒化膜の表面及
び前記隙間に対応した前記第１のシリコン酸化膜の表面
を露出させた後、前記ポリシリコン層をエッチングによ
り除去する第６の工程と、前記半導体基板内の前記第１
の窒化膜で覆われていない部分に熱酸化により第２のシ
リコン酸化膜を形成した後、前記第１の窒化膜及び前記
第１のシリコン酸化膜をエッチングにより除去し、前記
半導体基板内の表面を露出させる第７の工程とを備える
ことを特徴とする。
第１のシリコン酸化膜及び第１の窒化膜を積層し、更に
該第１の窒化膜の上面に所定形状のポリシリコン層を堆
積させる第１の工程と、前記ポリシリコン層の上面及び
側面にポリ酸化膜を形成させる第２の工程と、前記ポリ
酸化膜の上面及び前記第１の窒化膜の露出部上面に第２
の窒化膜を堆積させる第３工程と、前記第２の窒化膜の
うち、前記ポリシリコン層の幅と同じ程度の該ポリシリ
コン層上の範囲をエッチングにより除去する第４の工程
と、前記ポリ酸化膜をエッチングにより除去し、前記ポ
リシリコン層の表面を露出させると共に該ポリシリコン
層及び前記第２の窒化膜の側端部の間に前記ポリ酸化膜
の厚さに相当する隙間を形成する工程と、前記第２の窒
化膜をエッチングにより除去し、第１の窒化膜の表面及
び前記隙間に対応した前記第１のシリコン酸化膜の表面
を露出させた後、前記ポリシリコン層をエッチングによ
り除去する第６の工程と、前記半導体基板内の前記第１
の窒化膜で覆われていない部分に熱酸化により第２のシ
リコン酸化膜を形成した後、前記第１の窒化膜及び前記
第１のシリコン酸化膜をエッチングにより除去し、前記
半導体基板内の表面を露出させる第７の工程とを備える
ことを特徴とする。
以下、本発明によるアイソレーションの製造方法の一実
施例を図面とともに説明する。第１図ないし第８図は一
連の製造工程を順番に示す要部縦断面図である。
施例を図面とともに説明する。第１図ないし第８図は一
連の製造工程を順番に示す要部縦断面図である。
これらの図面に基づいて製造方法及び構造を説明する
と、まず第１の製造工程においては、第１図に示すよう
に、例えばP-型の半導体基板（サブストレート）４の表
面に第１のシリコン酸化膜（SiO2）５及び第１の窒化膜
（Si3N4）６を積層し、更に第１の酸化膜６の上面に適
宜の形状のポリシリコン層７を堆積させる。例えば、CC
Dを形成する場合、形成すべき転送チャンネルの形状に
合わせて長さ及び幅Ｗを設計する。
と、まず第１の製造工程においては、第１図に示すよう
に、例えばP-型の半導体基板（サブストレート）４の表
面に第１のシリコン酸化膜（SiO2）５及び第１の窒化膜
（Si3N4）６を積層し、更に第１の酸化膜６の上面に適
宜の形状のポリシリコン層７を堆積させる。例えば、CC
Dを形成する場合、形成すべき転送チャンネルの形状に
合わせて長さ及び幅Ｗを設計する。
第２の製造工程においては、第２図に示すように、気相
成長（CVD）等によりポリシリコン層７の上面及び側面
にポリ酸化膜８を形成させる。ここで、一例として、第
１のシリコン酸化膜５の厚さを250Å、第１の窒化膜６
の厚さを1500Å、ポリシリコン層７の厚さを5000Åそし
てポリ酸化膜８の厚さを0.2μｍ程度に形成する。
成長（CVD）等によりポリシリコン層７の上面及び側面
にポリ酸化膜８を形成させる。ここで、一例として、第
１のシリコン酸化膜５の厚さを250Å、第１の窒化膜６
の厚さを1500Å、ポリシリコン層７の厚さを5000Åそし
てポリ酸化膜８の厚さを0.2μｍ程度に形成する。
次に、第３図に示す第３の製造工程において、約1500Å
の厚さの第２の窒化膜９を気相成長法により堆積させ
る。
の厚さの第２の窒化膜９を気相成長法により堆積させ
る。
次の第４図に示す第４の製造工程では、第２の室化膜９
のうちポリシリコン層７上に対応し、かつ該ポリシリコ
ン層７の幅Ｗと略同じ程度の範囲をエッチングにより除
去し、ポリ酸化膜８の上端面を露出させる。
のうちポリシリコン層７上に対応し、かつ該ポリシリコ
ン層７の幅Ｗと略同じ程度の範囲をエッチングにより除
去し、ポリ酸化膜８の上端面を露出させる。
第５図に示す第５の製造工程においては、ポリ酸化膜８
をエッチングにより除去し、ポリシリコン層７の表面を
露出させる。これによりポリシリコン層７及び第２の窒
化膜９の側端部の間にポリ酸化膜８の厚さ（Δｌ0.2
μｍ）に相当する隙間10が形成される。
をエッチングにより除去し、ポリシリコン層７の表面を
露出させる。これによりポリシリコン層７及び第２の窒
化膜９の側端部の間にポリ酸化膜８の厚さ（Δｌ0.2
μｍ）に相当する隙間10が形成される。
次に、第６図に示す第６の製造工程では、更に、第２の
窒化膜９をエッチングにより除去し、第１の窒化膜６の
表面を露出させる。この時、隙間10に露出していた第１
の窒化膜６の一部分も同時にエッチングされ、第６図に
示すように、第１のシリコン酸化膜５の一部分が隙間10
の幅Δｌで露出する。その後、ポリシリコン層７をエッ
チングにより除去する。
窒化膜９をエッチングにより除去し、第１の窒化膜６の
表面を露出させる。この時、隙間10に露出していた第１
の窒化膜６の一部分も同時にエッチングされ、第６図に
示すように、第１のシリコン酸化膜５の一部分が隙間10
の幅Δｌで露出する。その後、ポリシリコン層７をエッ
チングにより除去する。
次に、第７の工程においては、熱酸化例えばウエット酸
化により、第７図に示すように半導体基板４内に、第２
のシリコン酸化膜となる二酸化シリコン（SiO2）の絶縁
層11を形成する。これらの絶縁層11は第１の窒化膜６で
覆われていない部分すなわち上記隙間10を通して形成さ
れるので、深さΔｈを0.4〜0.5μｍに設計したとき、幅
Δｗを0.2μｍ程度にすることができる。
化により、第７図に示すように半導体基板４内に、第２
のシリコン酸化膜となる二酸化シリコン（SiO2）の絶縁
層11を形成する。これらの絶縁層11は第１の窒化膜６で
覆われていない部分すなわち上記隙間10を通して形成さ
れるので、深さΔｈを0.4〜0.5μｍに設計したとき、幅
Δｗを0.2μｍ程度にすることができる。
第８図に示すアイソレーション製造のための最終工程で
は、第１の窒化膜６及び第１のシリコン酸化膜５をエッ
チングにより除去し、半導体基板４の表面を露出させ
る。
は、第１の窒化膜６及び第１のシリコン酸化膜５をエッ
チングにより除去し、半導体基板４の表面を露出させ
る。
以上の製造工程を経た後、CCD等の製造を行なう。例え
ばCCDを形成する場合、熱拡散あるいはイオン注入技術
により半導体基板４の表面部にn-形の不純物層を形成
し、次にゲート酸化膜を形成した後、ポリシリコン等に
よる転送電極を形成する。これにより、絶縁層11をアイ
ソレーション領域とし上記不純物層を転送チャネルとす
るCCDが形成されることとなる。
ばCCDを形成する場合、熱拡散あるいはイオン注入技術
により半導体基板４の表面部にn-形の不純物層を形成
し、次にゲート酸化膜を形成した後、ポリシリコン等に
よる転送電極を形成する。これにより、絶縁層11をアイ
ソレーション領域とし上記不純物層を転送チャネルとす
るCCDが形成されることとなる。
このように、この実施例によれば、絶縁層11は従来の不
純物拡散層によるアイソレーション領域１（第９図参
照）よりも極めて狭い幅にすることができるため、集積
度の向上に効果がある。又、絶縁層11はそれ自体が導電
性を有しないので、空乏層を利用してアイソレーション
を行なう場合のような配線が不要であり、更に高集積化
を図ることができる。
純物拡散層によるアイソレーション領域１（第９図参
照）よりも極めて狭い幅にすることができるため、集積
度の向上に効果がある。又、絶縁層11はそれ自体が導電
性を有しないので、空乏層を利用してアイソレーション
を行なう場合のような配線が不要であり、更に高集積化
を図ることができる。
以上説明したように本発明によれば、半導体基板の上面
に第１のシリコン酸化膜及び第１の窒化膜を積層し、更
に該第１の窒化膜の上面に所定形状のポリシリコン層を
堆積させる第１の工程と、前記ポリシリコン層の上面及
び側面にポリ酸化膜を形成させる第２の工程と、前記ポ
リ酸化膜の上面及び前記第１の窒化膜の露出部上面に第
２の窒化膜を堆積させる第３工程と、前記第２の窒化膜
のうち、前記ポリシリコン層の幅と同じ程度の該ポリシ
リコン層上の範囲をエッチングにより除去する第４の工
程と、前記ポリ酸化膜をエッチングにより除去し、前記
ポリシリコン層の表面を露出させると共に該ポリシリコ
ン層及び前記第２の窒化膜の側端部の間に前記ポリ酸化
膜の厚さに相当する隙間を形成する工程と、前記第２の
窒化膜をエッチングにより除去し、第１の窒化膜の表面
及び前記隙間に対応した前記第１のシリコン酸化膜の表
面を露出させた後、前記ポリシリコン層をエッチングに
より除去する第６の工程と、前記半導体基板内の前記第
１の窒化膜で覆われていない部分に熱酸化により第２の
シリコン酸化膜を形成した後、前記第１の窒化膜及び前
記第１のシリコン酸化膜をエッチングにより除去し、前
記半導体基板内の表面を露出させる第７の工程とを備
え、半導体基板内に前記ポリ酸化膜の厚さに略相当する
絶縁層をアイソレーション領域として形成するようにし
たので、極めて幅の狭いアイソレーション領域を実現す
ることができ、半導体集積回路を更に高集積度化するこ
とができる。
に第１のシリコン酸化膜及び第１の窒化膜を積層し、更
に該第１の窒化膜の上面に所定形状のポリシリコン層を
堆積させる第１の工程と、前記ポリシリコン層の上面及
び側面にポリ酸化膜を形成させる第２の工程と、前記ポ
リ酸化膜の上面及び前記第１の窒化膜の露出部上面に第
２の窒化膜を堆積させる第３工程と、前記第２の窒化膜
のうち、前記ポリシリコン層の幅と同じ程度の該ポリシ
リコン層上の範囲をエッチングにより除去する第４の工
程と、前記ポリ酸化膜をエッチングにより除去し、前記
ポリシリコン層の表面を露出させると共に該ポリシリコ
ン層及び前記第２の窒化膜の側端部の間に前記ポリ酸化
膜の厚さに相当する隙間を形成する工程と、前記第２の
窒化膜をエッチングにより除去し、第１の窒化膜の表面
及び前記隙間に対応した前記第１のシリコン酸化膜の表
面を露出させた後、前記ポリシリコン層をエッチングに
より除去する第６の工程と、前記半導体基板内の前記第
１の窒化膜で覆われていない部分に熱酸化により第２の
シリコン酸化膜を形成した後、前記第１の窒化膜及び前
記第１のシリコン酸化膜をエッチングにより除去し、前
記半導体基板内の表面を露出させる第７の工程とを備
え、半導体基板内に前記ポリ酸化膜の厚さに略相当する
絶縁層をアイソレーション領域として形成するようにし
たので、極めて幅の狭いアイソレーション領域を実現す
ることができ、半導体集積回路を更に高集積度化するこ
とができる。
第１図ないし第８図は本発明によるアイソレーションの
製造方法の一実施例における製造工程を示す要部縦断面
図、第９図は従来のアイソレーションの構造をCCDの場
合について示す要部平面図である。 ４……半導体基板、５……第１のシリコン酸化膜、６…
…第１の窒化膜、７……ポリシリコン層、８……ポリ酸
化膜、９……第２の窒化膜、10……隙間、11……絶縁層
（第２のシリコン酸化膜）。
製造方法の一実施例における製造工程を示す要部縦断面
図、第９図は従来のアイソレーションの構造をCCDの場
合について示す要部平面図である。 ４……半導体基板、５……第１のシリコン酸化膜、６…
…第１の窒化膜、７……ポリシリコン層、８……ポリ酸
化膜、９……第２の窒化膜、10……隙間、11……絶縁層
（第２のシリコン酸化膜）。
Claims (1)
- 【請求項１】半導体基板の上面に第１のシリコン酸化膜
及び第１の窒化膜を積層し、更に該第１の窒化膜の上面
に所定形状のポリシリコン層を堆積させる第１の工程
と、前記ポリシリコン層の上面及び側面にポリ酸化膜を
形成させる第２の工程と、前記ポリ酸化膜の上面及び前
記第１の窒化膜の露出部上面に第２の窒化膜を堆積させ
る第３工程と、前記第２の窒化膜のうち、前記ポリシリ
コン層の幅と同じ程度の該ポリシリコン層上の範囲をエ
ッチングにより除去する第４の工程と、前記ポリ酸化膜
をエッチングにより除去し、前記ポリシリコン層の表面
を露出させると共に該ポリシリコン層及び前記第２の窒
化膜の側端部の間に前記ポリ酸化膜の厚さに相当する隙
間を形成する工程と、前記第２の窒化膜をエッチングに
より除去し、第１の窒化膜の表面及び前記隙間に対応し
た前記第１のシリコン酸化膜の表面を露出させた後、前
記ポリシリコン層をエッチングにより除去する第６の工
程と、前記半導体基板内の前記第１の窒化膜で覆われて
いない部分に熱酸化により第２のシリコン酸化膜を形成
した後、前記第１の窒化膜及び前記第１のシリコン酸化
膜をエッチングにより除去し、前記半導体基板内の表面
を露出させる第７の工程とを備えることを特徴とするア
イソレーションの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273950A JPH0766963B2 (ja) | 1986-11-19 | 1986-11-19 | アイソレ−シヨンの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61273950A JPH0766963B2 (ja) | 1986-11-19 | 1986-11-19 | アイソレ−シヨンの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63128670A JPS63128670A (ja) | 1988-06-01 |
| JPH0766963B2 true JPH0766963B2 (ja) | 1995-07-19 |
Family
ID=17534828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61273950A Expired - Fee Related JPH0766963B2 (ja) | 1986-11-19 | 1986-11-19 | アイソレ−シヨンの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766963B2 (ja) |
-
1986
- 1986-11-19 JP JP61273950A patent/JPH0766963B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63128670A (ja) | 1988-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576506B2 (ja) | Ｍｏｓ半導体装置 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| GB2078443A (en) | Fabricating memory cells in semiconductor integrated circuits | |
| JP2861856B2 (ja) | 半導体装置の製造方法 | |
| JP3796227B2 (ja) | 電荷結合素子の製造方法 | |
| US6469329B1 (en) | Solid state image sensing device and method of producing the same | |
| JPH04348070A (ja) | 半導体装置及びその製造方法 | |
| JPH0766963B2 (ja) | アイソレ−シヨンの製造方法 | |
| JPH01101664A (ja) | 半導体集積回路装置 | |
| JPH0687481B2 (ja) | アイソレ−シヨンの製造方法 | |
| JPH07176714A (ja) | 半導体装置の製造方法 | |
| CN1059424A (zh) | 半导体器件的隔离方法 | |
| JPH04280451A (ja) | 半導体素子分離領域の製造方法 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| JP2940034B2 (ja) | 電荷転送装置およびその製造方法 | |
| KR100212006B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JP2723539B2 (ja) | マスタースライス型半導体装置 | |
| JP2877656B2 (ja) | 固体撮像素子の製造方法 | |
| JPS6317229B2 (ja) | ||
| JP2668873B2 (ja) | 半導体記憶装置 | |
| JP2867469B2 (ja) | 電荷転送装置及びその製造方法 | |
| KR100280400B1 (ko) | 고체촬상소자 제조방법 | |
| JP2531680B2 (ja) | 半導体装置およびその製造方法 | |
| KR100203897B1 (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR960001952B1 (ko) | 스택형 트렌치 캐패시터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |