JPH0767002B2 - 回路パッケージ構造 - Google Patents

回路パッケージ構造

Info

Publication number
JPH0767002B2
JPH0767002B2 JP5117467A JP11746793A JPH0767002B2 JP H0767002 B2 JPH0767002 B2 JP H0767002B2 JP 5117467 A JP5117467 A JP 5117467A JP 11746793 A JP11746793 A JP 11746793A JP H0767002 B2 JPH0767002 B2 JP H0767002B2
Authority
JP
Japan
Prior art keywords
substrate
lead
conductor
circuit board
flexible circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5117467A
Other languages
English (en)
Other versions
JPH0661606A (ja
Inventor
トマス・マリオ・サイポーラ
ポール・ウィリアム・コテウス
イオアニス・ダミアナキス
グレン・ウォルデン・ジョンソン
ピーター・ジェラルド・レダーマン
リンダ・カロリン・マシュー
ローレンス・シャングウェイ・モック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0661606A publication Critical patent/JPH0661606A/ja
Publication of JPH0767002B2 publication Critical patent/JPH0767002B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/361—Assembling flexible printed circuits with other printed circuits
    • H05K3/363—Assembling flexible printed circuits with other printed circuits by soldering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3465—Application of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/284—Configurations of stacked chips characterised by structural arrangements for measuring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、集積回路チップを積層
して立方体状構造を形成するための３次元パッケージ構
造に関する。特に、積層中の隣り合うチップ間に配置さ
れた電気的相互接続手段に関する。
【０００２】
【従来の技術】同時係属の米国特許出願第０７／７６
０，０３８号（１９９１年９月３日出願）の「階段状電
子素子パッケージ」には、電子素子をパッケージングす
る構造が記載されている。その中では、基板に対して垂
直でない角度で、電気的に接続されている電子素子が記
載されている。さらに特別な例としては、複数の電子素
子が、各素子の側端の表面にある接点を露出するために
互いにずれて積層されており、その結果、複数の電子素
子接点を露出している階段状表面が形成される。この面
が、複数の接点をその表面に有す基板に隣り合うように
置かれている。電子素子の接点は、ハンダ付けあるい
は、その電子素子の接点間隔と同じ間隔の金属バンドを
有す円柱状弾性体によって、基板に電気的に接続され
る。この弾性体は、接点をその上に有す積層電子素子の
端と基板との間で押されることによって、電子素子の接
点と基板の接点を導電性バンドを通じて電気的に接続し
ている。この積層電子素子は、放熱手段に対して熱的に
接続することができる。この積層電子素子の有する階段
状表面によって、電子素子から放熱手段への熱伝導を良
くすることが可能である。
【０００３】コンピュータのコストを低減しかつ性能を
向上させるためには、できるだけ多くの電子回路をなる
べく小さな領域に実装することが望ましく、それによっ
て、電気信号を伝送しなければならない回路間距離を短
縮することができる。これは、与えられた半導体チップ
領域上に、既存の製造技術によってできるだけ多くの電
子回路を実装することによって実現される。通常、これ
らの高密度チップは、チップ同志の電気的接続のための
導電体に必要な空間を残して互いに近接するように基板
表面に配置されている。そのチップ接点は、ワイヤ・ボ
ンディングにより基板接点と電気的に接続されている。
他には、ＴＡＢ（Tape Automated Bonding：テープ・オ
ートメイティッド・ボンディング）テープ（複数の導電
体をその上に配置したフレキシブルな誘電体膜）をこの
電気接続のために使用することができる。その他には、
半導体チップをフリップ・チップ構成で実装することが
できる。これは、半導体チップ上の接点アレイを基板上
の接点アレイと並べて、チップと基板の対応する接点同
志の間をハンダ付けすることにより電気的に接続する方
法である。この電子素子を並べて配置する方法では、最
密な構成は得られない。
【０００４】半導体チップのための、特にＤＲＡＭ、Ｓ
ＲＡＭ、フラッシュＥＥＰＲＯＭ等のメモリ・チップに
おける高密度な実装構造は、半導体チップを立方体構造
に構築することによって得られる。そのような立方体に
おける困難な問題は、放熱と不良チップの交換作業が可
能な電気的接続を行うことである。この電気的接続には
電源、データ及びアドレス用ライン等も必要である。
【０００５】従来技術によっても、積層半導体ウエハあ
るいはチップの高密度パッケージを作ることは可能であ
る。主要な課題は、チップ同志の電気的接続及び放熱の
問題を解決することである。一般にチップは直方体ある
いは立方体状に積層されている。
【０００６】通常、放熱の問題は、注意を払われないか
あるいは構造体から周囲環境への熱伝導によって処理さ
れる。
【０００７】一定の体積内により多くのメモリ・チップ
をパッケージすることが要望されている。１つの方法と
しては、チップを３次元形状素子の中にパッケージする
もので、チップの一端に入出力ラインを設けた後に多数
のチップを互いに接着して立方体を形成する。立方体中
のチップは永久的に接合されるため、交換作業は非常に
難しい。さらに、単一チップの試験及びバーン・インを
行う現在の技術は、この形式の立方体パッケージングに
は適さない。
【０００８】米国特許第５，０３１，０７２号には、集
積回路チップを直方体に実装するための基板が記載され
ている。シリコン基板中に複数のチャネルが異方性エッ
チングされ、それらのチャネルに複数のチップが挿入さ
れている。多数の基板接続パッドがそれぞれのチャネル
に隣接して形成され、対応するチップの導電パッドにハ
ンダ付けされる。基板は硬いシリコンからできており、
チップを基板に接続するため、チップの端近傍に導電パ
ッドを設けなければならない。さらに、この基板は、チ
ャネルにチップを挿入しなければならないため、基板上
の相互接続のための配線を、チャネルの周囲に埋め込ま
なければならない。その結果、信号用配線の平均の長さ
が必要以上に長くなってしまい、従ってチップをその上
に実装するフット・プリントよりも基板が実質上広くな
ってしまう。
【０００９】米国特許第５，０３７，３１１号には、複
数の回路基板上に置かれた複数の導電パッド間を電気的
に接続するための相互接続ストリップが記載されてい
る。このストリップは、高分子フィルム担体の両面上に
設けられた金属箔からなり、この金属箔は予め設定され
たバネ特性を有し、その先端が高分子フィルムの向かい
合う両端から片持ち梁状に出ている。いくつかの先端
は、回路基板のスロットに挿入され、残りの隣り合う接
点を回路基板上に設置する。
【００１０】米国特許第５，０４１，９０３号には、Ｔ
ＡＢパッケージのためのテープ・フレームの構造が記載
されている。チップは、ＴＡＢリードフレーム上に実装
されている。それらのリードはだいたいチップに平行で
あるが、一部（外部リードの先端）は曲げられて外部リ
ードとして基板に接合でき、それによってパッケージを
基板に対して必要な角度で実装することができる。外部
リードの曲げられた部分は基板にハンダ付けされてい
る。この部分を曲げるために、隣り合うパッケージ間の
間隔が約５０から１５０ｍｉｌに制限される。この長さ
は、曲げられた外部リードを基板にハンダ付けするため
に必要な長さである。
【００１１】米国特許第２，５６８，２４２号には、ハ
ンダを充填したリードを利用する方法が記載されてい
る。このリードは金属部品の芯を有しており、別の金属
部品と結合する前にその中に固体状態のハンダを装填す
る。それから、この部品をせん断変形することによっ
て、内部のハンダが、過剰なハンダを保有する非平衡状
態になる。この状態は、その後の金属表面へのハンダ付
けを容易にする。
【００１２】
【発明が解決しようとする課題】本発明の目的は、メモ
リ及び論理集積回路チップをパッケージするために有効
に使用できる新規な３次元パッケージ構造を提供するこ
とである。
【００１３】さらに、本発明の目的は、集積回路チップ
の立方体構造のパッケージン構造を提供することであ
る。
【００１４】さらに、本発明の目的は、集積回路チップ
への接点をチップの端に設けなくてもよいパッケージ構
造を提供することである。
【００１５】さらに、本発明の目的は、集積回路チップ
を近接させて積層し、チップ間の電気的接続手段が立方
体構造の基板への電気的接続を可能にし、その際チップ
の基板に対する角度を任意に設定でき、またその電気的
接続手段が成形リードを必要としないパッケージ構造を
提供することである。
【００１６】さらに、本発明の目的は、電気的接続手段
の一部を基板上の孔に挿入し、それに対して電気的接続
をする構造を提供することである。
【００１７】さらに、本発明の目的は、予めハンダを装
填した電気的接続手段を有するパッケージ構造を提供す
ることである。
【００１８】
【課題を解決するための手段】本発明のパッケージ構造
は、第１の面、第２の面及び第１端部を有する第１基板
と、上記第１の面に設けられた第１導電体と、上記第２
の面に設けられた第２導電体と、導電体が表面に設けら
れた第２基板とを有し、上記第１導電体は、第１の片持
ち梁状リードとして、上記第１端部を越えて片持ち梁状
に出た部分を有し、上記第２導電体は、第２の片持ち梁
状リードとして、上記第１端部を越えて片持ち梁状に出
た部分を有し、上記第１の片持ち梁状リード及び上記第
２の片持ち梁状リードは、平行でかつそれらの間の空間
を挟んで互いに向かいあってリード部を形成し、該リー
ド部の上記空間にハンダが充填され、そして上記リード
部が上記第２基板の導電体に接続されている。
【００１９】そして、上記第２基板は上記リード部を受
け入れる開孔を有し、該開孔に受け入れられた上記リー
ド部が上記第２基板の導電体に接続されている。
【００２０】本発明のパッケージ構造は、第１基板の表
面に配線導電体及び該配線導電体に接続された回路素子
が設けられ、上記第１基板の第１端部を超えて上記配線
導電体が突出してリード部を形成し、そして上記第１基
板の第２端部に上記回路素子の端部が整列された回路ア
センブリと、上記第１基板の第１端部に対面する第１の
面を有し、上記リード部を受け入れる開孔及び上記リー
ド部に接続される配線導電体を有する第２基板と、上記
第２基板の上記第１の面の裏側の第２の面に対して、第
１の面が対面して配置された弾力性部材と、該弾力性部
材の上記第１の面の裏側の第２の面に接して配置された
第３基板と、上記回路素子の端部に接触して配置され、
上記回路アセンブリを上記第３基板の方向に押しつける
冷却板とを有する。
【００２１】そして、上記第３基板は配線導電体を有
し、該配線導電体に上記第２基板の配線導電体が接続さ
れている。
【００２２】そして、上記第２基板は、可撓性である。
【００２３】そして、上記第１基板の第１の面及び第２
の面には第１及び第２配線導電体がそれぞれ設けられ、
上記第１配線導電体は、第１の片持ち梁状リードとし
て、上記第１端部を越えて片持ち梁状に出た部分を有
し、上記第２配線導電体は、第２の片持ち梁状リードと
して、上記第１端部を越えて片持ち梁状に出た部分を有
し、上記第１の片持ち梁状リード及び上記第２の片持ち
梁状リードは、平行でかつそれらの間の空間を挟んで互
いに向かいあってリード部を形成し、該リード部の上記
空間にハンダが充填され、そして上記リード部が上記第
２基板の開孔に挿入されて上記配線導電体に接続されて
いる。
【００２４】そして、上記第１基板の第１の面及び第２
の面には第１及び第２配線導電体がそれぞれ設けられ、
上記第１基板の上記第１端部は少なくとも１つの突起部
を有し、上記第１配線導電体は上記突起部まで延長され
た第１部分を有し、上記第２配線導電体は上記突起部ま
で延長された第２部分を有し、上記第１部分及び第２部
分は互いに向かい合って平行にされてリード部を形成
し、該リード部が上記第２基板の開孔に挿入されて上記
配線導電体に接続されている。
【００２５】
【実施例】本発明は、メモリ・チップを、通常のＴＡＢ
型テープのようなフレキシブル回路板上の３次元形状素
子内にパッケージングし、しかもそれぞれのチップを自
由に交換できるように個々のチップを独立させたままに
する構造である。信号ラインは、チップからフレキシブ
ル回路板までの全経路において接地（アース）面近傍に
置かれている。さらに、フレキシブル回路板及び弾力性
部材を使用することによって、それぞれのチップとヒー
トシンクあるいは冷却板とを確実に接触させることがで
きる。
【００２６】図１に、フレキシブル回路板上に垂直にハ
ンダ付けされた多数のチップの断面図を示す。図を簡潔
にするために、正確な縮尺で描かれていない。特に水平
方向の縮尺は、大きく誇張されている。半導体チップま
たはパッケージング基板等の電子回路素子１１が、最初
に第１の基板即ちフレキシブル回路板１４に接着剤１２
で接着されている。接着剤１２は、エポキシ接着剤でよ
い。第１のフレキシブル回路板１４の正面図、図１の矢
印２００の方向から見た図が図２である。第１のフレキ
シブル回路板１４は、好ましくは金被覆された銅配線あ
るいは他の適当な導電体を２層含み、それらは、好まし
くはＤｕＰｏｎＴ社のＫａｐｔｏｎ（登録商標）等のポ
リイミドあるいは他の適当な誘電体による薄膜誘電層を
介して分離されている。表面をむき出しにしている双方
の導電体は、電気配線される部分を除いて高分子材料に
よって保護されている。シリコーンあるいは他の高分子
材料が保護高分子材料として使用できる。導電体は、ス
クリーン印刷しても良いし、あるいはＬｅａＲｏｎａｌ
５６００Ａｕ等のフォト・イメージ・ソルダー・マスク
を使用することもできる。
【００２７】チップをフレキシブル回路板上にハンダ付
けした後、実装部全体が、第３の基板即ちプリント配線
板４１上にハンダ付けされる。弾力性部材即ちエラスト
マー３１が、第２の基板即ちフレキシブル回路板２１の
下に置かれており、チップ１１の端５１１をヒートシン
クまたは冷却板５１に対して押し付けるために必要なば
ね力を与えている。亜鉛を充填したシリコーン等の伝熱
グリースを、ヒートシンクとチップ端の間に挟んでい
る。ヒートシンクはチップから熱を放散させる。第２の
フレキシブル回路板２１は可撓性であるので、エラスト
マー３１によってチップ端とヒートシンクとの接触が良
好に保たれる。この方法は、チップを正確に並べるため
のコストを必要とせず、それぞれのチップを確実に冷却
板５１に接触させて冷却するために有効である。もし、
基板４１側からのチップの冷却を必要とする場合は、エ
ラストマー３１を、熱伝導性粒子を充填したシリコーン
等の熱伝導性高分子から作製することができる。重要な
点は、このパッケージ中のチップは物理的に独立してい
ることで、従ってそれぞれのチップを、ハンダをリフロ
ーして第２の基板にハンダ付けされた第１のフレキシブ
ル回路板１４に取り付けられているチップ１１の実装部
を取り除くことによって、それぞれのチップをいつでも
交換できる。
【００２８】図３は、フレキシブル回路板１４の孔２０
４の周辺領域を拡大した図である。チップ接点２０６と
フレキシブル回路板接点２０８との間を結合するワイヤ
１７を示している。
【００２９】図４は、図１の構造に替わる実施例であ
り、第２のフレキシブル回路板２１とチップ・パッド２
０６との間の電気的接続手段が、ＴＡＢ型フレキシブル
回路板１４である。回路板１４は、孔２０４の縁２０５
から片持ち梁状に出ているリード１５のインナー・リー
ド結合末端２０７を有し、チップ・パッド２０６にハン
ダ付け、熱圧縮ボンディング、超音波ボンディング等に
より直接結合されている。半導体チップの電気的接続の
ための単層及び多層ＴＡＢテープ（及びその製造方法）
が米国特許第５，０２８，９８３号（１９９１年７月２
日登録）に記載されている。その内容は、参照すること
により、本明細書に含まれるものとする。それによれ
ば、信号及び電源のためのリードを、誘電体層２１０の
一端から孔の縁を越えて片持ち梁状に出すことができ
る。第１のフレキシブル回路板１４は、連続的な接地面
１３（図２の見えない側の面）を一方の面に有し、電源
及び信号用リード１５及び１８をそれぞれ高分子フィル
ムを挟んで反対側の面に有す。小さい（第１の）フレキ
シブル回路板１４上の電源及び信号用リードの例は、図
２に示されている。任意の減結合コンデンサ１９（図２
で第１のフレキシブル回路板１４の見えない面に装着さ
れているので１点破線で示されている）を図２のように
第１のフレキシブル回路板１４に追加することができ
る。減結合コンデンサを装着する替わりに、特別に設計
した一枚の第１のフレキシブル回路板上に全てのコンデ
ンサを置いてもよい。
【００３０】図１に戻って、第１のフレキシブル回路板
１４上のチップのＩ／Ｏパッド２０６とライン１８と
は、ワイヤ１７によって汎用的なワイヤ結合技術を用い
て接続される。ワイヤ結合の後、チップは、エポキシま
たは他の普通にカプセルとして使用される高分子材料１
６によってカプセル化される。通常は、チップが電気的
に接続されている面がカプセル化される。この段階で
は、第１のフレキシブル回路板１４上のプローブ・パッ
ド１０２を用いて、それぞれのチップの試験及びバーン
・インをすることができる。バーン・イン及び試験の
後、第１のフレキシブル回路板１４は、図２の点線２０
０で切断される。それから、複数のチップが第２のフレ
キシブル回路板２１上の通路あるいは孔２３に挿入され
る。全てのチップは、ここで、ソルダ・リフローイング
またはホット・ガスハンダ装置等のいずれかのハンダ付
け方法により第２のフレキシブル回路板上にハンダ付け
することができる。
【００３１】主（第２の）フレキシブル回路板２１上に
は、２つの形式の通路あるいは孔２３がある。図５は、
スプリット（割れ目）のある非導電性の通路または孔２
３を示しており、ここでこの通路は、フレキシブル回路
板の両面間を電気的に導通させない。スプリット通路あ
るいは孔２３は、第２のフレキシブル回路板２１の高分
子材料をエッチングすることによって作製され（図４参
照）、第２のフレキシブル回路板２１の接地面側上の通
路の周囲の金属を取り去る。その結果、ソルダ・フィレ
ット（角に形成される帯状ハンダ）２４が第２のフレキ
シブル回路板２１の一方の面上にのみ形成され、フレキ
シブル回路板のこの面上でのみ電気的接続がなされる。
ソルダ・フィレット２４は、汎用的な液状ハンダを適用
することにより形成される。別の方法として、ハンダを
結合側の面上にめっきまたはスクリーン印刷してもよ
い。スプリット通路２３は、従って、第１のフレキシブ
ル回路板１４から第２のフレキシブル回路板２１へ、接
地ライン及び信号ラインを電気的に独立に接続すること
を可能にする。スプリット通路は２つの独立した導電性
通路２３′及び２３″を有している。それぞれの通路
は、第１のフレキシブル回路板上の１つの導体に電気的
に接続される。接地からの帰還経路を最小にするため
に、スルーめっきした導電性通路２２が、スプリット通
路の接地面接点を、第２のフレキシブル回路板２１の上
面上の接地面に接続する。これらの通路の例は、第２の
フレキシブル回路板２１の配線と共に、図５に詳細に描
かれている。図５は第２のフレキシブル回路板２１の底
面図の一部を示している。
【００３２】第１のフレキシブル回路板１４上の接地ラ
インを第２のフレキシブル回路板２１上の接地ラインに
接続する別の方法は、図６及び図７に示されている。主
フレキシブル回路板の両面上でスプリット通路２３を、
選択的にオーバー・エッチングすることによって、信号
ライン及び接地ラインが、それぞれの相当する面におけ
る通路領域でのみ露出される。第１及び第２のフレキシ
ブル回路板は双方とも、好ましくは、フレキシブルな高
分子フィルムから形成され、片面または両面に導電性ラ
インを有している。図７では、第２のフレキシブル回路
板２１は高分子フィルム５１３を有し、通路２３におい
てエッチングされて、５１５において導電体５１０を露
出し、また５１７において導電体５１４を露出してい
る。スプリット通路を使用する利点は、チップから主フ
レキシブル回路板までの全経路で連続的な接地面が得ら
れることである。
【００３３】第２のフレキシブル回路板２１は、一方の
面５０２上に導電体５０４を有し、他方の面５０８上に
導電体５０６を有有している。ソルダ・フィレット５１
０は、第１のフレキシブル回路板１４の面５１２上の導
電体１３と第２のフレキシブル回路板２１の導電体５０
４を電気的に接続している。ソルダ・フィレット５１４
は、小さいフレキシブル回路板１４の面５１６上の導電
体１８と主フレキシブル回路板２１の導電体５０６を電
気的に接続している。
【００３４】図８は、図１の構造に類似した基板の斜視
図を示している。ヒートシンクまたは冷却板５１は、構
造を明示するために省略している。さらに、図１では、
第２のフレキシブル回路板の面２上の接点を基板４１の
表面６上の接点４に電気的に接続するために、第２のフ
レキシブル回路板２１’が、下方へ向かって曲げられ更
に内側に曲げられて［Ｊ」形状を形成している。この電
気的接続は、ハンダ付け、熱圧縮ボンディング、超音波
ボンディング等の通常使用されている技術のいずれによ
るものでもよい。図８中の、図１と共通の符合は同じも
のを表している。第２のフレキシブル回路板２１’は外
側へ向かって曲がり「Ｓ」形状あるいは翼状になってお
り、それによって面８上の接点が、基板４１の面６上の
接点４に電気的に接続されている（面８は第２のフレキ
シブル回路板２１’の面２の反対の面である）。
【００３５】図１及び図８からわかるように、チップ１
１′及び隣り合う第１のフレキシブル回路板１４との間
の空間１０は、非常に小さく、もし隣り合うチップが互
いに押されたならゼロに近づく。接着剤で空間１０を充
填することにより、互いに堅く保持し合う構造を形成す
ることができる。しかしながら、もし接着剤を使用しな
ければ、チップ１１と第１のフレキシブル回路板１４を
構成するそれぞれの部品を、個々に取り外すことがで
き、不良品を容易に除去することが可能である。それぞ
れの部品間の間隔を変えることができるので、異なる厚
みのチップ（例えば処理によってチップ間厚みを変えた
り）に合わせることができる。
【００３６】図２及び図３において、リード１８の隙間
２１２を横切って誘電体層２１４と２１６の間に架かっ
ている部分は、図９のように様々な構造にすることがで
きる。リード１８は、隙間２１２に架かっている直線の
リードである。リード１８′は、矢印形状であり、それ
によって、ピンが第２のフレキシブル回路板の孔に挿入
された後に、その肩４０２が孔の正方形枠（例えば図１
５、１６、及び１７中のそれぞれ８６２′、８６４′、
及び８６６′）に対して引っ掛かるために、機械的にロ
ックされる。
【００３７】図１０は、第１のフレキシブル回路板３０
０が主フレキシブル回路板３０２に対してどの様に物理
的電気的に接続されるかを示した、部分的に分解した概
略斜視図である。本発明は、フレキシブル回路板につい
て記載されているが、フレキシブル回路板は必要ではな
く、例えばプリント回路基板、メタライズド・セラミッ
ク、及びメタライズド・シリコン・ウエハ等の硬い基板
でも（第１、第２、及び第３のフレキシブル回路板の代
わりに）使用できる。フレキシブル回路板３００は、面
３０４上に、半導体チップ及び減結合コンデンサ等の複
数の電子素子３０６を配置させることができ、それらは
ワイヤ（または他の電気的接続手段）３１４によって面
３０４上の導電体３１６に電気的に接続することができ
る。フレキシブル回路板３００の反対の面３０８にもや
はり、複数の電子回路素子３１０を配置することがで
き、それらはワイヤ（または他の電気的接続手段）３１
２によって面３０８上の図示されていない導電体に接続
されている。
【００３８】フレキシブル回路板３００は、複数のピン
状突起３１８を有しており、これについては以下に記載
する。ピン状部材３１８は、第２のフレキシブル回路板
３０２上の複数の孔３２０に挿入できるように合わされ
ている。それによって、ピン状部材３１８の導電体３１
６及び図示されていない面３０８上の導電体を、第２の
フレキシブル回路板３０２上の導電体３２２及び３２４
へ電気的に接続している。１つの実施例ではピン状部材
３１８は孔３２０に挿入されるが、ピン状部材の先端３
２６を、フレキシブル回路板３０２の導電体３２２及び
３２４等の、導電体の表面に直接ハンダ付けすることも
できる。
【００３９】１つの実施例では、ピン状部材３１８は、
第１のフレキシブル回路板３００の誘電体基板層３１１
の延長部の両面上の２つの導電体から形成されている。
この基板層３１１は、複数のピン状部材を形成するため
に、凹凸のある端を有している。それぞれのピン状部材
３１８は、各面に少なくとも１つの導電体を設けること
ができる。
【００４０】別の実施例では、図１０のピン状部材３１
８が、ＴＡＢの様なフレキシブル回路板のリードから形
成された特殊な構造となっていて、ある程度のハンダを
装填することができる。そのハンダの量は、フレキシブ
ル回路板を信頼性をもって第２の基板に任意の角度でハ
ンダ付けすることが十分可能なものである。
【００４１】パッケージ密度を向上させるためには、放
熱が許容される限り、チップを、特にメモリ・チップを
垂直に基板上またはプリント配線板上に実装することが
望ましい。しかしながら、リードを垂直に、あるいは一
般的に、任意の角度で基板上にハンダ付けすることは、
容易な作業ではない。そのハンダ接合の歩留まりと信頼
性は、大きな問題である。本明細書で開示されたリード
構造は、これらの問題を軽減し、ある角度を為す２つの
回路板間における高い歩留まりと信頼性のあるハンダ接
合を実現するものである。
【００４２】フレキシブル回路板のソルダ・ウェル構造
の立体図を図１１に示す。フレキシブル回路板は、高分
子フィルム４１１、信号ライン４１２、接地ラインまた
は電源ライン４１３、及び予備ライン４１６からなる。
これらのラインは導電体で、通常貴金属か他の金属で覆
われた銅であり、電気伝導性を有すとともにハンダに濡
れ易くする。高分子フィルム上のこれらの導電体のパタ
ーンは接続される回路によって決まる。ソルダ・ウェル
４１５は、高分子フィルム４１１の両面上の２つの導電
体の延長部分によって作られ、図１１の４４０及び図１
２の４４２のピン状構造を形成している。これらの導電
体は、双方の信号ライン、双方の接地（または電源）ラ
イン、信号ライン及び予備ラインである。ハンダは、溶
融したハンダ容器中にウェルを浸漬することによって、
または他のハンダ付着装置によってウェル内に入れられ
る。ウェル内に残るハンダの量は、導電体表面が溶融ハ
ンダに濡れる角度、導電体の延長部分の長さと幅、高分
子フィルム４１１の厚み、及び導電体の延長部分の平行
の度合に依存する。ポリイミドの前駆体等のハンダに濡
れない材料によるソルダ・ダム４１４を、ハンダ付着中
にハンダが広がること及びリフローすることを防ぐため
にウェル領域近傍に任意に設けることができる。ソルダ
・ウェルが用意されたならば、ウェルのチップを指定さ
れた角度で、せん断、精密加工、研削、あるいは他の機
械的及び化学的作業をすることによってせん断してもよ
い。その結果、図１２に示すような構造が得られる。
（ハンダを充填したピン状構造は、例えば高分子、セラ
ミック、ガラス複合体等、いずれの型式の誘電体基板を
使用しても作製することができる。）ソルダ・リフロー
イング後に基板４２２上に形成されたハンダ接合部４２
１が、図１３に示されている。リフローイング後に、ウ
ェルからハンダの一部が流れ出てリードの周囲にソルダ
・フィレット４２３を形成していることが重要である。
ソルダ・ウェル内のハンダの量は制御可能なので、それ
ぞれのソルダ・フィレットの大きさもまた制御可能であ
る。このことは、接続ピッチが小さくなるほど重要であ
る。さらに、ハンダがリードによって保持されているの
で、基板の錫メッキ前処理においてソルダ・パッド上の
ハンダの厚みを制御する必要が無い。
【００４３】ソルダ・ウェル構造を有するリードの適用
例は、ＴＡＢチップをプリント配線板または他の基板、
図１に示すような別のフレキシブル回路基板等の上に、
垂直あるいはある角度でハンダ付けすることである。こ
の適用例の側面図を図１４に示す。図では、ソルダ・フ
ィレット４３２が、ソルダ・ウェル４３３の周囲に形成
されている。
【００４４】図１の構造に戻ると、図１１の４４０及び
図１２の４４２のピン状構造は、図１のピン状構造４４
４に相当し、図１０では３１８として概略的に示されて
いる。
【００４５】図１のチップ１１を第２のフレキシブル回
路板２１接続するために、ピン状構造４４４が孔２３に
挿入される。図１５、１６、及び１７は、この孔の３種
類の可能な構成の平面図である。図１５、１６、及び１
７で、８５０、８５２、及び８５４は、それぞれ誘電体
層８５６、８５８、及び８６０の孔であり、それぞれが
図１における通路２３を形成する。面８６８、８７０、
及び８７２上のそれぞれの導電体パターン８６２、８６
４、及び８６６は、部分的に通路８５０、８５２、及び
８５４と重なるそれぞれの延長部分８６２′、８６
４′、８６６′を有する。見えない面８７４、８７６、
及び８７８上には接地面が設けられ、それぞれ通路８５
０、８５２、及び８５４を通して見える導電体の延長部
分８８０、８８２、及び８８４以外は破線で示されてい
る開口を有している。
【００４６】８６２／８８０、８６４／８８２、及び８
６６／８８４の組合せは、図１０のピン状部材３１８を
孔３２０に挿入したとき、その係合手段となる。この係
合手段は、孔３２０内のピン状部材３１８に保持力を与
える。
【００４７】ピン４４４が孔２３に挿入されるとき、２
つの独立した接点が作られる。このことは図１８に示さ
れており、この図は、図７の通路２３付近の拡大図であ
る。ピン４４４の信号側は面８０２であり、接地側は面
８０４である。面８０２及び８０４は誘電体８０６によ
って分けられている。ソルダ・フィレット８０８は、第
１のフレキシブル回路板４４４の導電体８０２を第２の
フレキシブル回路板８２２の上面の配線８１０に接続し
ている。ソルダ・フィレット８１２は、第２のフレキシ
ブル回路板８２２の接地面８１４を第１のフレキシブル
回路板４４４の導電体８０４に接続している。突出部８
１４が、ピン４４４の挿入によって上方に突き上げられ
ていることに注意されたい。なお、第１図は組立後の最
終状態を示し、第１８図はフレキシブル回路板８２２の
下側に位置するピン４４４を孔２３に挿入して組立てる
状態を示しており、上下の位置関係が反転していること
に注意されたい。この突出部として可能な形状は、図１
５から１７に示されている。ソルダ・フィレット８０８
及び８１２を加熱することによってピン４４４を取り除
くことが可能であるので、結合面８０２／８１０と８０
４／８１４の間の密着した接点を交換することができ
る。面８０４は、（図９に示す）点線４０４で短く切断
することによって、２つのソルダ・フィレット８０８と
８１２が橋架けする可能性を極力少なくしている。この
処理は、全てのリードについて行うわけにはいかない。
なぜなら、接地面の接続部を試験用に残しておかなけれ
ばならないからである。１つの設計例では、第１のフレ
キシブル回路板の両端の２つの接地リードを、読み出し
パッドに接続して残しておく。ソルダ・フィレット８０
８と８１２は、各チップとフレキシブル回路板を第２の
フレキシブル回路板に挿入した状態で、全てのピンをま
とめてウェーブ・ソルダリングするか、または好ましく
は一度に一列のピンをハンダ付けすることによって同時
に形成される。このハンダ結合を行うための装置は、米
国特許第４，８９８，１１７号に記載されている。この
特許の内容は、参照することにより本明細書に含まれる
ものとする。
【００４８】上記の実施例は、単に本発明の原理を示し
たものである。本発明の原理を実施し、その趣旨と範囲
に含まれる他の様々な修飾や変形が、この技術分野にお
ける技術者によって考えられるであろう。
【００４９】
【発明の効果】本発明によって、メモリ及び論理集積回
路チップをパッケージするために有効に利用できる新規
の及び改良された３次元パッケージ構造が実現される。
【図面の簡単な説明】
【図１】本発明による構造の断面図であり、複数の素子
が複数の第１の基板上に実装され、第１の基板の端は第
２の基板に電気的に接続され、第２の基板は弾性材を間
に介して第３の基板上に配置されている。
【図２】図１の第１の基板の見えない面に結合された電
子素子を含む、第１の基板の平面図である。
【図３】電子素子の接点が第１の基板上の導電体に電気
的に接続された図２の一部の拡大図である。
【図４】電子素子の接点を第１の基板上の導電体に電気
的に接続するための手段である片持ち梁状リードの別の
例を示す、図１の一部の拡大図である。
【図５】図４の第２の基板の接続領域の底面図である。
【図６】第２の基板と第３の基板とを電気的に接続する
ための図１の方法の別の例の部分図である。
【図７】図６の第１と第２の基板の接続部の拡大図であ
る。
【図８】図８の構造の部分的斜視図である。
【図９】図２に示す隙間２１２に架かる導電体１８の一
部の２つの例である。
【図１０】第２の基板の複数の孔に挿入するための複数
の導電体実装部を有す第１の基板の一部の概略的な分解
図である。
【図１１】図１０に示された孔に挿入することができる
ハンダ付けされたリード実装部の詳細図である。このリ
ード実装部はリードに対して直角にせん断されている。
【図１２】直角以外の角度でせん断されたリード実装部
である。
【図１３】基板上の導電体表面に対して直角以外の角度
でハンダ付けされた図１１及び図１２のリード実装部の
斜視図である。
【図１４】基板上の導電体表面に対して直角にハンダ付
けされた図１１のリード実装部の側面図である。
【図１５】図５のスプリット通路孔２３の、別の設計で
ある。
【図１６】図５のスプリット通路孔２３の、別の設計で
ある。
【図１７】図５のスプリット通路孔２３の、別の設計で
ある。
【図１８】図７の通路接続部分の拡大断面図である。
【符合の説明】
４ 接点 １１ 電子回路素子 １２ 接着剤 １３ 接地面 １４ 第１のフレキシブル回路板 １５ 電源ライン １６ カプセル体 １７ 配線 １８ 信号ライン １９ 減結合コンデンサ ２１ 第２のフレキシブル回路板 ２２ 導電性通路 ２３ 孔 ２４ ソルダ・フィレット ３１ エラストマー ４１ 基板 ５１ ヒートシンクまたは冷却板 ２０６ チップＩ／Ｏ接点 ２１２ リード橋架け隙間 ２１４ 誘電体層 ３１８ ピン状部材 ４１５ ソルダ・ウェル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 1/18 Ｓ 7128−4Ｅ (72)発明者 ポール・ウィリアム・コテウス アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、クインラン・ストリ ート 2742 (72)発明者 イオアニス・ダミアナキス カナダ国 ケベック州モントリオール、シ ャンパヌアー・アパートメント１ 7810 (72)発明者 グレン・ウォルデン・ジョンソン アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、バーチ・ストリート 2819 (72)発明者 ピーター・ジェラルド・レダーマン アメリカ合衆国10566 ニューヨーク州ピ ークスキル、スティーブンソン・アベニュ ー 54 (72)発明者 リンダ・カロリン・マシュー アメリカ合衆国10566 ニューヨーク州ピ ークスキル、ビラ・ドライブ 60 (72)発明者 ローレンス・シャングウェイ・モック アメリカ合衆国10598 ニューヨーク州ヨ ークタウン・ハイツ、ナンバー408、フロ ント・ストリート 1766 (56)参考文献 特開 昭58−175399（ＪＰ，Ａ)

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】第１の面、第２の面及び第１端部を有する
    第１基板と、 上記第１の面に設けられた第１導電体と、 上記第２の面に設けられた第２導電体と、 導電体が表面に設けられた第２基板とを有し、 上記第１導電体は、第１の片持ち梁状リードとして、上
    記第１端部を越えて片持ち梁状に出た部分を有し、 上記第２導電体は、第２の片持ち梁状リードとして、上
    記第１端部を越えて片持ち梁状に出た部分を有し、 上記第１の片持ち梁状リード及び上記第２の片持ち梁状
    リードは、平行でかつそれらの間の空間を挟んで互いに
    向かいあってリード部を形成し、該リード部の上記空間
    にハンダが充填され、そして上記リード部が上記第２基
    板の導電体に接続されていることを特徴とする回路パッ
    ケージ構造。
  2. 【請求項２】上記第２基板は上記リード部を受け入れる
    開孔を有し、該開孔に受け入れられた上記リード部が上
    記第２基板の導電体に接続されていることを特徴とする
    請求項１記載の回路パッケージ構造。
  3. 【請求項３】第１基板の表面に配線導電体及び該配線導
    電体に接続された回路素子が設けられ、上記第１基板の
    第１端部を超えて上記配線導電体が突出してリード部を
    形成し、そして上記第１基板の第２端部に上記回路素子
    の端部が整列された回路アセンブリと、 上記第１基板の第１端部に対面する第１の面を有し、上
    記リード部を受け入れる開孔及び上記リード部に接続さ
    れる配線導電体を有する第２基板と、 上記第２基板の上記第１の面の裏側の第２の面に対し
    て、第１の面が対面して配置された弾力性部材と、 該弾力性部材の上記第１の面の裏側の第２の面に接して
    配置された第３基板と、 上記回路素子の端部に接触して配置され、上記回路アセ
    ンブリを上記第３基板の方向に押しつける冷却板とを有
    する回路パッケージ構造。
  4. 【請求項４】上記第３基板は配線導電体を有し、該配線
    導電体に上記第２基板の配線導電体が接続されているこ
    とを特徴とする請求項３記載の回路パッケージ構造。
  5. 【請求項５】上記第２基板は、可撓性であることを特徴
    とする請求項４記載の回路パッケージ構造。
  6. 【請求項６】上記第１基板の第１の面及び第２の面には
    第１及び第２配線導電体がそれぞれ設けられ、 上記第１配線導電体は、第１の片持ち梁状リードとし
    て、上記第１端部を越えて片持ち梁状に出た部分を有
    し、 上記第２配線導電体は、第２の片持ち梁状リードとし
    て、上記第１端部を越えて片持ち梁状に出た部分を有
    し、 上記第１の片持ち梁状リード及び上記第２の片持ち梁状
    リードは、平行でかつそれらの間の空間を挟んで互いに
    向かいあってリード部を形成し、該リード部の上記空間
    にハンダが充填され、そして上記リード部が上記第２基
    板の開孔に挿入されて上記配線導電体に接続されている
    ことを特徴とする請求項３記載の回路パッケージ構造。
  7. 【請求項７】上記第１基板の第１の面及び第２の面には
    第１及び第２配線導電体がそれぞれ設けられ、 上記第１基板の上記第１端部は少なくとも１つの突起部
    を有し、 上記第１配線導電体は上記突起部まで延長された第１部
    分を有し、 上記第２配線導電体は上記突起部まで延長された第２部
    分を有し、 上記第１部分及び第２部分は互いに向かい合って平行に
    されてリード部を形成し、該リード部が上記第２基板の
    開孔に挿入されて上記配線導電体に接続されていること
    を特徴とする請求項３記載のパッケージ構造。
JP5117467A 1992-06-24 1993-05-19 回路パッケージ構造 Expired - Lifetime JPH0767002B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US903838 1992-06-24
US07/903,838 US5343366A (en) 1992-06-24 1992-06-24 Packages for stacked integrated circuit chip cubes

Publications (2)

Publication Number Publication Date
JPH0661606A JPH0661606A (ja) 1994-03-04
JPH0767002B2 true JPH0767002B2 (ja) 1995-07-19

Family

ID=25418149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5117467A Expired - Lifetime JPH0767002B2 (ja) 1992-06-24 1993-05-19 回路パッケージ構造

Country Status (4)

Country Link
US (1) US5343366A (ja)
EP (1) EP0575806B1 (ja)
JP (1) JPH0767002B2 (ja)
DE (1) DE69308390D1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355976B1 (en) * 1992-05-14 2002-03-12 Reveo, Inc Three-dimensional packaging technology for multi-layered integrated circuits
US6205654B1 (en) 1992-12-11 2001-03-27 Staktek Group L.P. Method of manufacturing a surface mount package
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
JP2856642B2 (ja) * 1993-07-16 1999-02-10 株式会社東芝 半導体装置及びその製造方法
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
FR2709020B1 (fr) * 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5668702A (en) * 1994-04-21 1997-09-16 Nassimi; Shary Combination axial and surface mount cylindrical package containing one or more electronic components
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
US5644475A (en) * 1994-09-30 1997-07-01 Allen-Bradley Company, Inc. Solder mask for a finger connector on a single in-line package module
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5514907A (en) * 1995-03-21 1996-05-07 Simple Technology Incorporated Apparatus for stacking semiconductor chips
US5644473A (en) * 1995-08-21 1997-07-01 Mitsubishi Semiconductor America, Inc. Carriers for IC packages
US5664681A (en) * 1995-08-24 1997-09-09 Mitsubishi Semiconductor America, Inc. Multiple device carrier
US5629839A (en) * 1995-09-12 1997-05-13 Allen-Bradley Company, Inc. Module interconnect adapter for reduced parasitic inductance
WO1997018587A1 (en) * 1995-11-13 1997-05-22 Micron Technology, Inc. Semiconductor interlayer staggered contact structure
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US6551857B2 (en) 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
AU7592198A (en) * 1997-05-23 1998-12-11 Alpine Microsystems, Inc. A system and method for packaging integrated circuits
JP3012555B2 (ja) * 1997-05-29 2000-02-21 神戸日本電気ソフトウェア株式会社 多面体ｉｃパッケージ
US6215192B1 (en) * 1997-06-12 2001-04-10 Matsushita Electric Industrial Co., Ltd. Integrated circuit package and integrated circuit package control system
US5944199A (en) * 1997-11-25 1999-08-31 Micron Technology, Inc. Integrated circuit package support system
JP3718039B2 (ja) * 1997-12-17 2005-11-16 株式会社日立製作所 半導体装置およびそれを用いた電子装置
DE19801312A1 (de) * 1998-01-15 1999-07-22 Siemens Ag Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE19808986A1 (de) * 1998-03-03 1999-09-09 Siemens Ag Halbleiterbauelement mit mehreren Halbleiterchips
KR100265566B1 (ko) * 1998-05-12 2000-09-15 김영환 칩 스택 패키지
KR100285664B1 (ko) 1998-05-15 2001-06-01 박종섭 스택패키지및그제조방법
KR100293815B1 (ko) * 1998-06-30 2001-07-12 박종섭 스택형 패키지
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6219237B1 (en) 1998-08-31 2001-04-17 Micron Technology, Inc. Structure and method for an electronic assembly
US6392296B1 (en) 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6586835B1 (en) 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
US6281042B1 (en) * 1998-08-31 2001-08-28 Micron Technology, Inc. Structure and method for a high performance electronic packaging assembly
US6320253B1 (en) 1998-09-01 2001-11-20 Micron Technology, Inc. Semiconductor device comprising a socket and method for forming same
US6295220B1 (en) 1998-11-03 2001-09-25 Zomaya Group, Inc. Memory bar and related circuits and methods
US6190425B1 (en) 1998-11-03 2001-02-20 Zomaya Group, Inc. Memory bar and related circuits and methods
US6255852B1 (en) 1999-02-09 2001-07-03 Micron Technology, Inc. Current mode signal interconnects and CMOS amplifier
JP2003501812A (ja) * 1999-05-31 2003-01-14 ティーワイシーオー エレクトロニクス ロジスティック エイジー インテリジェント型のパワーモジュール
US6617671B1 (en) 1999-06-10 2003-09-09 Micron Technology, Inc. High density stackable and flexible substrate-based semiconductor device modules
US7554829B2 (en) 1999-07-30 2009-06-30 Micron Technology, Inc. Transmission lines for CMOS integrated circuits
US6572387B2 (en) 1999-09-24 2003-06-03 Staktek Group, L.P. Flexible circuit connector for stacked chip module
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
US6608763B1 (en) 2000-09-15 2003-08-19 Staktek Group L.P. Stacking system and method
US6780770B2 (en) 2000-12-13 2004-08-24 Medtronic, Inc. Method for stacking semiconductor die within an implanted medical device
US6462408B1 (en) 2001-03-27 2002-10-08 Staktek Group, L.P. Contact member stacking system and method
JP4166035B2 (ja) * 2001-06-18 2008-10-15 富士通テン株式会社 高周波回路部品の実装構造、実装方法及び実装装置
US6956284B2 (en) 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20030234443A1 (en) 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US6914324B2 (en) 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6940729B2 (en) 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US7371609B2 (en) 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7485951B2 (en) 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US7101770B2 (en) 2002-01-30 2006-09-05 Micron Technology, Inc. Capacitive techniques to reduce noise in high speed interconnections
US7235457B2 (en) 2002-03-13 2007-06-26 Micron Technology, Inc. High permeability layered films to reduce noise in high speed interconnects
KR100439128B1 (ko) * 2002-04-16 2004-07-07 삼성전자주식회사 테이프 캐리어 패키지용 탭 테이프
US7402897B2 (en) 2002-08-08 2008-07-22 Elm Technology Corporation Vertical system integration
US7542304B2 (en) 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
US7100814B2 (en) * 2004-02-18 2006-09-05 Cardiac Pacemakers, Inc. Method for preparing integrated circuit modules for attachment to printed circuit substrates
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7542297B2 (en) * 2004-09-03 2009-06-02 Entorian Technologies, Lp Optimized mounting area circuit module system and method
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
US7033861B1 (en) * 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP4728708B2 (ja) * 2005-06-17 2011-07-20 日本電気株式会社 配線基板及びその製造方法
KR100725363B1 (ko) * 2005-07-25 2007-06-07 삼성전자주식회사 회로 기판 및 그 제조 방법
US7466562B2 (en) * 2006-07-20 2008-12-16 International Business Machines Corporation Toolless method for alignment, retention, connection, termination and test on printed circuit boards
US7417310B2 (en) * 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7672142B2 (en) * 2007-01-05 2010-03-02 Apple Inc. Grounded flexible circuits
US7968989B2 (en) * 2008-06-27 2011-06-28 Integrated Device Technology, Inc Multi-package slot array
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
KR102190382B1 (ko) 2012-12-20 2020-12-11 삼성전자주식회사 반도체 패키지
US8754518B1 (en) * 2013-01-22 2014-06-17 Freescale Semiconductor, Inc. Devices and methods for configuring conductive elements for a semiconductor package
JP6331266B2 (ja) * 2013-05-24 2018-05-30 セイコーエプソン株式会社 センサーユニット並びに電子機器および運動体
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
PL238716B1 (pl) * 2019-07-30 2021-09-27 Golofit Krzysztof Przestrzenny układ scalony

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2602413A (en) * 1948-08-13 1952-07-08 Aluminum Co Of America Aluminous brazing product and method of brazing
US2568242A (en) * 1948-11-08 1951-09-18 Metals & Controls Corp Electrical contact
US3113248A (en) * 1960-07-13 1963-12-03 Sperry Rand Corp Electrical assembly of modules
US3152288A (en) * 1962-04-06 1964-10-06 Mittler Sheldon Circuit assembly
US3316455A (en) * 1965-08-31 1967-04-25 Westinghouse Electric Corp Flat-pack circuit modules assembly
US3492538A (en) * 1967-09-07 1970-01-27 Thomas & Betts Corp Removable stack interconnection system
US3515949A (en) * 1967-11-22 1970-06-02 Bunker Ramo 3-d flatpack module packaging technique
US3705332A (en) * 1970-06-25 1972-12-05 Howard L Parks Electrical circuit packaging structure and method of fabrication thereof
US3766439A (en) * 1972-01-12 1973-10-16 Gen Electric Electronic module using flexible printed circuit board with heat sink means
US4426689A (en) * 1979-03-12 1984-01-17 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4266282A (en) * 1979-03-12 1981-05-05 International Business Machines Corporation Vertical semiconductor integrated circuit chip packaging
US4237522A (en) * 1979-06-29 1980-12-02 International Business Machines Corporation Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US4396140A (en) * 1981-01-27 1983-08-02 Bell Telephone Laboratories, Incorporated Method of bonding electronic components
DE3209914A1 (de) * 1982-03-18 1983-09-29 Robert Bosch Gmbh, 7000 Stuttgart Hoergeraet mit einer verstaerkerschaltung
US4549200A (en) * 1982-07-08 1985-10-22 International Business Machines Corporation Repairable multi-level overlay system for semiconductor device
US4658332A (en) * 1983-04-04 1987-04-14 Raytheon Company Compliant layer printed circuit board
US4574331A (en) * 1983-05-31 1986-03-04 Trw Inc. Multi-element circuit construction
US4770640A (en) * 1983-06-24 1988-09-13 Walter Howard F Electrical interconnection device for integrated circuits
US4517625A (en) * 1983-11-09 1985-05-14 Lockheed Corporation Circuit board housing with zero insertion force connector
JPS6188547A (ja) * 1984-10-05 1986-05-06 Fujitsu Ltd 半導体装置
US4894706A (en) * 1985-02-14 1990-01-16 Nippon Telegraph And Telephone Corporation Three-dimensional packaging of semiconductor device chips
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US4703984A (en) * 1985-10-28 1987-11-03 Burroughs Corporation Flexible access connector with miniature slotted pads
US4661887A (en) * 1985-10-31 1987-04-28 Motorola, Inc. Surface mountable integrated circuit packages having solder bearing leads
DE3609170C1 (de) * 1986-03-19 1987-10-08 Chemie Filter Gmbh Verfahren Elektronisches Geraet mit aufeinandergestapelten Hauptmodulen
JPS62260354A (ja) * 1986-05-06 1987-11-12 Mitsubishi Electric Corp 半導体装置
US5031072A (en) * 1986-08-01 1991-07-09 Texas Instruments Incorporated Baseboard for orthogonal chip mount
DE3684602D1 (de) * 1986-10-08 1992-04-30 Ibm Verfahren zum herstellen von loetkontakten fuer ein keramisches modul ohne steckerstifte.
GB8626827D0 (en) * 1986-10-11 1986-12-10 Microelectronics & Computer Minimodule connector
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4868712A (en) * 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US4790894A (en) * 1987-02-19 1988-12-13 Hitachi Condenser Co., Ltd. Process for producing printed wiring board
US4755866A (en) * 1987-02-27 1988-07-05 United Technologies Corporation Electronic circuit module
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US5040052A (en) * 1987-12-28 1991-08-13 Texas Instruments Incorporated Compact silicon module for high density integrated circuits
JPH01289191A (ja) * 1988-05-16 1989-11-21 Pioneer Electron Corp 三次元プリント配線基板構造
EP0354708A3 (en) * 1988-08-08 1990-10-31 Texas Instruments Incorporated General three dimensional packaging
US4916575A (en) * 1988-08-08 1990-04-10 Asten Francis C Van Multiple circuit board module
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4956746A (en) * 1989-03-29 1990-09-11 Hughes Aircraft Company Stacked wafer electronic package
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US5037311A (en) * 1989-05-05 1991-08-06 International Business Machines Corporation High density interconnect strip
US4953058A (en) * 1989-09-01 1990-08-28 General Dynamics Corporation, Space Systems Div. Modular segment adapted to provide a passively cooled housing for heat generating electronic modules
US4972298A (en) * 1989-09-08 1990-11-20 International Business Machines Corporation High density circuit assembly
DE3931238A1 (de) * 1989-09-19 1991-03-28 Siemens Ag Vielfach-chip-modul und verfahren zu dessen herstellung
FI914475A7 (fi) * 1990-01-24 1991-09-24 Jury Dimitrievich Sasov Kolmiulotteinen elektroninen laite ja menetelmä sen valmistamiseksi
US5057907A (en) * 1990-06-11 1991-10-15 National Semiconductor Corp. Method and structure for forming vertical semiconductor interconnection
US5041903A (en) * 1990-06-11 1991-08-20 National Semiconductor Corp. Vertical semiconductor interconnection method and structure
US5050039A (en) * 1990-06-26 1991-09-17 Digital Equipment Corporation Multiple circuit chip mounting and cooling arrangement
US5003429A (en) * 1990-07-09 1991-03-26 International Business Machines Corporation Electronic assembly with enhanced heat sinking
US5113314A (en) * 1991-01-24 1992-05-12 Hewlett-Packard Company High-speed, high-density chip mounting

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200142951A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지

Also Published As

Publication number Publication date
EP0575806B1 (en) 1997-03-05
EP0575806A3 (ja) 1994-03-16
JPH0661606A (ja) 1994-03-04
DE69308390D1 (de) 1997-04-10
US5343366A (en) 1994-08-30
EP0575806A2 (en) 1993-12-29

Similar Documents

Publication Publication Date Title
JPH0661606A (ja) 回路パッケージ構造
EP0120500B1 (en) High density lsi package for logic circuits
EP1005086B1 (en) Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate
US6028358A (en) Package for a semiconductor device and a semiconductor device
US5367435A (en) Electronic package structure and method of making same
CN100561737C (zh) 中心焊点芯片的叠层球栅极阵列封装件及其制造方法
KR100459970B1 (ko) 반도체 장치 및 그 제조 방법과, 회로기판 및 전자기기
KR100319608B1 (ko) 적층형 반도체 패키지 및 그 제조방법
EP0213575B1 (en) Method of manufacturing a semiconductor device employing a film carrier tape
JPH07240496A (ja) 半導体装置、その製造方法、半導体素子のテスト方法、そのテスト基板およびそのテスト基板の製造方法
JPH05211281A (ja) 段状電子装置パッケージ
KR20010072583A (ko) 적층화 집적 회로 패키지
WO1992005583A1 (fr) Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs
JPWO2001026155A1 (ja) 半導体装置及びその製造方法、製造装置、回路基板並びに電子機器
US20010010396A1 (en) Semiconductor device and semiconductor module using the same
JPH05205832A (ja) フレキシブルテープ構造及びフレキシブルテープ形成プロセス
US6222738B1 (en) Packaging structure for a semiconductor element flip-chip mounted on a mounting board having staggered bump connection location on the pads and method thereof
KR100510316B1 (ko) 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
JP2722451B2 (ja) 半導体装置
JP2748771B2 (ja) フィルムキャリア半導体装置及びその製造方法
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH0751794Y2 (ja) 半導体の実装構造
JPH04181792A (ja) 印刷配線板の接続装置
JPH0629443A (ja) 混成集積回路の製造方法
JPH04151891A (ja) 電子部品の接続装置