JPH076806B2 - 容量差−周波数変換器 - Google Patents
容量差−周波数変換器Info
- Publication number
- JPH076806B2 JPH076806B2 JP11571586A JP11571586A JPH076806B2 JP H076806 B2 JPH076806 B2 JP H076806B2 JP 11571586 A JP11571586 A JP 11571586A JP 11571586 A JP11571586 A JP 11571586A JP H076806 B2 JPH076806 B2 JP H076806B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- capacitor
- integrator
- capacitance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000001360 synchronised effect Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005259 measurement Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 圧力，流量，湿度等の物理量を検出するのに最近は容量
型センサーが多く用いられている。本発明は、これら容
量型センサの信号処理に関する。
型センサーが多く用いられている。本発明は、これら容
量型センサの信号処理に関する。
（従来の技術） 未知容量を測定する最も一般的な方法は交流ブリッジ法
である。この方法は測定精度は高いが、結果をディジタ
ル量で取り出すには増幅器，検波器，アナログ・ディジ
タル変換器を必要とするため測定装置が複雑で高価にな
る。未知容量でディジタル量として検出するより簡単な
方法として、容量変化を周波数変化として検出する発振
器方式があり、この方式は遠隔測定にも適しているの
で、各種容量型センサの信号処理方法として注目されて
いる。発振器としては従来、マルチバイブレータやコレ
クタ同調発振器が用いられている。
である。この方法は測定精度は高いが、結果をディジタ
ル量で取り出すには増幅器，検波器，アナログ・ディジ
タル変換器を必要とするため測定装置が複雑で高価にな
る。未知容量でディジタル量として検出するより簡単な
方法として、容量変化を周波数変化として検出する発振
器方式があり、この方式は遠隔測定にも適しているの
で、各種容量型センサの信号処理方法として注目されて
いる。発振器としては従来、マルチバイブレータやコレ
クタ同調発振器が用いられている。
（発明が解決しようとする問題点） 一般に容量型センサの容量変化はそのオフセット（固
定）容量に比較して極めて小さい。従って、上記発振器
方式では高い感度を期待できない。本発明はこの問題点
を解決すべく創案されたものであり、二つの容量の差を
周波数に変換する発振器を提供することを目的としてい
る。
定）容量に比較して極めて小さい。従って、上記発振器
方式では高い感度を期待できない。本発明はこの問題点
を解決すべく創案されたものであり、二つの容量の差を
周波数に変換する発振器を提供することを目的としてい
る。
（問題点を解決するための手段） 前記目的を解決するべく本発明による容量差−周波数変
換器は、少なくとも一方が物理量に応じて変化する二つ
の容量（Cx,Cy）がクロック毎に一定電圧（Vc）によっ
て充電され、前記各容量の充電電荷の差分（CxVc−CyV
c）が累積されて得られるスイッチドキャパシタ積分器
の出力が、コンパレータに入力されて基準電圧と一致し
たときに、リセットパルスが発生されるよう構成された
容量差−周波数変換器であって、前記クロックは、Cxの
放電とCyの充電を行なう正相クロックと、容量Cxの充電
と容量Cyの放電を行なう逆相クロックとの２相クロック
からなり、前記リセットパルスは前記逆相クロックと同
期した容量差−周波数変換出力であり、前記リセットパ
ルスによって前記スイッチドキャパシタ積分器の容量が
すべてリセットされるようにしたことを特徴とするもの
である。
換器は、少なくとも一方が物理量に応じて変化する二つ
の容量（Cx,Cy）がクロック毎に一定電圧（Vc）によっ
て充電され、前記各容量の充電電荷の差分（CxVc−CyV
c）が累積されて得られるスイッチドキャパシタ積分器
の出力が、コンパレータに入力されて基準電圧と一致し
たときに、リセットパルスが発生されるよう構成された
容量差−周波数変換器であって、前記クロックは、Cxの
放電とCyの充電を行なう正相クロックと、容量Cxの充電
と容量Cyの放電を行なう逆相クロックとの２相クロック
からなり、前記リセットパルスは前記逆相クロックと同
期した容量差−周波数変換出力であり、前記リセットパ
ルスによって前記スイッチドキャパシタ積分器の容量が
すべてリセットされるようにしたことを特徴とするもの
である。
第１図は本発明の容量差−周波数変換器のブロック図で
あり、図において１は二つの容量に充電される電荷の差
を累積してこれに比例する電圧を出力するスイッチドキ
ャパシタ差動積分器、２は該積分器を構成するスイッチ
の開閉を制御するクロックパルス発生器、３は積分器１
の出力電圧を基準電圧６と比較するコンパレータ、４は
コンパレータ３がその状態を反転する度毎に積分器１を
リセットするためのリセットパルス発生器、５は積分器
１の入力電圧である。容量差に比例する周波数は端子41
から出力される。
あり、図において１は二つの容量に充電される電荷の差
を累積してこれに比例する電圧を出力するスイッチドキ
ャパシタ差動積分器、２は該積分器を構成するスイッチ
の開閉を制御するクロックパルス発生器、３は積分器１
の出力電圧を基準電圧６と比較するコンパレータ、４は
コンパレータ３がその状態を反転する度毎に積分器１を
リセットするためのリセットパルス発生器、５は積分器
１の入力電圧である。容量差に比例する周波数は端子41
から出力される。
（作用） 二つの容量をCxとCy,積分器１の入力電圧５をVcとする
と、二つの容量に充電される電荷はそれぞれCxVc,CyVc
となる。スイッチドキャパシタ差動積分器１はクロック
パルス発生器２からのクロックパルスに同期して両電荷
の差に比例する電圧を発生するので、クロック周波数fc
の１サイクルで Vo＝Ｋ（Cx−Cy）Vc （１） の電圧を出力する。ここで、Ｋは比例定数である。この
電圧をｎ回累積して出力電圧が基準電圧源６の電圧Vrに
等しくなつたとすれば、累積回数ｎは次式で与えられ
る。
と、二つの容量に充電される電荷はそれぞれCxVc,CyVc
となる。スイッチドキャパシタ差動積分器１はクロック
パルス発生器２からのクロックパルスに同期して両電荷
の差に比例する電圧を発生するので、クロック周波数fc
の１サイクルで Vo＝Ｋ（Cx−Cy）Vc （１） の電圧を出力する。ここで、Ｋは比例定数である。この
電圧をｎ回累積して出力電圧が基準電圧源６の電圧Vrに
等しくなつたとすれば、累積回数ｎは次式で与えられ
る。
この時、コンパレータ３が状態を反転するのでリセット
パルス発生器４はリセット信号を発生し、積分器１をリ
セットする。リセット信号はクロックパルス発生器２か
らのクロック周期のｎサイクル毎に発生するので、リセ
ット信号周波数ｆは となり、容量差ΔＣ＝Cx−Cyに比例する。
パルス発生器４はリセット信号を発生し、積分器１をリ
セットする。リセット信号はクロックパルス発生器２か
らのクロック周期のｎサイクル毎に発生するので、リセ
ット信号周波数ｆは となり、容量差ΔＣ＝Cx−Cyに比例する。
（実施例） 第２図は本発明の実施例であって、スイッチドキャパシ
タ積分器１は演算増幅器101と４つのキャパシタCx,Cy,C
f,Ch,およびスイッチ121〜129で構成されている。各ス
イッチの横に記されているφとは、当該スイッチをオ
ンにする２相クロックパルスであってクロックパルス発
生器２から出力されている。前記φとはそれぞれ正相
クロックパルスと逆相クロックパルスである。この積分
器は以下の様に作動する。クロック時にキャパシタCx
はスイツチ121と129およびキャパシタChを会して図示の
極性で入力電圧Vcに充電される。一方、キャパシタCyは
φクロック時にスイッチ124とスイッチ129及びキャパシ
タChを介して放電する。従って、φクロック終了時にキ
ャパシタCxに充電されている電荷はCxVcであり、キャパ
シタCyの電荷はゼロとなっている。次のφクロック時に
キャパシタCxはスイッチ122とスイッチ126及びキャパシ
タCfを介して放電し、半クロックサイクル前にCxに充電
されていた電荷CxVcはキャパシタCfに移る。一方、これ
と同時刻に、キャパシタCyにはスイッチ123とスイッチ1
26及びキャパシタCfを介して図示の極性でCyVcの電荷が
充電される。この充電に伴い、これと同量の電荷がキャ
パシタCfに図示とは逆の極性で充電される。従ってφク
ロック時にCfには、図示と同じ極性のCxVcの電荷と、図
示とは逆の極性のCyVcの電荷が充電されるので、図示の
極性でCfに充電される正味の電荷は（Cx−Cy）Vcとな
る。この正味の電荷によって、キャパシタCfの端子間電
圧は（Cx−Cy）Vc/Cfだけ増加する。この端子間電圧は
φクロック時の積分器出力となるので、（１）式の比例
定数Ｋは1/Cfとなる。
タ積分器１は演算増幅器101と４つのキャパシタCx,Cy,C
f,Ch,およびスイッチ121〜129で構成されている。各ス
イッチの横に記されているφとは、当該スイッチをオ
ンにする２相クロックパルスであってクロックパルス発
生器２から出力されている。前記φとはそれぞれ正相
クロックパルスと逆相クロックパルスである。この積分
器は以下の様に作動する。クロック時にキャパシタCx
はスイツチ121と129およびキャパシタChを会して図示の
極性で入力電圧Vcに充電される。一方、キャパシタCyは
φクロック時にスイッチ124とスイッチ129及びキャパシ
タChを介して放電する。従って、φクロック終了時にキ
ャパシタCxに充電されている電荷はCxVcであり、キャパ
シタCyの電荷はゼロとなっている。次のφクロック時に
キャパシタCxはスイッチ122とスイッチ126及びキャパシ
タCfを介して放電し、半クロックサイクル前にCxに充電
されていた電荷CxVcはキャパシタCfに移る。一方、これ
と同時刻に、キャパシタCyにはスイッチ123とスイッチ1
26及びキャパシタCfを介して図示の極性でCyVcの電荷が
充電される。この充電に伴い、これと同量の電荷がキャ
パシタCfに図示とは逆の極性で充電される。従ってφク
ロック時にCfには、図示と同じ極性のCxVcの電荷と、図
示とは逆の極性のCyVcの電荷が充電されるので、図示の
極性でCfに充電される正味の電荷は（Cx−Cy）Vcとな
る。この正味の電荷によって、キャパシタCfの端子間電
圧は（Cx−Cy）Vc/Cfだけ増加する。この端子間電圧は
φクロック時の積分器出力となるので、（１）式の比例
定数Ｋは1/Cfとなる。
リセットパルス発生器４はこの積分器出力が基準電圧Vr
に達する度毎にスイツチ125と127をオンにし、キャパシ
タCf上に蓄積された電荷を放電して積分器１をリセット
とする。なお、キャパシタChはφクロック時の積分器出
力をサンプルし、クロック時にこの電圧をホールドす
る作用を行っている。
に達する度毎にスイツチ125と127をオンにし、キャパシ
タCf上に蓄積された電荷を放電して積分器１をリセット
とする。なお、キャパシタChはφクロック時の積分器出
力をサンプルし、クロック時にこの電圧をホールドす
る作用を行っている。
第３図は上記作動原理をより一層理解するための動作波
形図である。本図では、第２図のコンパレータ３は積分
器１の出力電圧と基準電圧Vrとを比較し、この結果をφ
クロック期間中ホールドするＤフリップフロップを含ん
でいるものとしている。上述の作動原理から明らかなよ
うに、積分器１の出力はφクロック毎に（Cx−Cy）Vc/C
fだけ増加し、この出力が基準電圧Vrに達するとリセッ
トパルス発生器４からリセットパルスが出力され、積分
器１はリセットされる。リセットパルスから次のリセッ
トパルスまでに要するクロック信号φのサイクル数ｎは
ｎ（Cx−Cy）Vc/Cf＝Vrから（２）式のように求まり、
これによりリセットパルス（出力）周波数ｆに対する
（３）式が得られる。
形図である。本図では、第２図のコンパレータ３は積分
器１の出力電圧と基準電圧Vrとを比較し、この結果をφ
クロック期間中ホールドするＤフリップフロップを含ん
でいるものとしている。上述の作動原理から明らかなよ
うに、積分器１の出力はφクロック毎に（Cx−Cy）Vc/C
fだけ増加し、この出力が基準電圧Vrに達するとリセッ
トパルス発生器４からリセットパルスが出力され、積分
器１はリセットされる。リセットパルスから次のリセッ
トパルスまでに要するクロック信号φのサイクル数ｎは
ｎ（Cx−Cy）Vc/Cf＝Vrから（２）式のように求まり、
これによりリセットパルス（出力）周波数ｆに対する
（３）式が得られる。
第４図は、第２図の実施例において、Vc＝0.4V,Vr＝1.6
V,Cf＝3.7nF,Ch＝3.3nF,2相クロック周波数fc＝100kHz
とした時に得られた容量差ΔＣ＝Cx−Cyと発振周波数の
関係を示す。この結果は（３）式から求められる理論値
と極めてよく一致している。
V,Cf＝3.7nF,Ch＝3.3nF,2相クロック周波数fc＝100kHz
とした時に得られた容量差ΔＣ＝Cx−Cyと発振周波数の
関係を示す。この結果は（３）式から求められる理論値
と極めてよく一致している。
（発明の効果） 以上述べてきたように、本発明よれば簡単な回路構成で
容量差を周波数変化として検出できるので、容量型セン
サーのオフセット容量を相殺し、その微小容量変化を高
感度で検出できる。更に、本回路構成はモノリシック集
積できるので、固体容量センサの信号処理には最適であ
ろう。
容量差を周波数変化として検出できるので、容量型セン
サーのオフセット容量を相殺し、その微小容量変化を高
感度で検出できる。更に、本回路構成はモノリシック集
積できるので、固体容量センサの信号処理には最適であ
ろう。
第１図は本発明の容量差−周波数変換器のブロック図、
第２図は本発明の実施例を示す回路図、第３図は本発明
の動作原理を示す波形図、第４図は第２図の回路で得ら
れた容量差対周波数の関係を示すグラフである。 第１図，第２図において、１はスイッチドキャパシタ差
動積分器、２はクロックパルス発生器、３はコンパレー
タ、４はリセットパルス発生器、５は入力電圧源、６は
基準電圧である。
第２図は本発明の実施例を示す回路図、第３図は本発明
の動作原理を示す波形図、第４図は第２図の回路で得ら
れた容量差対周波数の関係を示すグラフである。 第１図，第２図において、１はスイッチドキャパシタ差
動積分器、２はクロックパルス発生器、３はコンパレー
タ、４はリセットパルス発生器、５は入力電圧源、６は
基準電圧である。
Claims (1)
- 【請求項１】少なくとも一方が物理量に応じて変化する
二つの容量（Cx,Cy）がクロック毎に一定電圧（Vc）に
よって充電され、前記各容量の充電電荷の差分（CxVc−
CyVc）が累積されて得られるスイッチドキャパシタ積分
器の出力が、コンパレータに入力されて基準電圧と一致
したときに、リセットパルスが発生されるよう構成され
た容量差−周波数変換器であって、 前記クロックは、Cxの放電とCyの充電を行なう正相クロ
ックと、容量Cxの充電と容量Cyの放電を行なう逆相クロ
ックとの２相クロックからなり、 前記リセットパルスは前記逆相クロックと同期した容量
差−周波数変換出力であり、 前記リセットパルスによって前記スイッチドキャパシタ
積分器の容量がすべてリセットされるようにしたことを
特徴とする容量差−周波数変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11571586A JPH076806B2 (ja) | 1986-05-20 | 1986-05-20 | 容量差−周波数変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11571586A JPH076806B2 (ja) | 1986-05-20 | 1986-05-20 | 容量差−周波数変換器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272116A JPS62272116A (ja) | 1987-11-26 |
| JPH076806B2 true JPH076806B2 (ja) | 1995-01-30 |
Family
ID=14669380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11571586A Expired - Lifetime JPH076806B2 (ja) | 1986-05-20 | 1986-05-20 | 容量差−周波数変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076806B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI397843B (zh) * | 2009-10-30 | 2013-06-01 | Orise Technology Co Ltd | 用於觸控面板之偵測電路 |
-
1986
- 1986-05-20 JP JP11571586A patent/JPH076806B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62272116A (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6483322B2 (en) | Capacitive physical quantity sensor | |
| EP0424331B1 (en) | A MOS integrated circuit with switched capacitors, having a full-wave-rectifying and integrating function | |
| US4743836A (en) | Capacitive circuit for measuring a parameter having a linear output voltage | |
| JP3233791B2 (ja) | 差動容量反転積分器及びこれを用いた静電容量変化量検出装置 | |
| JP2001249028A (ja) | 信号処理装置 | |
| US7119555B2 (en) | Circuit for detecting difference in capacitance | |
| CA2174900C (en) | Method and apparatus for measuring the change in capacitance values in dual capacitors | |
| TWI538408B (zh) | 使用週期性重置積分之角度解調變裝置及其方法 | |
| Mochizuki et al. | A high-accuracy high-speed signal processing circuit of differential-capacitance transducers | |
| JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
| US20030098699A1 (en) | Sense interface system with velocity feed-through rejection | |
| JPH07120948B2 (ja) | 入力電圧を出力周波数に変換するための回路 | |
| JPS63241416A (ja) | 測定対象の測定量を測定するための方法及び装置 | |
| EP3296709B1 (en) | Temperature-to-digital converter | |
| CN115420955B (zh) | 一种高精度电容测量电路及方法 | |
| JPH076806B2 (ja) | 容量差−周波数変換器 | |
| JP4269388B2 (ja) | 容量式物理量検出装置 | |
| JPS627961B2 (ja) | ||
| JPH076939B2 (ja) | 容量型センサの信号処理回路 | |
| SU1767451A1 (ru) | Измерительный преобразователь с емкостным датчиком | |
| JPH07260510A (ja) | 容量型センサ | |
| JP2589817Y2 (ja) | Ｌｃｒテスタ | |
| US4751381A (en) | Fast dither detector for fiber optic sensor | |
| JP2004347493A (ja) | 異常検出機能を持つ静電容量式センサ装置 | |
| JPS61292731A (ja) | 座標検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |