JPH076939B2 - 容量型センサの信号処理回路 - Google Patents
容量型センサの信号処理回路Info
- Publication number
- JPH076939B2 JPH076939B2 JP30950586A JP30950586A JPH076939B2 JP H076939 B2 JPH076939 B2 JP H076939B2 JP 30950586 A JP30950586 A JP 30950586A JP 30950586 A JP30950586 A JP 30950586A JP H076939 B2 JPH076939 B2 JP H076939B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitive sensor
- reference capacitor
- switch
- comparator
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 2
- 101100007422 Drosophila melanogaster COX5A gene Proteins 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000011896 sensitive detection Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、圧力，流量，湿度等の物理量を検出する容量
型センサからの信号を処理する回路に関するものであ
り、更に詳しくは、種々の容量型センサの容量変化を感
度よく検出し、これをディジタル信号として出力する信
号処理回路に関する。
型センサからの信号を処理する回路に関するものであ
り、更に詳しくは、種々の容量型センサの容量変化を感
度よく検出し、これをディジタル信号として出力する信
号処理回路に関する。
（従来の技術のその問題点） 容量型センサのキャパシタンスを検出する回路としては
一般に無安定マルチバイブレータがよく知られている。
この回路は簡便ではあるが、検出しようとする物理量に
よる容量型センサの容量変化は一般にそのオフセット容
量に比較して小さいので、高感度の検出は望めない。オ
フセット容量を打ち消し、容量変化のみを検出する方法
にはよく知られている交流ブリッヂがある。この交流ブ
リッヂによれば微少容量変化を検出できるが、この方法
は交流電圧源，高利得差動増幅器，検破器，さらに検出
結果をディジタル信号として取り出す場合はアナログ・
ディジタル変換器を必要とするので信号処理回路が複雑
となり、容量型センサと一体化することは難かしい。
一般に無安定マルチバイブレータがよく知られている。
この回路は簡便ではあるが、検出しようとする物理量に
よる容量型センサの容量変化は一般にそのオフセット容
量に比較して小さいので、高感度の検出は望めない。オ
フセット容量を打ち消し、容量変化のみを検出する方法
にはよく知られている交流ブリッヂがある。この交流ブ
リッヂによれば微少容量変化を検出できるが、この方法
は交流電圧源，高利得差動増幅器，検破器，さらに検出
結果をディジタル信号として取り出す場合はアナログ・
ディジタル変換器を必要とするので信号処理回路が複雑
となり、容量型センサと一体化することは難かしい。
本発明はかゝる問題点を解決し、容量型センサと一体化
できる安価な信号処理回路を提供するためになされたも
のである。
できる安価な信号処理回路を提供するためになされたも
のである。
（問題点を解決するための手段） 第１図は本発明の容量型センサの信号処理回路のブロッ
ク図であって、１は容量型センサ、２は第１の基準コン
デンサ、３は第２の基準コンデンサ、４は当該信号処理
回路の動作タイミングを制御するクロック発生器、５は
各クロック毎に容量型センサ１に充電される電荷と第１
の基準コンデンサに充電される電荷との差を積分する積
分器、６は当該積分器の出力電圧の極性を判別する比較
器、７は当該比較器の出力極性が反転する度に積分器５
に積分された電荷から第２の基準コンデンサ３に充電さ
れる電荷を引き出すようにスイッチ32と33の開閉を制御
するスイッチ制御回路、８は比較器６の出力極性が反転
する回数をあらかじめ定められた時期に亘って係数し、
これによって容量型センサの容量変化に比例するディジ
タル信号を出力する計数器である。本ブロック図及び以
下の実施例において、各スイッチの横に記したクロック
信号φｉ（ｉ＝1,2,3,4,5）は当該スイッチの開閉を制
御するディジタル信号で、この信号が正論理１のレベル
の期間、当該スイッチは閉じているものとする。
ク図であって、１は容量型センサ、２は第１の基準コン
デンサ、３は第２の基準コンデンサ、４は当該信号処理
回路の動作タイミングを制御するクロック発生器、５は
各クロック毎に容量型センサ１に充電される電荷と第１
の基準コンデンサに充電される電荷との差を積分する積
分器、６は当該積分器の出力電圧の極性を判別する比較
器、７は当該比較器の出力極性が反転する度に積分器５
に積分された電荷から第２の基準コンデンサ３に充電さ
れる電荷を引き出すようにスイッチ32と33の開閉を制御
するスイッチ制御回路、８は比較器６の出力極性が反転
する回数をあらかじめ定められた時期に亘って係数し、
これによって容量型センサの容量変化に比例するディジ
タル信号を出力する計数器である。本ブロック図及び以
下の実施例において、各スイッチの横に記したクロック
信号φｉ（ｉ＝1,2,3,4,5）は当該スイッチの開閉を制
御するディジタル信号で、この信号が正論理１のレベル
の期間、当該スイッチは閉じているものとする。
（作用） 本発明の容量型センサの信号処理回路の作用を第２図に
示す実施例で詳述する。第２図では、容量型センサ１の
容量、第１の基準コンデンサ２の容量、第２の基準コン
デンサ３の容量をそれぞれCx,Cc及びCrとし、第1,第2,
第３の電圧源の電圧をそれぞれVa,Vb,及びVcとしてい
る。クロック発生器４は抵抗43,コンデンサ44,インバー
タ41,42,43及びNORゲート46,47で構成されており、２相
クロック信号φ1,φ２を出力する。クロックφ１時に容
量型センサ１はスイッチ12を介して第１の電圧源11に接
続されるので、電荷CxVaが当該容量型センサのキャパシ
タンスに充電される。一方、第１の基準コンデンサ２の
１つの端子はスイッチ22を経て第２の電圧源21に接続さ
れ、他端は演算増幅器51の仮想接地端子58に接続されて
いるので、第１の基準コンデンサ２にはCcVbなる電荷が
充電される。積分器５は演算増幅器51、コンデンサ56と
57、及びスイッチ52〜55から成るスイッチドキャパシタ
積分器で、当該φ１クロック時は直前のφ２クロック時
にコンデンサ57に充電された積分器出力を保持してい
る。この電圧極性が正と仮定すると、コンパレータ61と
Ｄフリップフロップ62から成る比較器６のＱ出力は論理
レベル0,出力は論理レベル１となっている。
示す実施例で詳述する。第２図では、容量型センサ１の
容量、第１の基準コンデンサ２の容量、第２の基準コン
デンサ３の容量をそれぞれCx,Cc及びCrとし、第1,第2,
第３の電圧源の電圧をそれぞれVa,Vb,及びVcとしてい
る。クロック発生器４は抵抗43,コンデンサ44,インバー
タ41,42,43及びNORゲート46,47で構成されており、２相
クロック信号φ1,φ２を出力する。クロックφ１時に容
量型センサ１はスイッチ12を介して第１の電圧源11に接
続されるので、電荷CxVaが当該容量型センサのキャパシ
タンスに充電される。一方、第１の基準コンデンサ２の
１つの端子はスイッチ22を経て第２の電圧源21に接続さ
れ、他端は演算増幅器51の仮想接地端子58に接続されて
いるので、第１の基準コンデンサ２にはCcVbなる電荷が
充電される。積分器５は演算増幅器51、コンデンサ56と
57、及びスイッチ52〜55から成るスイッチドキャパシタ
積分器で、当該φ１クロック時は直前のφ２クロック時
にコンデンサ57に充電された積分器出力を保持してい
る。この電圧極性が正と仮定すると、コンパレータ61と
Ｄフリップフロップ62から成る比較器６のＱ出力は論理
レベル0,出力は論理レベル１となっている。
従って、ANDゲート71とORゲート72で構成されているス
イッチ制御回路７のφ４出力は論理0,φ５出力は論理１
の状態にあり、第２の基準コンデンサ３はスイッチ33を
介して接地されている。又、計数器８はその計数動作可
能（CE）入力端子82の論理レベルが０となっているの
で、φ１クロック信号がクロック端子81に入力されてい
るにも拘わらず計数動作は行わない。
イッチ制御回路７のφ４出力は論理0,φ５出力は論理１
の状態にあり、第２の基準コンデンサ３はスイッチ33を
介して接地されている。又、計数器８はその計数動作可
能（CE）入力端子82の論理レベルが０となっているの
で、φ１クロック信号がクロック端子81に入力されてい
るにも拘わらず計数動作は行わない。
次のφ２クロック時に容量型センサ１と第１の基準コン
デンサ２は、スイッチ52,23及び53が閉じるので電荷CxV
aとCcVbをコンデンサ56に転送する。この時、転送され
る電荷の極性は互いに逆極性となるのでコンデンサ56に
充電される正味の電荷はCxVa−CcVbであり、これによっ
て積分器５の出力電圧は（CxVa−CcVb）/C1だけ減少す
る。この時の積分器出力電圧極性を比較器６で判別し、
極性が正であれば、上記１サイクルの動作を当該積分器
出力電圧が負になる迄繰り返す。一方、積分器５の出力
電圧極性が負の場合は、比較器６のＱ出力が論理１、
出力が論理０の状態となるので、次のφ１クロックで計
数器８がインクリメント動作すると同時に、スイッチ制
御回路７のφ４出力が論理１となってスイッチ32を閉
じ、第２の基準コンデンサに電荷CrVcを充電する。この
電荷は次のφ２クロック時に電荷CxVa及びCcVbと共にコ
ンデンサ56に転送される。転送される正味の電荷はCxVa
−CcVb−CrVcで、CrVc＋CcVb＞CxVaとなるようにCrVcを
選べば積分器５の出力電圧は正となり、その値はほヾ
（CrVc＋CcVb＋CxVa）/C1となる。
デンサ２は、スイッチ52,23及び53が閉じるので電荷CxV
aとCcVbをコンデンサ56に転送する。この時、転送され
る電荷の極性は互いに逆極性となるのでコンデンサ56に
充電される正味の電荷はCxVa−CcVbであり、これによっ
て積分器５の出力電圧は（CxVa−CcVb）/C1だけ減少す
る。この時の積分器出力電圧極性を比較器６で判別し、
極性が正であれば、上記１サイクルの動作を当該積分器
出力電圧が負になる迄繰り返す。一方、積分器５の出力
電圧極性が負の場合は、比較器６のＱ出力が論理１、
出力が論理０の状態となるので、次のφ１クロックで計
数器８がインクリメント動作すると同時に、スイッチ制
御回路７のφ４出力が論理１となってスイッチ32を閉
じ、第２の基準コンデンサに電荷CrVcを充電する。この
電荷は次のφ２クロック時に電荷CxVa及びCcVbと共にコ
ンデンサ56に転送される。転送される正味の電荷はCxVa
−CcVb−CrVcで、CrVc＋CcVb＞CxVaとなるようにCrVcを
選べば積分器５の出力電圧は正となり、その値はほヾ
（CrVc＋CcVb＋CxVa）/C1となる。
今、第２図の回路が上記電荷積分動作を２相クロック信
号（φ1,φ２）の2nサイクルに亘って繰り返し、その
内、ｍ回だけ比較器６のＱ出力が論理１の状態になった
とすると、容量型センサ１から積分器５に送られた電荷
の総量は2nCxVa、第１の基準コンデンサ２から積分器５
に送られた電荷の総量は2nCcVb、第２の基準コンデンサ
３から積分器５に送られた電荷の総量はmCrVcである。
前述した電荷の極性を考慮すると、次の不等式が成立
つ。
号（φ1,φ２）の2nサイクルに亘って繰り返し、その
内、ｍ回だけ比較器６のＱ出力が論理１の状態になった
とすると、容量型センサ１から積分器５に送られた電荷
の総量は2nCxVa、第１の基準コンデンサ２から積分器５
に送られた電荷の総量は2nCcVb、第２の基準コンデンサ
３から積分器５に送られた電荷の総量はmCrVcである。
前述した電荷の極性を考慮すると、次の不等式が成立
つ。
2n（CxVa−CcVb）−mCrVc≦CrVe （１） 第（１）式を変形して次式を得る。
容量型センサ１のオフセット容量をC0、検出しようとす
る物理量による容量変化を△Ｃとすれば Cx＝C0＋△Ｃ となる。今、CoVa＝CcVbとなるように第１の基準コンデ
ンサ２あるいは第１の基準コンデンサ２あるいは第１の
電圧源21を設定し、計数器８としてｎビットの２進カウ
ンタを用い、m1をその最上位桁、mnをその最下位桁（LS
B）とすれば、第（２）式は1LSBの誤差範囲内で となる。第（３）式は本発明の信号処理回路によって容
量型センサの容量変化がディジタル信号として検出され
ることを示している。
る物理量による容量変化を△Ｃとすれば Cx＝C0＋△Ｃ となる。今、CoVa＝CcVbとなるように第１の基準コンデ
ンサ２あるいは第１の基準コンデンサ２あるいは第１の
電圧源21を設定し、計数器８としてｎビットの２進カウ
ンタを用い、m1をその最上位桁、mnをその最下位桁（LS
B）とすれば、第（２）式は1LSBの誤差範囲内で となる。第（３）式は本発明の信号処理回路によって容
量型センサの容量変化がディジタル信号として検出され
ることを示している。
（発明の効果） 以上説明したように本発明によれば簡単な回路構成で容
量型センサの容量変化を検出し、これをディジタル信号
として取り出すことができる。又、実施例に示した回路
は現状のCMOS技術で容易に集積化できるので、容量型セ
ンサと一体化可能である。従って、本発明は容量型セン
サの知能化を計る信号処理回路として極めて有用であ
る。
量型センサの容量変化を検出し、これをディジタル信号
として取り出すことができる。又、実施例に示した回路
は現状のCMOS技術で容易に集積化できるので、容量型セ
ンサと一体化可能である。従って、本発明は容量型セン
サの知能化を計る信号処理回路として極めて有用であ
る。
第１図は本発明の容量型センサの信号処理回路のブロッ
ク図、第２図は本発明の実施例を示す回路図である。 第１図と第２図において、１は容量型センサ、２は第１
の基準コンデンサ、３は第２の基準コンデンサ、４はク
ロック発生器、５は積分器、６は比較器、７はスイッチ
制御回路、８は計数器である。
ク図、第２図は本発明の実施例を示す回路図である。 第１図と第２図において、１は容量型センサ、２は第１
の基準コンデンサ、３は第２の基準コンデンサ、４はク
ロック発生器、５は積分器、６は比較器、７はスイッチ
制御回路、８は計数器である。
Claims (1)
- 【請求項１】スイッチを介して第１の電圧源に接続され
ている容量型センサ（１）と、別のスイッチを介して第
２の電圧源に接続されている第１の基準コンデンサ
（２）と、更に別のスイッチを介して第３の電圧源に接
続されている第２の基準コンデンサ（３）と、当該スイ
ッチの開閉を制御するクロック信号を発生するクロック
発生器（４）と、当該クロック発生器からのクロック信
号の１周期毎に当該容量型センサに充電される電荷と当
該第１の基準コンデンサに充電される電荷との差を積分
する積分器（５）と、当該積分器の出力電圧極性を判別
する比較器（６）と、当該比較器の出力が反転する毎に
前期積分器に積分された電荷から第２の基準コンデンサ
に充電されている電荷をひき出すように第２の基準コン
デンサに接続されているスイッチの開閉を制御するスイ
ッチ制御回路（７）と、前期比較器の出力が反転する回
数をあらかじめ定められた期間に亘って計数して当該容
量型センサの容量に比例するディジタル信号を出力する
計数器（８）とから成る容量型センサの信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30950586A JPH076939B2 (ja) | 1986-12-24 | 1986-12-24 | 容量型センサの信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30950586A JPH076939B2 (ja) | 1986-12-24 | 1986-12-24 | 容量型センサの信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63159746A JPS63159746A (ja) | 1988-07-02 |
| JPH076939B2 true JPH076939B2 (ja) | 1995-01-30 |
Family
ID=17993804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30950586A Expired - Lifetime JPH076939B2 (ja) | 1986-12-24 | 1986-12-24 | 容量型センサの信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076939B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003028607A (ja) | 2001-07-12 | 2003-01-29 | Sony Corp | 静電容量検出装置およびこれを用いた指紋照合装置 |
| JP5622596B2 (ja) * | 2011-01-13 | 2014-11-12 | アルプス電気株式会社 | 容量検出装置 |
-
1986
- 1986-12-24 JP JP30950586A patent/JPH076939B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63159746A (ja) | 1988-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU604741B2 (en) | Transmitter with vernier measurement | |
| US4743836A (en) | Capacitive circuit for measuring a parameter having a linear output voltage | |
| GB1346947A (en) | Analog-to-time conversion system | |
| US4567465A (en) | Method and apparatus for converting analog signal into digital signal | |
| JP2515456B2 (ja) | センサ信号の処理装置 | |
| JPH07120948B2 (ja) | 入力電圧を出力周波数に変換するための回路 | |
| EP3296709B1 (en) | Temperature-to-digital converter | |
| JP2998989B2 (ja) | 電圧―デジタル変換器 | |
| JPH076939B2 (ja) | 容量型センサの信号処理回路 | |
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| CN113691251B (zh) | 电容式感测设备及感测电容的方法 | |
| JP3036561B2 (ja) | Ａ／ｄ変換装置 | |
| JPH076806B2 (ja) | 容量差−周波数変換器 | |
| JPH05172877A (ja) | 抵抗値・容量値の測定装置 | |
| Cichocki et al. | Switched-capacitor transducers with digital or duty-cycle output based on pulse-width modulation technique | |
| JPS61292731A (ja) | 座標検出装置 | |
| JP2564961B2 (ja) | 過大入力検出機能付測定器 | |
| JPS62277821A (ja) | 電荷平衡型アナログ・デイジタル変換器 | |
| SU1525619A1 (ru) | Преобразователь параметров емкостных датчиков во временной интервал и напр жение | |
| JPS5770404A (en) | Capacitance detecting circuit | |
| JPS625664Y2 (ja) | ||
| SU1728663A1 (ru) | Устройство дл преобразовани перемещени в напр жение | |
| SU1323985A1 (ru) | Цифровой измеритель коэффициента передачи четырехполюсника | |
| JPS5950612A (ja) | Ａ−ｄ変換器 | |
| JPS6349409B2 (ja) |