JPH0768616B2 - 薄膜形成方法及び薄膜形成装置 - Google Patents
薄膜形成方法及び薄膜形成装置Info
- Publication number
- JPH0768616B2 JPH0768616B2 JP4052284A JP5228492A JPH0768616B2 JP H0768616 B2 JPH0768616 B2 JP H0768616B2 JP 4052284 A JP4052284 A JP 4052284A JP 5228492 A JP5228492 A JP 5228492A JP H0768616 B2 JPH0768616 B2 JP H0768616B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- substrate
- film forming
- particles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 82
- 239000002245 particle Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 39
- 239000010408 film Substances 0.000 claims description 25
- 230000005684 electric field Effects 0.000 claims description 18
- 238000005240 physical vapour deposition Methods 0.000 claims description 10
- 230000004907 flux Effects 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 description 13
- 238000004544 sputter deposition Methods 0.000 description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Light Receiving Elements (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Or Chemical Processes And Apparatus (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Photovoltaic Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体基体上にスパッ
タリング等の物理蒸着法を用いて薄膜を形成する方法及
び装置に関する。
タリング等の物理蒸着法を用いて薄膜を形成する方法及
び装置に関する。
【０００２】
【従来の技術】従来、例えば図４に示すような光導電素
子Ｕが提案されている。すなわち、絶縁性基板１上に金
属膜２、光導電性半導体基体３および透明電極薄膜４が
これらの順に積層されて構成されている。半導体基体３
は、例えば水素化アモルファスシリコンよりなり、この
半導体基体３上に、例えば酸化インジウム錫よりなる透
明電極薄膜４が、スパッタリングのような物理蒸着法
（ＰＶＤ）によって着膜形成されている。
子Ｕが提案されている。すなわち、絶縁性基板１上に金
属膜２、光導電性半導体基体３および透明電極薄膜４が
これらの順に積層されて構成されている。半導体基体３
は、例えば水素化アモルファスシリコンよりなり、この
半導体基体３上に、例えば酸化インジウム錫よりなる透
明電極薄膜４が、スパッタリングのような物理蒸着法
（ＰＶＤ）によって着膜形成されている。
【０００３】図５は、上述のような半導体基体３上に透
明電極薄膜４を形成する場合に適用されるスパッタリン
グ装置を概略的に示す。すなわち、陰極５上に、透明電
極材料よりなるターゲット６が固着され、このターゲッ
ト６と対向して、陽極となる半導体基体３が所定の距離
を隔てて配置される。
明電極薄膜４を形成する場合に適用されるスパッタリン
グ装置を概略的に示す。すなわち、陰極５上に、透明電
極材料よりなるターゲット６が固着され、このターゲッ
ト６と対向して、陽極となる半導体基体３が所定の距離
を隔てて配置される。
【０００４】このような構成において、アルゴンその他
の不活性ガスを主成分とする低圧ガス中において両極間
で直流高圧グロー放電を行うと、＋イオンが発生し、こ
れがターゲット６に衝突してターゲット６の表面の原子
を叩き出す。そしてこれにより、透明電極材料の粒子が
基体３の表面３ａに付着して透明電極薄膜４が形成され
る。なお、図５において、７はグロー放電領域を示す。
の不活性ガスを主成分とする低圧ガス中において両極間
で直流高圧グロー放電を行うと、＋イオンが発生し、こ
れがターゲット６に衝突してターゲット６の表面の原子
を叩き出す。そしてこれにより、透明電極材料の粒子が
基体３の表面３ａに付着して透明電極薄膜４が形成され
る。なお、図５において、７はグロー放電領域を示す。
【０００５】
【発明が解決しようとする課題】ところで上述のような
従来の光導電素子の製造方法において、基体３上に付着
せしめられる際の透明電極材料の粒子の運動エネルギ
は、一般に１〜５０ｅＶ程度に設定される。したがって
着膜工程の初期においては、このような高い運動エネル
ギの粒子の衝突により、基体３の表面３ａが損傷を受け
易くなる。
従来の光導電素子の製造方法において、基体３上に付着
せしめられる際の透明電極材料の粒子の運動エネルギ
は、一般に１〜５０ｅＶ程度に設定される。したがって
着膜工程の初期においては、このような高い運動エネル
ギの粒子の衝突により、基体３の表面３ａが損傷を受け
易くなる。
【０００６】また、こうした高い運動エネルギの粒子の
衝突は、同基体３の表面３ａにダングリングボンドの発
生を招き、ひいては界面特性を低下せしめる。
衝突は、同基体３の表面３ａにダングリングボンドの発
生を招き、ひいては界面特性を低下せしめる。
【０００７】このため、図４に示すような光導電素子Ｕ
の場合、透明電極薄膜４から半導体基体３、すなわちア
モルファスシリコン内へキャリアが注入され易くなり、
暗電流が増加するといった不都合が生じる。
の場合、透明電極薄膜４から半導体基体３、すなわちア
モルファスシリコン内へキャリアが注入され易くなり、
暗電流が増加するといった不都合が生じる。
【０００８】本発明は、上述の点に鑑みてなされたもの
で、上記物理蒸着法によって薄膜を着膜形成する際に、
基体の表面が損傷を受けるのを良好に防止することので
きる薄膜形成方法及び薄膜形成装置を提供することを目
的とする。
で、上記物理蒸着法によって薄膜を着膜形成する際に、
基体の表面が損傷を受けるのを良好に防止することので
きる薄膜形成方法及び薄膜形成装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】このため、本発明の薄膜
形成方法では基体上に物理蒸着法により薄膜形成材料を
付着させて薄膜を形成する薄膜形成方法において、前期
薄膜形成材料の粒子を前記基体上に付着せしめるときの
該粒子の運動エネルギーを、その初期において前記基体
の表面が損傷を受けない程度に小さくし、その後に増大
させるようにしている。すなわち、本発明の第１の特徴
は、第１の電極上に基体を載置し、第２の電極に設置さ
れた薄膜形成材料を前記基体に対向せしめ、前記第１お
よび第２の電極間に電界を印加して、薄膜形成材料の粒
子を前記基体上に付着せしめる物理蒸着法を用いた薄膜
形成方法において、前記第１の電極と前記第２の電極と
の間に配設された第３の電極を、前記第１の電極と同程
度かあるいは同程度以下の電位に維持して、前記基体上
に到達する前記粒子の運動エネルギーを抑制しつつ、前
記第１の電極と第２の電極との間に電界を印加し、前記
粒子を基体上に付着せしめることにより成膜する第１の
成膜工程と、前記第３の電極に加える電位を制御し、前
記基体上に到達する前記粒子の運動エネルギーを増大せ
しめ、前記粒子を基体上に付着せしめることにより成膜
する第２の成膜工程とを含むことにある。すなわち、基
体とターゲット（薄膜形成材料）との間に、陽極である
基体と等電位かまたはそれより低い電位とした第３の電
極（グリッド）を配置し、グロー放電領域をターゲット
とグリッドとの間に閉じこめるようにし、基体に衝突す
る薄膜形成材料粒子の運動エネルギーを抑制するように
している。また本発明の第２の特徴は、第１の電極上に
基体を載置し、第２の電極に設置された薄膜形成材料を
前記基体に対向せしめ、前記第１および第２の電極間に
電界を印加して、薄膜形成材料の粒子を前記基体上に付
着せしめる物理蒸着法を用いた薄膜形成方法において、
前記第２の電極近傍に配設された磁界発生手段を制御し
て、前記薄膜形成材料の表面およびその近傍に形成され
る磁場の磁束密度を大きくすることにより、前記基体上
に到達する前記粒子の運動エネルギーを抑制しつつ、前
記第１の電極と第２の電極との間に電界を印加し、前記
粒子を基体上に付着せしめることにより成膜する第１の
成膜工程と、前記磁界発生手段を制御して、前記基体上
に到達する前記粒子の運動エネルギーを増大せしめ、前
記粒子を基体上に付着せしめることにより、成膜する第
２の成膜工程とを含むことにある。すなわち、成膜の初
期において、磁界発生手段を制御して、前記薄膜形成材
料の表面およびその近傍に形成される磁場の磁束密度を
大きくすることにより、イオンが高密度となる領域がタ
ーゲット表面に垂直な方向に移動する（ターゲットのご
く近傍となる）ようにし、前記基体上に到達する前記粒
子の運動エネルギーを抑制している。
形成方法では基体上に物理蒸着法により薄膜形成材料を
付着させて薄膜を形成する薄膜形成方法において、前期
薄膜形成材料の粒子を前記基体上に付着せしめるときの
該粒子の運動エネルギーを、その初期において前記基体
の表面が損傷を受けない程度に小さくし、その後に増大
させるようにしている。すなわち、本発明の第１の特徴
は、第１の電極上に基体を載置し、第２の電極に設置さ
れた薄膜形成材料を前記基体に対向せしめ、前記第１お
よび第２の電極間に電界を印加して、薄膜形成材料の粒
子を前記基体上に付着せしめる物理蒸着法を用いた薄膜
形成方法において、前記第１の電極と前記第２の電極と
の間に配設された第３の電極を、前記第１の電極と同程
度かあるいは同程度以下の電位に維持して、前記基体上
に到達する前記粒子の運動エネルギーを抑制しつつ、前
記第１の電極と第２の電極との間に電界を印加し、前記
粒子を基体上に付着せしめることにより成膜する第１の
成膜工程と、前記第３の電極に加える電位を制御し、前
記基体上に到達する前記粒子の運動エネルギーを増大せ
しめ、前記粒子を基体上に付着せしめることにより成膜
する第２の成膜工程とを含むことにある。すなわち、基
体とターゲット（薄膜形成材料）との間に、陽極である
基体と等電位かまたはそれより低い電位とした第３の電
極（グリッド）を配置し、グロー放電領域をターゲット
とグリッドとの間に閉じこめるようにし、基体に衝突す
る薄膜形成材料粒子の運動エネルギーを抑制するように
している。また本発明の第２の特徴は、第１の電極上に
基体を載置し、第２の電極に設置された薄膜形成材料を
前記基体に対向せしめ、前記第１および第２の電極間に
電界を印加して、薄膜形成材料の粒子を前記基体上に付
着せしめる物理蒸着法を用いた薄膜形成方法において、
前記第２の電極近傍に配設された磁界発生手段を制御し
て、前記薄膜形成材料の表面およびその近傍に形成され
る磁場の磁束密度を大きくすることにより、前記基体上
に到達する前記粒子の運動エネルギーを抑制しつつ、前
記第１の電極と第２の電極との間に電界を印加し、前記
粒子を基体上に付着せしめることにより成膜する第１の
成膜工程と、前記磁界発生手段を制御して、前記基体上
に到達する前記粒子の運動エネルギーを増大せしめ、前
記粒子を基体上に付着せしめることにより、成膜する第
２の成膜工程とを含むことにある。すなわち、成膜の初
期において、磁界発生手段を制御して、前記薄膜形成材
料の表面およびその近傍に形成される磁場の磁束密度を
大きくすることにより、イオンが高密度となる領域がタ
ーゲット表面に垂直な方向に移動する（ターゲットのご
く近傍となる）ようにし、前記基体上に到達する前記粒
子の運動エネルギーを抑制している。
【００１０】また、本発明の薄膜形成装置では、基体が
載置された第１の電極と、前記基体と対向し該基体側の
表面に薄膜形成材料が配された第２の電極とを具備し、
これら第１の電極と第２の電極との間に電界を印加し
て、前記薄膜形成材料を粒子化し、該粒子を前記基体上
に堆積させて薄膜を形成する薄膜形成装置において、前
記薄膜形成材料の粒子の運動エネルギーを、その初期に
置いて前記基体の表面が損傷を受けない程度に小さく
し、その後に増大させるように制御する運動エネルギー
制御手段を具備するようにしている。すなわち本発明の
第３の特徴は、基体が載置された第１の電極と、前記基
体に対向するように、薄膜形成材料を担持した第２の電
極と、これら第１の電極と第２の電極との間に電界を印
加する電界印加手段とを具備し、前記薄膜形成材料を粒
子化し、該粒子を前記基体上に堆積させて薄膜を形成す
る薄膜形成装置において、前記第１の電極と前記第２の
電極との間に設けられた第３の電極と、前記第３の電極
に、印加する電圧を制御する電圧制御手段を具備し、前
記電圧制御手段を駆動することにより、前記基体上に到
達する前記粒子の運動エネルギーを抑制できるようにし
たことにある。また本発明の第４の特徴は、基体が載置
された第１の電極と、前記基体に対向するように、薄膜
形成材料を担持した第２の電極と、これら第１の電極と
第２の電極との間に電界を印加する電界印加手段とを具
備し、前記薄膜形成材料を粒子化し、該粒子を前記基体
上に堆積させて薄膜を形成する薄膜形成装置において、
前記第２の電極の近傍に配設され、前記薄膜形成材料の
表面およびその近傍に形成される磁場の磁束密度を増大
せしめる磁界制御手段を具備し、前記磁界制御手段を駆
動することにより、前記基体上に到達する前記粒子の運
動エネルギーを抑制できるようにしたことにある。
載置された第１の電極と、前記基体と対向し該基体側の
表面に薄膜形成材料が配された第２の電極とを具備し、
これら第１の電極と第２の電極との間に電界を印加し
て、前記薄膜形成材料を粒子化し、該粒子を前記基体上
に堆積させて薄膜を形成する薄膜形成装置において、前
記薄膜形成材料の粒子の運動エネルギーを、その初期に
置いて前記基体の表面が損傷を受けない程度に小さく
し、その後に増大させるように制御する運動エネルギー
制御手段を具備するようにしている。すなわち本発明の
第３の特徴は、基体が載置された第１の電極と、前記基
体に対向するように、薄膜形成材料を担持した第２の電
極と、これら第１の電極と第２の電極との間に電界を印
加する電界印加手段とを具備し、前記薄膜形成材料を粒
子化し、該粒子を前記基体上に堆積させて薄膜を形成す
る薄膜形成装置において、前記第１の電極と前記第２の
電極との間に設けられた第３の電極と、前記第３の電極
に、印加する電圧を制御する電圧制御手段を具備し、前
記電圧制御手段を駆動することにより、前記基体上に到
達する前記粒子の運動エネルギーを抑制できるようにし
たことにある。また本発明の第４の特徴は、基体が載置
された第１の電極と、前記基体に対向するように、薄膜
形成材料を担持した第２の電極と、これら第１の電極と
第２の電極との間に電界を印加する電界印加手段とを具
備し、前記薄膜形成材料を粒子化し、該粒子を前記基体
上に堆積させて薄膜を形成する薄膜形成装置において、
前記第２の電極の近傍に配設され、前記薄膜形成材料の
表面およびその近傍に形成される磁場の磁束密度を増大
せしめる磁界制御手段を具備し、前記磁界制御手段を駆
動することにより、前記基体上に到達する前記粒子の運
動エネルギーを抑制できるようにしたことにある。
【００１１】
【作用】こうした薄膜形成方法あるいは薄膜形成装置に
より、粒子の運動エネルギーが好適にコントロールさ
れ、着膜の初期において、基体表面に損傷を与えない程
度に抑制されるようになる。本発明の第１および第３で
は、電界を制御することにより、基体上に到達する前記
粒子の運動エネルギーを抑制している。また、本発明の
第２および第４では、磁界発生手段により、薄膜形成材
料（ターゲット）の表面およびその近傍の磁束密度を大
きくし、イオンが高密度となる領域をターゲット表面に
垂直な方向に移動せしめ、よりターゲット表面に近接せ
しめることにより、サイクロイド運動の高さを小さく
し、これに対向して配設される基体上に到達する粒子の
運動エネルギーを抑制している。
より、粒子の運動エネルギーが好適にコントロールさ
れ、着膜の初期において、基体表面に損傷を与えない程
度に抑制されるようになる。本発明の第１および第３で
は、電界を制御することにより、基体上に到達する前記
粒子の運動エネルギーを抑制している。また、本発明の
第２および第４では、磁界発生手段により、薄膜形成材
料（ターゲット）の表面およびその近傍の磁束密度を大
きくし、イオンが高密度となる領域をターゲット表面に
垂直な方向に移動せしめ、よりターゲット表面に近接せ
しめることにより、サイクロイド運動の高さを小さく
し、これに対向して配設される基体上に到達する粒子の
運動エネルギーを抑制している。
【００１２】また、こうした薄膜形成方法或いは薄膜形
成装置によれば、基体の物理特性を妨げない安定した薄
膜形成が実現されるが、その着膜処理にかかる時間は、
従来の通常の着膜処理にかかる時間と然程かわらず、能
率的でもある。
成装置によれば、基体の物理特性を妨げない安定した薄
膜形成が実現されるが、その着膜処理にかかる時間は、
従来の通常の着膜処理にかかる時間と然程かわらず、能
率的でもある。
【００１３】
【実施例】以下本発明の実施例について詳細に説明す
る。
る。
【００１４】本発明は、透明電極薄膜の着膜工程初期に
おいて、薄膜形成材料粒子の、基体に衝突する際の運動
エネルギを抑制するものであるが、その抑制手法として
は、基本的に、図１に特性Ｃ或いはＤとして示す方法が
考えられる。
おいて、薄膜形成材料粒子の、基体に衝突する際の運動
エネルギを抑制するものであるが、その抑制手法として
は、基本的に、図１に特性Ｃ或いはＤとして示す方法が
考えられる。
【００１５】すなわち、従来は図１に特性Ａとして示す
ように、例えば１００Ｗの電力で短時間に薄膜を形成し
ていたものとすれば、これを同図１に特性Ｃ或いはＤと
して示すように、着膜工程の初期においては例えば２０
Ｗの電力をもってスパッタリングを行い、これによって
厚さ１００Å程度の薄膜が形成された時点から、段階的
または連続的に電力を高めるようにする。
ように、例えば１００Ｗの電力で短時間に薄膜を形成し
ていたものとすれば、これを同図１に特性Ｃ或いはＤと
して示すように、着膜工程の初期においては例えば２０
Ｗの電力をもってスパッタリングを行い、これによって
厚さ１００Å程度の薄膜が形成された時点から、段階的
または連続的に電力を高めるようにする。
【００１６】これによれば、例えば先の図４に示したよ
うな光導電素子を製造するにしろ、実用的な時間で、基
体３（アモルファスシリコン）の表面が損傷を受けない
優れた特性の光導電素子を製造することができるように
なる。
うな光導電素子を製造するにしろ、実用的な時間で、基
体３（アモルファスシリコン）の表面が損傷を受けない
優れた特性の光導電素子を製造することができるように
なる。
【００１７】また、こうした薄膜形成材料粒子の運動エ
ネルギ抑制（制御）手法としては他に、グロー放電領域
をターゲットの近辺に限定する方法もある。
ネルギ抑制（制御）手法としては他に、グロー放電領域
をターゲットの近辺に限定する方法もある。
【００１８】例えば図２に示すように、基体３とターゲ
ット６との間に、陽極である基体３の電位と等電位かま
たはそれより低い電位とされたグリッド８を配置し、グ
ロー放電領域７をターゲット６とグリッド８との間に閉
じこめるようにする。これによっても、基体３に衝突す
る薄膜形成材料粒子の運動エネルギを抑制することがで
きる。
ット６との間に、陽極である基体３の電位と等電位かま
たはそれより低い電位とされたグリッド８を配置し、グ
ロー放電領域７をターゲット６とグリッド８との間に閉
じこめるようにする。これによっても、基体３に衝突す
る薄膜形成材料粒子の運動エネルギを抑制することがで
きる。
【００１９】なおこの場合、グリッド８と基体３との間
の距離は、薄膜形成材料粒子の運動エネルギが十分に減
衰しうる距離（粒子の平均自由行程の数倍、またはそれ
以上）に選ばれる。また、厚さ１００Å程度の薄膜が形
成された時点でこうしたグリッド８による運動エネルギ
抑制作用を除去若しくは低減する条件は、上述した図１
において特性Ｃ或いはＤとして示した条件と変わらな
い。
の距離は、薄膜形成材料粒子の運動エネルギが十分に減
衰しうる距離（粒子の平均自由行程の数倍、またはそれ
以上）に選ばれる。また、厚さ１００Å程度の薄膜が形
成された時点でこうしたグリッド８による運動エネルギ
抑制作用を除去若しくは低減する条件は、上述した図１
において特性Ｃ或いはＤとして示した条件と変わらな
い。
【００２０】また更に、図３に示すマグネトロン・スパ
ッタリング装置を通じて、こうした図１の特性Ｃ或いは
Ｄに対応する薄膜形成材料粒子の運動エネルギ制御を実
現することもできる。
ッタリング装置を通じて、こうした図１の特性Ｃ或いは
Ｄに対応する薄膜形成材料粒子の運動エネルギ制御を実
現することもできる。
【００２１】すなわち、図３に示すマグネトロン・スパ
ッタリング装置にあっては、陰極５側に磁石９を配置
し、着膜工程の初期には、この磁石９によってターゲッ
ト６の表面およびその近傍に形成される磁場の磁束密度
を大きくする。これによって、当該スパッタリング装置
としてのグロー放電領域７をターゲット６の近傍に限定
することができ、基体３に衝突する薄膜形成材料粒子の
運動エネルギを抑制することができるようになる。
ッタリング装置にあっては、陰極５側に磁石９を配置
し、着膜工程の初期には、この磁石９によってターゲッ
ト６の表面およびその近傍に形成される磁場の磁束密度
を大きくする。これによって、当該スパッタリング装置
としてのグロー放電領域７をターゲット６の近傍に限定
することができ、基体３に衝突する薄膜形成材料粒子の
運動エネルギを抑制することができるようになる。
【００２２】なお参考までに、先の図４に示した光導電
素子Ｕの製造に、この図３の装置を適用してみたとこ
ろ、発生される磁界の大きさを、通常の２００〜３００
ガウスから６００ガウスに高めることで、基体３として
のアモルファスシリコンの表面にダングリングボンドの
発生を招くことなく透明電極薄膜４の着膜を行うことが
でき、これらアモルファスシリコンと透明電極薄膜４と
の良好なショットキ接合が実現される光導電素子を得る
ことができた。またここでも、厚さ１００Å程度の透明
電極薄膜が形成された時点でこうして高めた磁界を除去
若しくは低減する条件は、図１に特性Ｃ或いはＤとして
示した条件と変わらない。
素子Ｕの製造に、この図３の装置を適用してみたとこ
ろ、発生される磁界の大きさを、通常の２００〜３００
ガウスから６００ガウスに高めることで、基体３として
のアモルファスシリコンの表面にダングリングボンドの
発生を招くことなく透明電極薄膜４の着膜を行うことが
でき、これらアモルファスシリコンと透明電極薄膜４と
の良好なショットキ接合が実現される光導電素子を得る
ことができた。またここでも、厚さ１００Å程度の透明
電極薄膜が形成された時点でこうして高めた磁界を除去
若しくは低減する条件は、図１に特性Ｃ或いはＤとして
示した条件と変わらない。
【００２３】
【発明の効果】以上説明したように、本発明によれば、
スパッタリングにおける薄膜形成工程の初期において、
基体上に付着せしめられる際の薄膜形成材料の粒子の運
動エネルギを、該粒子の衝突により基体の表面が損傷を
受けるのを防止しうる程度に抑制し、その後、同運動エ
ネルギの抑制を解除するようにしたことから、例えば図
４に示した光導電素子Ｕの場合、アモルファスシリコン
表面へのダングリングボンドの発生を良好に抑制して、
透明電極薄膜から半導体基体３内へのキャリアの注入量
の少ない、したがって暗電流の少ない優れた特性の光導
電素子を高能率に得ることができるようになる。
スパッタリングにおける薄膜形成工程の初期において、
基体上に付着せしめられる際の薄膜形成材料の粒子の運
動エネルギを、該粒子の衝突により基体の表面が損傷を
受けるのを防止しうる程度に抑制し、その後、同運動エ
ネルギの抑制を解除するようにしたことから、例えば図
４に示した光導電素子Ｕの場合、アモルファスシリコン
表面へのダングリングボンドの発生を良好に抑制して、
透明電極薄膜から半導体基体３内へのキャリアの注入量
の少ない、したがって暗電流の少ない優れた特性の光導
電素子を高能率に得ることができるようになる。
【００２４】なお、本発明の薄膜形成方法及び薄膜形成
装置は、上述したスパッタリングのみでなく、イオンプ
レーティングのような他の物理蒸着法による薄膜形成工
程にも適用できる。
装置は、上述したスパッタリングのみでなく、イオンプ
レーティングのような他の物理蒸着法による薄膜形成工
程にも適用できる。
【００２５】また本発明の薄膜形成方法及び薄膜形成装
置は、基体が半導体によりなりその上に金属薄膜を形成
する場合のみでなく、半導体基体上に半導体薄膜を形成
する場合にも、更には金属基体上に半導体薄膜を形成す
る場合にも、同様に適用することができる。
置は、基体が半導体によりなりその上に金属薄膜を形成
する場合のみでなく、半導体基体上に半導体薄膜を形成
する場合にも、更には金属基体上に半導体薄膜を形成す
る場合にも、同様に適用することができる。
【図１】本発明にかかる薄膜形成方法を従来の方法と比
較して説明する線図である。
較して説明する線図である。
【図２】本発明にかかる薄膜形成装置の一実施例につい
てその概略の構成を示す略図である。
てその概略の構成を示す略図である。
【図３】本発明にかかる薄膜形成装置の他の実施例につ
いてその概略の構成を示す略図である。
いてその概略の構成を示す略図である。
【図４】薄膜形成処理が適用される例としての光導電素
子の構造を示す断面図である。
子の構造を示す断面図である。
【図５】薄膜形成処理に用いられるスパッタリング装置
についてその概略の構成を示す略図である。
についてその概略の構成を示す略図である。
１…絶縁性基板、２…金属膜、３…半導体基体、４…透
明電極薄膜、５…陰極、６…ターゲット、７…グロー放
電領域、８…グリッド、９…磁石。
明電極薄膜、５…陰極、６…ターゲット、７…グロー放
電領域、８…グリッド、９…磁石。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/203 Ｓ 8719−4Ｍ 21/285 Ｓ 8826−4Ｍ 31/0248 31/04
Claims (4)
- 【請求項１】 第１の電極上に基体を載置し、第２の電
極に設置された薄膜形成材料を前記基体に対向せしめ、
前記第１および第２の電極間に電界を印加して、薄膜形
成材料の粒子を前記基体上に付着せしめる物理蒸着法を
用いた薄膜形成方法において、 前記第１の電極と前記第２の電極との間に配設された第
３の電極を、前記第１の電極と同程度かあるいは同程度
以下の電位に維持して、前記基体上に到達する前記粒子
の運動エネルギーを抑制しつつ、前記第１の電極と第２
の電極との間に電界を印加し、前記粒子を基体上に付着
せしめることにより成膜する第１の成膜工程と、 前記第３の電極に加える電位を制御し、前記基体上に到
達する前記粒子の運動エネルギーを増大せしめ、前記粒
子を基体上に付着せしめることにより成膜する第２の成
膜工程とを含むことを特徴とする薄膜形成方法。 - 【請求項２】 第１の電極上に基体を載置し、第２の電
極に設置された薄膜形成材料を前記基体に対向せしめ、
前記第１および第２の電極間に電界を印加して、薄膜形
成材料の粒子を前記基体上に付着せしめる物理蒸着法を
用いた薄膜形成方法において、 前記第２の電極近傍に配設された磁界発生手段を制御し
て、前記薄膜形成材料の表面およびその近傍に形成され
る磁場の磁束密度を大きくすることにより、前記基体上
に到達する前記粒子の運動エネルギーを抑制しつつ、前
記第１の電極と第２の電極との間に電界を印加し、前記
粒子を基体上に付着せしめることにより成膜する第１の
成膜工程と、 前記磁界発生手段を制御して、前記基体上に到達する前
記粒子の運動エネルギーを増大せしめ、前記粒子を基体
上に付着せしめることにより成膜する第２の成膜工程と
を含むことを特徴とする薄膜形成方法。 - 【請求項３】 基体が載置された第１の電極と、前記基
体に対向するように、薄膜形成材料を担持した第２の電
極と、これら第１の電極と第２の電極との間に電界を印
加する電界印加手段とを具備し、前記薄膜形成材料を粒
子化し、該粒子を前記基体上に堆積させて薄膜を形成す
る薄膜形成装置において、 前記第１の電極と前記第２の電極との間に設けられた第
３の電極と、 前記第３の電極に、印加する電圧を制御する電圧制御手
段を具備し、 前記電圧制御手段を駆動することにより、前記基体上に
到達する前記粒子の運動エネルギーを抑制できるように
したことを特徴とする薄膜形成装置。 - 【請求項４】 基体が載置された第１の電極と、前記基
体に対向するように、薄膜形成材料を担持した第２の電
極と、これら第１の電極と第２の電極との間に電界を印
加する電界印加手段とを具備し、前記薄膜形成材料を粒
子化し、該粒子を前記基体上に堆積させて薄膜を形成す
る薄膜形成装置において、 前記第２の電極の近傍に配設され、前記薄膜形成材料の
表面およびその近傍に形成される磁場の磁束密度を増大
せしめる磁界制御手段を具備し、 前記磁界制御手段を駆動することにより、前記基体上に
到達する前記粒子の運動エネルギーを抑制できるように
したことを特徴とする薄膜形成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052284A JPH0768616B2 (ja) | 1992-03-11 | 1992-03-11 | 薄膜形成方法及び薄膜形成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4052284A JPH0768616B2 (ja) | 1992-03-11 | 1992-03-11 | 薄膜形成方法及び薄膜形成装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0617242A JPH0617242A (ja) | 1994-01-25 |
| JPH0768616B2 true JPH0768616B2 (ja) | 1995-07-26 |
Family
ID=12910501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4052284A Expired - Lifetime JPH0768616B2 (ja) | 1992-03-11 | 1992-03-11 | 薄膜形成方法及び薄膜形成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0768616B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5871372A (ja) * | 1981-10-23 | 1983-04-28 | Hitachi Ltd | スパッタリングによる成膜方法及びその装置 |
| JPS58194334A (ja) * | 1982-05-07 | 1983-11-12 | Nec Corp | 薄膜の形成方法 |
| JPS5989771A (ja) * | 1982-11-12 | 1984-05-24 | Hitachi Ltd | 印加電圧自動上昇機構のついたイオンスパツタリング装置 |
-
1992
- 1992-03-11 JP JP4052284A patent/JPH0768616B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0617242A (ja) | 1994-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6872289B2 (en) | Thin film fabrication method and thin film fabrication apparatus | |
| US4046660A (en) | Sputter coating with charged particle flux control | |
| US5821680A (en) | Multi-layer carbon-based coatings for field emission | |
| JPH0624249B2 (ja) | 薄膜太陽電池の製造方法 | |
| US3479269A (en) | Method for sputter etching using a high frequency negative pulse train | |
| JP3944317B2 (ja) | Ｃｕ成膜方法 | |
| KR100206525B1 (ko) | 서브스트레이트들을 코팅하기 위한 방법 및 장치 | |
| US5922180A (en) | Sputtering apparatus for forming a conductive film in a contact hole of a high aspect ratio | |
| KR100189218B1 (ko) | Ito 투명도전막의 제작방법 | |
| JPH0768616B2 (ja) | 薄膜形成方法及び薄膜形成装置 | |
| JPS63501432A (ja) | 基板上に形成されたアルミニウム層における盛上りを低減するためのスパッタ方法 | |
| JPH0445972B2 (ja) | ||
| JP3546019B2 (ja) | 成膜方法及び装置 | |
| JP3562595B2 (ja) | スパッタ装置 | |
| JPH056286B2 (ja) | ||
| JPH0211011B2 (ja) | ||
| EP0443296B1 (en) | Process for obtaining multilayer metallization of the back of a semiconductor substrate | |
| JP2841213B2 (ja) | 太陽電池用基板の製造方法 | |
| JPS61292817A (ja) | 透明電導性金属酸化物膜の形成方法 | |
| JPS6127464B2 (ja) | ||
| JPS621471B2 (ja) | ||
| JPH07211641A (ja) | 電子ビーム蒸着器 | |
| JPH027393B2 (ja) | ||
| JPH05239641A (ja) | 導電膜の形成方法とその装置、及びマグネトロンスパッタ方法とその装置、並びにインライン式マグネトロンスパッタ装置 | |
| JPS63270464A (ja) | 基板への薄膜形成方法 |