JPH0769749B2 - 直流電源回路 - Google Patents
直流電源回路Info
- Publication number
- JPH0769749B2 JPH0769749B2 JP2290067A JP29006790A JPH0769749B2 JP H0769749 B2 JPH0769749 B2 JP H0769749B2 JP 2290067 A JP2290067 A JP 2290067A JP 29006790 A JP29006790 A JP 29006790A JP H0769749 B2 JPH0769749 B2 JP H0769749B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- mosfet
- power
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003071 parasitic effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は直流電源回路に関し、詳しくは入力端子と出力
端子間に電圧制御用パワーMOSFETからなる直列制御素子
を設けた直流電源回路に関する。
端子間に電圧制御用パワーMOSFETからなる直列制御素子
を設けた直流電源回路に関する。
［従来の技術］ 例えば、Ｎチャンネル型パワーMOSFETを使用した直流電
源回路の従来例を第２図に示し説明する。
源回路の従来例を第２図に示し説明する。
同図に示す直流電源回路において、（１）は電圧制御用
パワーMOSFETで、そのドレインＤが入力端子（２）に、
ソースＳが出力端子（３）に夫々接続されている。
（４）は上記パワーMOSFET（１）のゲートＧに接続され
たチャージポンプ、（５）は制御出力増幅用のＮチャン
ネル型MOSFETで、そのドレインＤがパワーMOSFET（１）
のゲートＧに接続され、ソースＳが接地端子（６）に接
続される。（７）（８）はパワーMOSFET（１）のソース
Ｓと接地端子（６）との間に接続された電圧設定用の分
圧抵抗、（９）は誤差電圧増幅用の差動増幅器で、その
一方の入力は基準電圧源（10）が接続されると共に他方
の入力は上記分圧抵抗（７）（８）の中間接続点ａが接
続され、その出力は制御出力増幅用MOSFET（５）のゲー
トＧに接続される。
パワーMOSFETで、そのドレインＤが入力端子（２）に、
ソースＳが出力端子（３）に夫々接続されている。
（４）は上記パワーMOSFET（１）のゲートＧに接続され
たチャージポンプ、（５）は制御出力増幅用のＮチャン
ネル型MOSFETで、そのドレインＤがパワーMOSFET（１）
のゲートＧに接続され、ソースＳが接地端子（６）に接
続される。（７）（８）はパワーMOSFET（１）のソース
Ｓと接地端子（６）との間に接続された電圧設定用の分
圧抵抗、（９）は誤差電圧増幅用の差動増幅器で、その
一方の入力は基準電圧源（10）が接続されると共に他方
の入力は上記分圧抵抗（７）（８）の中間接続点ａが接
続され、その出力は制御出力増幅用MOSFET（５）のゲー
トＧに接続される。
上記構成からなる直流電源回路では、入力端子（２）か
らの入力電圧VINがハイレベルとなるとチャージポンプ
（４）が動作し、パワーMOSFET（１）のゲート電圧を入
力電圧VIN以上に昇圧してパワーMOSFET（１）をONさせ
る。これにより出力端子（３）に出力電圧VOUTが得られ
る。この時、基準電圧源（10）に基づく差動増幅器
（９）の出力により制御出力増幅用MOSFET（５）が作動
して分圧抵抗（７）（８）の分圧比に応じた出力電圧V
OUTとなる。
らの入力電圧VINがハイレベルとなるとチャージポンプ
（４）が動作し、パワーMOSFET（１）のゲート電圧を入
力電圧VIN以上に昇圧してパワーMOSFET（１）をONさせ
る。これにより出力端子（３）に出力電圧VOUTが得られ
る。この時、基準電圧源（10）に基づく差動増幅器
（９）の出力により制御出力増幅用MOSFET（５）が作動
して分圧抵抗（７）（８）の分圧比に応じた出力電圧V
OUTとなる。
［発明が解決しようとする課題］ ところで、上述した直流電源回路では、電源が何らかの
原因により瞬断して入力電圧VINが出力電圧VOUTよりも
低下するような状態が発生すると、パワーMOSFET（１）
のソース・ドレイン間に寄生するダイオードが導通して
出力端子（３）から入力端子（２）に向けて電流が逆流
することになる。この場合、出力端子（３）に、電源が
瞬断した時にバックアップ電圧をメモリに供給するため
のメモリ用バックアップ回路が接続されていると、上記
バックアップ回路の二次電池やコンデンサに充電された
バックアップ電力が上述した寄生ダイオードによる電流
の逆流で放電されてしまいバックアップ電圧の低下を招
くという問題があった。また、分圧抵抗（７）（８）に
も電流が流れるのでバックアップ電圧の低下がより一層
顕著となる。
原因により瞬断して入力電圧VINが出力電圧VOUTよりも
低下するような状態が発生すると、パワーMOSFET（１）
のソース・ドレイン間に寄生するダイオードが導通して
出力端子（３）から入力端子（２）に向けて電流が逆流
することになる。この場合、出力端子（３）に、電源が
瞬断した時にバックアップ電圧をメモリに供給するため
のメモリ用バックアップ回路が接続されていると、上記
バックアップ回路の二次電池やコンデンサに充電された
バックアップ電力が上述した寄生ダイオードによる電流
の逆流で放電されてしまいバックアップ電圧の低下を招
くという問題があった。また、分圧抵抗（７）（８）に
も電流が流れるのでバックアップ電圧の低下がより一層
顕著となる。
そこで、本発明は上記問題点に鑑みて提案されたもの
で、その目的とするところは、電圧制御用パワーMOSFET
のソース・ドレイン間に寄生するダイオードが導通する
ことを防止して出力端子から入力端子に向う電流の逆流
を阻止するとともに分圧抵抗に電流が流れるのを防止し
た直流電源回路を提供することにある。
で、その目的とするところは、電圧制御用パワーMOSFET
のソース・ドレイン間に寄生するダイオードが導通する
ことを防止して出力端子から入力端子に向う電流の逆流
を阻止するとともに分圧抵抗に電流が流れるのを防止し
た直流電源回路を提供することにある。
［課題を解決するための手段］ 本発明における上記目的を達成するための技術的手段
は、入力端子と出力端子間に電圧制御用パワーMOSFETか
らなる直列制御素子を設け、出力端子と接地端子間に電
圧設定用の分圧抵抗を配した直流電源回路において、 入力端子に出力端子側を電源とする二段のインバータ回
路を接続し、後段のインバータ回路の出力にパワーMOSF
ETのバックゲートを接続すると共に電圧設定用の分圧抵
抗を接続して、前記後段のインバータ回路を、 入力端子のハイ・ロウレベルに応動して、前記パワーMO
SFETのバックゲートを前記パワーMOSFETが正常に制御動
作を行う電圧と前記パワーMOSFETのソース・ドレイン間
に寄生するダイオードが非導通となる電圧とに切換える
スイッチ手段と、 入力電圧のハイ・ロウレベルに応動して前記電圧設定用
の分圧抵抗を接続非接続に切換えるスイッチ手段とを兼
ねるものとしたことを特徴とする。
は、入力端子と出力端子間に電圧制御用パワーMOSFETか
らなる直列制御素子を設け、出力端子と接地端子間に電
圧設定用の分圧抵抗を配した直流電源回路において、 入力端子に出力端子側を電源とする二段のインバータ回
路を接続し、後段のインバータ回路の出力にパワーMOSF
ETのバックゲートを接続すると共に電圧設定用の分圧抵
抗を接続して、前記後段のインバータ回路を、 入力端子のハイ・ロウレベルに応動して、前記パワーMO
SFETのバックゲートを前記パワーMOSFETが正常に制御動
作を行う電圧と前記パワーMOSFETのソース・ドレイン間
に寄生するダイオードが非導通となる電圧とに切換える
スイッチ手段と、 入力電圧のハイ・ロウレベルに応動して前記電圧設定用
の分圧抵抗を接続非接続に切換えるスイッチ手段とを兼
ねるものとしたことを特徴とする。
［作用］ 本発明に係る直流電源回路では、パワーMOSFETのバック
ゲートが電圧切換られ、入力電圧がロウレベルとなった
時にパワーMOSFETのソース・ドレイン間に寄生するダイ
オードが非導通となるようにそのバックゲート電圧をコ
ントロールするとともに分圧抵抗を切り離すので、電源
が瞬断して入力電圧がロウレベルとなった時、出力端子
から入力端子に向かう電流も、分圧抵抗を流れる放電も
確実に阻止し得る。
ゲートが電圧切換られ、入力電圧がロウレベルとなった
時にパワーMOSFETのソース・ドレイン間に寄生するダイ
オードが非導通となるようにそのバックゲート電圧をコ
ントロールするとともに分圧抵抗を切り離すので、電源
が瞬断して入力電圧がロウレベルとなった時、出力端子
から入力端子に向かう電流も、分圧抵抗を流れる放電も
確実に阻止し得る。
［実施例］ 本発明に係る直流電源回路の一実施例を第１図に示し説
明する。なお、第２図の直流電源回路と同一、又は相当
部分には同一参照符号を付して重複説明は省略する。
明する。なお、第２図の直流電源回路と同一、又は相当
部分には同一参照符号を付して重複説明は省略する。
本発明の特徴は、第１図に示すように電圧制御用パワー
MOSFET（１）のバックゲートBGが接続され、入力電圧Ｖ
INがロウレベルとなった時にパワーMOSFET（１）のソー
ス・ドレイン間に寄生するダイオードが非導通となるよ
うにそのバックゲート電圧をコントロールするバックゲ
ート制御回路（11）を設けたことにある。具体的に、上
記スイッチ手段としてのインバータ回路（13）を設けた
点にある。具体的に上記インバータ回路（13）は入力端
子（２）に接続された二段のインバータ回路（12），
（13）の後段であって、上記パワーMOSFET（１）のバッ
クゲートBGをソースＳから分離して上述した後段のイン
バータ回路（13）の出力に接続する。更に具体的に、二
段のインバータ回路（12）（13）はＰチャンネル型MOSF
ET（14）（15）とＮチャンネル型MOSFET（16）（17）で
夫々回路構成される。前段のインバータ回路（12）で
は、Ｐチャンネル型MOSFET（14）とＮチャンネル型MOSF
ET（16）の各ゲートＧを共通接続し、その接続点ｂを入
力端子（２）に接続し、Ｐチャンネル型MOSFET（14）と
Ｎチャンネル型MOSFET（16）の各ドレインＤを共通接続
し、その接続点ｃを後段のインバータ回路（13）の入力
に接続する。Ｐチャンネル型MOSFET（14）のソースＳを
パワーMOSFET（１）のソースＳに接続すると共にＮチャ
ンネル型MOSFET（16）のソースＳを接地端子（６）に接
続する。また、後段のインバータ回路（13）では、Ｐチ
ャンネル型MOSFET（15）とＮチャンネル型MOSFET（17）
の各ゲートＧを共通接続し、その接続点ｄを、前段のイ
ンバータ回路（12）の出力であるＰチャンネル型MOSFET
（14）とＮチャンネル型MOSFET（16）の各ドレインＤの
共通接続点ｃに接続する。Ｐチャンネル型MOSFET（15）
とＮチャンネル型MOSFET（17）の各ドレインＤを共通接
続し、その接続点ｅをパワーMOSFET（１）のバックゲー
トBGとに接続する。Ｐチャンネル型MOSFET（15）のソー
スＳをパワーMOSFET（１）のソースＳに接続すると共に
Ｎチャンネル型MOSFET（17）のソースＳを接地端子（６
に接続する。すなわち本実施例においては、パワーMOSF
ET（１）のバックゲートをスイッチ手段としてのインバ
ータ（13）が出力端子（３）（＝ソースＳ）と接地端子
（６）とに切換えるものである。但しソース（Ｓ）とド
レイン（Ｄ）との間で切換えるよう構成することもでき
る。
MOSFET（１）のバックゲートBGが接続され、入力電圧Ｖ
INがロウレベルとなった時にパワーMOSFET（１）のソー
ス・ドレイン間に寄生するダイオードが非導通となるよ
うにそのバックゲート電圧をコントロールするバックゲ
ート制御回路（11）を設けたことにある。具体的に、上
記スイッチ手段としてのインバータ回路（13）を設けた
点にある。具体的に上記インバータ回路（13）は入力端
子（２）に接続された二段のインバータ回路（12），
（13）の後段であって、上記パワーMOSFET（１）のバッ
クゲートBGをソースＳから分離して上述した後段のイン
バータ回路（13）の出力に接続する。更に具体的に、二
段のインバータ回路（12）（13）はＰチャンネル型MOSF
ET（14）（15）とＮチャンネル型MOSFET（16）（17）で
夫々回路構成される。前段のインバータ回路（12）で
は、Ｐチャンネル型MOSFET（14）とＮチャンネル型MOSF
ET（16）の各ゲートＧを共通接続し、その接続点ｂを入
力端子（２）に接続し、Ｐチャンネル型MOSFET（14）と
Ｎチャンネル型MOSFET（16）の各ドレインＤを共通接続
し、その接続点ｃを後段のインバータ回路（13）の入力
に接続する。Ｐチャンネル型MOSFET（14）のソースＳを
パワーMOSFET（１）のソースＳに接続すると共にＮチャ
ンネル型MOSFET（16）のソースＳを接地端子（６）に接
続する。また、後段のインバータ回路（13）では、Ｐチ
ャンネル型MOSFET（15）とＮチャンネル型MOSFET（17）
の各ゲートＧを共通接続し、その接続点ｄを、前段のイ
ンバータ回路（12）の出力であるＰチャンネル型MOSFET
（14）とＮチャンネル型MOSFET（16）の各ドレインＤの
共通接続点ｃに接続する。Ｐチャンネル型MOSFET（15）
とＮチャンネル型MOSFET（17）の各ドレインＤを共通接
続し、その接続点ｅをパワーMOSFET（１）のバックゲー
トBGとに接続する。Ｐチャンネル型MOSFET（15）のソー
スＳをパワーMOSFET（１）のソースＳに接続すると共に
Ｎチャンネル型MOSFET（17）のソースＳを接地端子（６
に接続する。すなわち本実施例においては、パワーMOSF
ET（１）のバックゲートをスイッチ手段としてのインバ
ータ（13）が出力端子（３）（＝ソースＳ）と接地端子
（６）とに切換えるものである。但しソース（Ｓ）とド
レイン（Ｄ）との間で切換えるよう構成することもでき
る。
一方電圧設定用の分圧抵抗（７）（８）の直列接続の一
端はインバータ（13）の出力点ｅに接続され、他端は接
続端子（６）に接続されている。そこで入力端子ＶINが
ハイレベルの時は出力端子（３）−接置端子（６）間に
接続され、ロウレベルの時は出力端子（３）より電気的
に切り離される。
端はインバータ（13）の出力点ｅに接続され、他端は接
続端子（６）に接続されている。そこで入力端子ＶINが
ハイレベルの時は出力端子（３）−接置端子（６）間に
接続され、ロウレベルの時は出力端子（３）より電気的
に切り離される。
上記構成からなる直流電源回路では、入力端子（２）か
らの入力電圧VINがハイレベルとなるとチャージポンプ
（４）が動作し、パワーMOSFET（１）のゲート電圧を入
力電圧VIN以上に昇圧してパワーMOSFET（１）をONさせ
る。これにより出力端子（３）に出力電圧VOUTが得られ
る。この時、基準電圧源（10）に基づく誤差電圧増幅用
差動増幅器（９）の出力は制御出力増幅用MOSFET（５）
で増幅されその制御電圧によりパワーMOSFET（１）のゲ
ートが駆動され、分圧抵抗（７）（８）による分圧比に
応じた出力電圧VOUTが得られる。
らの入力電圧VINがハイレベルとなるとチャージポンプ
（４）が動作し、パワーMOSFET（１）のゲート電圧を入
力電圧VIN以上に昇圧してパワーMOSFET（１）をONさせ
る。これにより出力端子（３）に出力電圧VOUTが得られ
る。この時、基準電圧源（10）に基づく誤差電圧増幅用
差動増幅器（９）の出力は制御出力増幅用MOSFET（５）
で増幅されその制御電圧によりパワーMOSFET（１）のゲ
ートが駆動され、分圧抵抗（７）（８）による分圧比に
応じた出力電圧VOUTが得られる。
本発明に係る直流電源回路では、電源が何らかの原因に
より瞬断し、入力端子（２）からの入力電圧VINが出力
電圧VOUTよりも低下するような状態が発生してロウレベ
ルとなっても、二段のインバータ回路（12）（13）にお
いて、前段のインバータ回路（12）のＰチャンネル型MO
SFET（14）とＮチャンネル型MOSFET（16）の各ゲート電
圧がロウレベルとなり、Ｐチャンネル型MOSFET（14）が
ONしてＮチャンネル型MOSFET（16）がOFFし、Ｐチャン
ネル型MOSFET（14）とＮチャンネル型MOSFET（16）の各
ドレインＤの共通接続点ｃで前段のインバータ回路（1
2）の出力がハイレベルとなる。すると、後段のインバ
ータ回路（13）のＰチャンネル型MOSFET（15）とＮチャ
ンネル型MOSFET（17）の各ゲート電圧がハイレブルとな
り、Ｐチャンネル型MOSFET（15）がOFFしてＮチャンネ
ル型MOSFET（17）がONし、Ｐチャンネル型MOSFET（15）
とＮチャンネル型MOSFET（17）の各ドレインＤの共通接
続点ｅで後段のインバータ回路（13）の出力がロウレベ
ルとなる。これによりパワーMOSFET（１）のバックゲー
トBGと分圧抵抗（７）との接続点ｆでの電位がロウレベ
ルとなるため、上記パワーMOSFET（１）のバックゲート
電圧がロウレベルに保持される。その結果、パワーMOSF
ET（１）のソース・ドレイン間に寄生するダイオードが
導通することなく、出力端子（３）から入力端子（２）
に向けて電流が逆流することもない。
より瞬断し、入力端子（２）からの入力電圧VINが出力
電圧VOUTよりも低下するような状態が発生してロウレベ
ルとなっても、二段のインバータ回路（12）（13）にお
いて、前段のインバータ回路（12）のＰチャンネル型MO
SFET（14）とＮチャンネル型MOSFET（16）の各ゲート電
圧がロウレベルとなり、Ｐチャンネル型MOSFET（14）が
ONしてＮチャンネル型MOSFET（16）がOFFし、Ｐチャン
ネル型MOSFET（14）とＮチャンネル型MOSFET（16）の各
ドレインＤの共通接続点ｃで前段のインバータ回路（1
2）の出力がハイレベルとなる。すると、後段のインバ
ータ回路（13）のＰチャンネル型MOSFET（15）とＮチャ
ンネル型MOSFET（17）の各ゲート電圧がハイレブルとな
り、Ｐチャンネル型MOSFET（15）がOFFしてＮチャンネ
ル型MOSFET（17）がONし、Ｐチャンネル型MOSFET（15）
とＮチャンネル型MOSFET（17）の各ドレインＤの共通接
続点ｅで後段のインバータ回路（13）の出力がロウレベ
ルとなる。これによりパワーMOSFET（１）のバックゲー
トBGと分圧抵抗（７）との接続点ｆでの電位がロウレベ
ルとなるため、上記パワーMOSFET（１）のバックゲート
電圧がロウレベルに保持される。その結果、パワーMOSF
ET（１）のソース・ドレイン間に寄生するダイオードが
導通することなく、出力端子（３）から入力端子（２）
に向けて電流が逆流することもない。
従って、出力端子（３）に、電源が瞬断した時にバック
アップ電圧をメモリに供給するためのメモリ用バックア
ップ回路が接続されている場合でも、上記バックアップ
回路の二次電池やコンデンサに充電されたバックアップ
電力が消費されてその電圧も低下するおそれはない。
アップ電圧をメモリに供給するためのメモリ用バックア
ップ回路が接続されている場合でも、上記バックアップ
回路の二次電池やコンデンサに充電されたバックアップ
電力が消費されてその電圧も低下するおそれはない。
また、前述したようにパワーMOSFET（１）のバックゲー
トBGと分圧抵抗（７）との接続点ｆでの電位がロウレベ
ルとなるため、分圧抵抗（７）（８）にも電流が流れる
ことはないので、バックアップ電圧が消費されて低下す
ることをより一層確実に阻止できる。本実施例において
は、入力端子ＶINのハイ・ロウレベルに応動してパワー
MOSFET（１）のバックゲートを正常に制御動作する電圧
とソース・ドレイン間に寄生するダイオードが非導通と
なる電圧とに切換えるスイッチ手段と、分圧抵抗（７）
（８）を出力端子（３）に接続−非接続に切換えるスイ
ッチ手段をインバータ（13）で共用としたが別に設ける
こともできる。
トBGと分圧抵抗（７）との接続点ｆでの電位がロウレベ
ルとなるため、分圧抵抗（７）（８）にも電流が流れる
ことはないので、バックアップ電圧が消費されて低下す
ることをより一層確実に阻止できる。本実施例において
は、入力端子ＶINのハイ・ロウレベルに応動してパワー
MOSFET（１）のバックゲートを正常に制御動作する電圧
とソース・ドレイン間に寄生するダイオードが非導通と
なる電圧とに切換えるスイッチ手段と、分圧抵抗（７）
（８）を出力端子（３）に接続−非接続に切換えるスイ
ッチ手段をインバータ（13）で共用としたが別に設ける
こともできる。
［発明の効果］ 本発明に係る直流電源回路によれば、電源が瞬断して入
力電圧がロウレベルとなった時、パワーMOSFETのバック
ゲート電圧をパワーMOSFETのソース・ドレイン間に寄生
するダイオードを非導通にする電圧に切換えるので出力
端子から入力端子に向う電流の逆流を確実に阻止するこ
とができる。特に、出力端子にメモリ用バックアップ回
路が接続されている場合には、上記バックアップ回路で
のバックアップ電力が消費されてその電圧が低下が抑制
されバックアップ性能が大幅に向上する。
力電圧がロウレベルとなった時、パワーMOSFETのバック
ゲート電圧をパワーMOSFETのソース・ドレイン間に寄生
するダイオードを非導通にする電圧に切換えるので出力
端子から入力端子に向う電流の逆流を確実に阻止するこ
とができる。特に、出力端子にメモリ用バックアップ回
路が接続されている場合には、上記バックアップ回路で
のバックアップ電力が消費されてその電圧が低下が抑制
されバックアップ性能が大幅に向上する。
また、電圧設定用の分圧抵抗にも電流が流れることはな
いので、バックアップ電力が消費されてその電圧が低下
することをより一層確実に阻止できてバックアップ性能
はより一層向上する。
いので、バックアップ電力が消費されてその電圧が低下
することをより一層確実に阻止できてバックアップ性能
はより一層向上する。
第１図は本発明に係る直流電源回路の一実施例を示す回
路図である。 第２図は直流電源回路の従来例を示す回路図である。 （１）……電圧制御用パワーMOSFET、 （２）……入力端子、 （３）……出力端子、 （６）……接地端子、 （７）（８）……分圧抵抗、 （９）……差動増幅器、 （11）……バックゲート制御回路、 （12）……インバータ回路、 （13）……インバータ回路（スイッチ手段）。
路図である。 第２図は直流電源回路の従来例を示す回路図である。 （１）……電圧制御用パワーMOSFET、 （２）……入力端子、 （３）……出力端子、 （６）……接地端子、 （７）（８）……分圧抵抗、 （９）……差動増幅器、 （11）……バックゲート制御回路、 （12）……インバータ回路、 （13）……インバータ回路（スイッチ手段）。
Claims (1)
- 【請求項１】入力端子と出力端子間に電圧制御用パワー
MOSFETからなる直列制御素子を設け、出力端子と接地端
子間に電圧設定用の分圧抵抗を配した直流電源回路にお
いて、 入力端子に出力端子側を電源とする二段のインバータ回
路を接続し、後段のインバータ回路の出力にパワーMOSF
ETのバックゲートを接続すると共に電圧設定用の分圧抵
抗を接続して、前記後段のインバータ回路を、 入力端子のハイ・ロウレベルに応動して、前記パワーMO
SFETのバックゲートを前記パワーMOSFETが正常に制御動
作を行う電圧と前記パワーMOSFETのソース・ドレイン間
に寄生するダイオードが非導通となる電圧とに切換える
スイッチ手段と、 入力電圧のハイ・ロウレベルに応動して前記電圧設定用
の分圧抵抗を接続非接続に切換えるスイッチ手段とを兼
ねるものとしたことを特徴とする直流電源回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2290067A JPH0769749B2 (ja) | 1990-10-25 | 1990-10-25 | 直流電源回路 |
| US07/782,318 US5180965A (en) | 1990-10-25 | 1991-10-24 | Direct-current power source circuit with back gate control circuit for power MOS-FET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2290067A JPH0769749B2 (ja) | 1990-10-25 | 1990-10-25 | 直流電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162111A JPH04162111A (ja) | 1992-06-05 |
| JPH0769749B2 true JPH0769749B2 (ja) | 1995-07-31 |
Family
ID=17751362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2290067A Expired - Lifetime JPH0769749B2 (ja) | 1990-10-25 | 1990-10-25 | 直流電源回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5180965A (ja) |
| JP (1) | JPH0769749B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069502A (en) * | 1998-04-06 | 2000-05-30 | Intersil Corporation | Sample-and-hold circuit having reduced subthreshold conduction effects and related methods |
| US6016067A (en) * | 1998-04-06 | 2000-01-18 | Intersil Corporation | Sample-and-hold circuit having reduced amplifier offset effects and related methods |
| US6002277A (en) * | 1998-04-06 | 1999-12-14 | Intersil Corporation | Sample-and-hold circuit having reduced parasitic diode effects and related methods |
| US6445039B1 (en) * | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
| US6985035B1 (en) | 1998-11-12 | 2006-01-10 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US6885275B1 (en) * | 1998-11-12 | 2005-04-26 | Broadcom Corporation | Multi-track integrated spiral inductor |
| US7276970B2 (en) | 1998-11-12 | 2007-10-02 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| US7687858B2 (en) * | 1999-01-15 | 2010-03-30 | Broadcom Corporation | System and method for ESD protection |
| US8405152B2 (en) | 1999-01-15 | 2013-03-26 | Broadcom Corporation | System and method for ESD protection |
| EP1145318B1 (en) * | 1999-01-15 | 2015-12-30 | Broadcom Corporation | System and method for esd protection |
| US7696823B2 (en) * | 1999-05-26 | 2010-04-13 | Broadcom Corporation | System and method for linearizing a CMOS differential pair |
| EP1200887B1 (en) * | 1999-06-29 | 2006-05-10 | Broadcom Corporation | System and method for independent power sequencing of integrated circuits |
| JP2005333691A (ja) * | 2004-05-18 | 2005-12-02 | Rohm Co Ltd | 過電流検出回路及びこれを有する電源装置 |
| US7439592B2 (en) * | 2004-12-13 | 2008-10-21 | Broadcom Corporation | ESD protection for high voltage applications |
| JP4587804B2 (ja) | 2004-12-22 | 2010-11-24 | 株式会社リコー | ボルテージレギュレータ回路 |
| US7505238B2 (en) * | 2005-01-07 | 2009-03-17 | Agnes Neves Woo | ESD configuration for low parasitic capacitance I/O |
| JP5338387B2 (ja) * | 2009-03-05 | 2013-11-13 | ミツミ電機株式会社 | 電源切換え装置 |
| JP5649857B2 (ja) * | 2010-06-21 | 2015-01-07 | ルネサスエレクトロニクス株式会社 | レギュレータ回路 |
| US9582017B2 (en) | 2013-07-02 | 2017-02-28 | Stmicroelectronics Design And Application S.R.O. | Method of preventing inversion of output current flow in a voltage regulator and related voltage regulator |
| US9625926B1 (en) | 2015-11-18 | 2017-04-18 | Qualcomm Incorporated | Multiple input regulator circuit |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59106013A (ja) * | 1982-12-10 | 1984-06-19 | Fujitsu Ltd | 電圧安定器 |
| JPS6069719A (ja) * | 1983-09-26 | 1985-04-20 | Oki Electric Ind Co Ltd | 定電圧電源回路 |
| JPS615324A (ja) * | 1984-06-19 | 1986-01-11 | Nec Corp | 電源回路 |
| JPS62109114A (ja) * | 1985-11-08 | 1987-05-20 | Seiko Instr & Electronics Ltd | ボルテ−ジ．レギユレ−タ |
| SU1403051A1 (ru) * | 1986-12-15 | 1988-06-15 | Предприятие П/Я В-8719 | Источник опорного напр жени |
| DE3716880A1 (de) * | 1987-05-20 | 1988-12-15 | Sachs Systemtechnik Gmbh | Spannungsregelschaltung |
| JPS63307510A (ja) * | 1987-06-09 | 1988-12-15 | Seiko Instr & Electronics Ltd | シリ−ズボルテ−ジレギュレ−タ逆流防止回路 |
| JPS6483715A (en) * | 1987-09-25 | 1989-03-29 | Shimizu Construction Co Ltd | Spud-type marine structure |
-
1990
- 1990-10-25 JP JP2290067A patent/JPH0769749B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-24 US US07/782,318 patent/US5180965A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162111A (ja) | 1992-06-05 |
| US5180965A (en) | 1993-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0769749B2 (ja) | 直流電源回路 | |
| US4754160A (en) | Power supply switching circuit | |
| US6420906B1 (en) | FET-OR circuit and power supply circuit using the same | |
| US7332833B2 (en) | Switching circuit for master-slave feeding mode of low voltage power supply | |
| KR100352401B1 (ko) | 충/방전 제어 회로 및 충전가능한 전원장치 | |
| US4736121A (en) | Charge pump circuit for driving N-channel MOS transistors | |
| US7379282B1 (en) | Input and output isolating diode for power dissipation reduction of power supplies | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US20020140466A1 (en) | Output circuit of semiconductor circuit wtih power consumption reduced | |
| US10454376B1 (en) | Power supply circuit | |
| JP3560512B2 (ja) | 電源回路とそれに用いる定電圧回路 | |
| JP2004215002A (ja) | 負荷駆動回路 | |
| EP0321702A2 (en) | A circuit for holding a MOS transistor in a conduction state in a voltage supply outage situation | |
| JP3687451B2 (ja) | 負荷駆動装置 | |
| JP3130443B2 (ja) | スイッチングレギュレータ | |
| JPH0766700A (ja) | パワーｍｏｓｆｅｔの制御装置 | |
| JP2003047149A (ja) | 電力切替装置 | |
| JP2004213697A (ja) | 定電圧回路 | |
| JPH04117133A (ja) | 電源切り換え回路 | |
| JPH0229441Y2 (ja) | ||
| JPH09308102A (ja) | 電源オア回路 | |
| JPH04372523A (ja) | 電源切り替え回路 | |
| JPH10240359A (ja) | 逆流防止回路 | |
| JPH04326108A (ja) | 負荷駆動制御装置 | |
| JPH09312941A (ja) | 電源回路 |