JPS6069719A - 定電圧電源回路 - Google Patents
定電圧電源回路Info
- Publication number
- JPS6069719A JPS6069719A JP17632383A JP17632383A JPS6069719A JP S6069719 A JPS6069719 A JP S6069719A JP 17632383 A JP17632383 A JP 17632383A JP 17632383 A JP17632383 A JP 17632383A JP S6069719 A JPS6069719 A JP S6069719A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- constant voltage
- voltage power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分桁−）
本発明は定電圧電源回路特に低電流負荷に好適な連続制
御方式直列制御閉回路型の定電圧電源回路に関するもの
である。
御方式直列制御閉回路型の定電圧電源回路に関するもの
である。
（従来技術）
従来、定電圧電源回路としては諸種の回路構成のものが
数多く提案されているが、これらのうちで、閉回路型定
電圧電源が定電圧電源回路の典型的な回路であり、第１
図に示されるように構成されている。
数多く提案されているが、これらのうちで、閉回路型定
電圧電源が定電圧電源回路の典型的な回路であり、第１
図に示されるように構成されている。
同図において、１は制御回路で０１は制御用トランジス
タ、２は分圧回路でＲ，、Ｒ２は分圧抵抗、３は基準電
圧でＤＺＩ は定電圧ダイオード、４は誤差増幅器でＱ
２はトランジスタ、Ｅｌは非安定化電圧、ｇｏは安定化
出力電Ｂ′−，でＲ５は負荷である。
タ、２は分圧回路でＲ，、Ｒ２は分圧抵抗、３は基準電
圧でＤＺＩ は定電圧ダイオード、４は誤差増幅器でＱ
２はトランジスタ、Ｅｌは非安定化電圧、ｇｏは安定化
出力電Ｂ′−，でＲ５は負荷である。
すなわち、この回路は、出力電圧Ｅ。の変動を分圧回路
２のＲ１とＲ２の接続点で検出し、これを基準電圧３と
比較してその変動分をトランジスタＱ２で増幅し、制御
用トランジスタＱ＋ を駆動して出力電圧Ｅ。の変化を
打消すように制御せしめ、出力電力Ｅ。を一定に保持す
る回路である。
２のＲ１とＲ２の接続点で検出し、これを基準電圧３と
比較してその変動分をトランジスタＱ２で増幅し、制御
用トランジスタＱ＋ を駆動して出力電圧Ｅ。の変化を
打消すように制御せしめ、出力電力Ｅ。を一定に保持す
る回路である。
しかしながら、負荷ＲＬが低電流負荷で例えば出力電流
が１０ ｍＡの場合について考えると、この回路の動作
電流は、制御用トランジスタＱ’ｌの駆動のためのベー
ス電流、誤差増幅器用トランジスタＱ２の動作電流、分
圧回路の回路電流等が加算されたものであり、これは出
力電流１０ｍＡに対して無視し侍ない大きさのものであ
る。すなわち、市販の集積回路を使用したいわゆる三端
子レギュレータで灯、その回路動作電流は代表的なもの
で４ｍＡ程度であることからも容易に理解できる。した
がって、このレギュレータを出力電流１０ｍＡの定電圧
電源回路に使用すれば、この回路自体で４ｍＡ前後の電
流が消費されてし捷うから、非安定化電圧側はこの消費
分を加算した電流を要求されることになシ、装置構成上
の制限があって、どうしてもこの要求をいれることがで
きない場合には、゛本回路では目的の゛電力を負荷側に
供給することができなくなるなどの欠点があった。
が１０ ｍＡの場合について考えると、この回路の動作
電流は、制御用トランジスタＱ’ｌの駆動のためのベー
ス電流、誤差増幅器用トランジスタＱ２の動作電流、分
圧回路の回路電流等が加算されたものであり、これは出
力電流１０ｍＡに対して無視し侍ない大きさのものであ
る。すなわち、市販の集積回路を使用したいわゆる三端
子レギュレータで灯、その回路動作電流は代表的なもの
で４ｍＡ程度であることからも容易に理解できる。した
がって、このレギュレータを出力電流１０ｍＡの定電圧
電源回路に使用すれば、この回路自体で４ｍＡ前後の電
流が消費されてし捷うから、非安定化電圧側はこの消費
分を加算した電流を要求されることになシ、装置構成上
の制限があって、どうしてもこの要求をいれることがで
きない場合には、゛本回路では目的の゛電力を負荷側に
供給することができなくなるなどの欠点があった。
（発明の目的）
本発明はこれらの欠点に鑑み、回路動作電流を少なくす
るため、制御回路の半導体素子として第、１の電界効果
トランジスタ（以下ＦＥＴ １という）を使用するとと
もに、誤差増幅器にはトランジスタと、このトランジス
タのコレクタにケゝ−トが接続されかつドレインが前記
ＦＥＴ 、のゲートに接続された第２の電界効果トラン
ジスタ（以下ＦＥＴ ２という）で構成することによっ
て低電流負荷に好適な定電圧電源回路を提供することを
目的とするものである。
るため、制御回路の半導体素子として第、１の電界効果
トランジスタ（以下ＦＥＴ １という）を使用するとと
もに、誤差増幅器にはトランジスタと、このトランジス
タのコレクタにケゝ−トが接続されかつドレインが前記
ＦＥＴ 、のゲートに接続された第２の電界効果トラン
ジスタ（以下ＦＥＴ ２という）で構成することによっ
て低電流負荷に好適な定電圧電源回路を提供することを
目的とするものである。
（発明の構成）
本発明は上記目的を達成するため出力電圧の変動を出力
端子に接続した分圧回１合の分圧点において基準電圧と
比較して検出し、この検出信号を腺差増幅器によって増
幅して制御回路用半導体素子の制御電極に印加してなる
述続式直列制御閉回路型定電圧電源回゛路において、前
記制御回路用半導体素子を框１の電界効果トランジスタ
で構成するとともに、前記誤差増幅器をトランジスタと
このトランジスタのコレクタにケ”−１−が接続されか
つドレインが第１の′電界効果トランジスタのケ８−ト
に接続された第２の電界効果トランジスタで構成したこ
とを特徴とする定電圧電源回路である。
端子に接続した分圧回１合の分圧点において基準電圧と
比較して検出し、この検出信号を腺差増幅器によって増
幅して制御回路用半導体素子の制御電極に印加してなる
述続式直列制御閉回路型定電圧電源回゛路において、前
記制御回路用半導体素子を框１の電界効果トランジスタ
で構成するとともに、前記誤差増幅器をトランジスタと
このトランジスタのコレクタにケ”−１−が接続されか
つドレインが第１の′電界効果トランジスタのケ８−ト
に接続された第２の電界効果トランジスタで構成したこ
とを特徴とする定電圧電源回路である。
（実 施 例）
以下本発明を実施例について詳細に説明する。
第２図は本発明の一実施例を示す回路図で、この定電圧
電源回路は、負荷ＲＬに接続された出力端子間に出力電
圧Ｅ。を分圧する高抵抗値の抵抗Ｒ１゜Ｒ２を直列に接
続し、とのＲ１ｒ Ｒ２の接続点とトランジスタＱ３の
ベース間に基準電圧１ｏとしての定電圧ダイオードＤ２
□を接続して出力電圧Ｅ。
電源回路は、負荷ＲＬに接続された出力端子間に出力電
圧Ｅ。を分圧する高抵抗値の抵抗Ｒ１゜Ｒ２を直列に接
続し、とのＲ１ｒ Ｒ２の接続点とトランジスタＱ３の
ベース間に基準電圧１ｏとしての定電圧ダイオードＤ２
□を接続して出力電圧Ｅ。
の変動の検出回路２０を構成し、この検出信号をトラン
ジスタＱ３のベースに加える。
ジスタＱ３のベースに加える。
このトランジスタＱ３には高抵抗値のコレクタ抵抗Ｒ４
が接続されており、このコレクタ電圧をＦＥＴ ２ （
Ｎ ｆヤンネルＭｏｓ型エンハンスメントモードＦＥＴ
）のケ゛−トに加えてなる誤差増幅器３０を構成して
いる。
が接続されており、このコレクタ電圧をＦＥＴ ２ （
Ｎ ｆヤンネルＭｏｓ型エンハンスメントモードＦＥＴ
）のケ゛−トに加えてなる誤差増幅器３０を構成して
いる。
このＦＥＴ２のドレインは制御回路４ｏの制御索子ＦＥ
Ｔ、（ｐチャンネルＭＯ３型エンハンスメントモードＦ
ＥＴ ）のゲートに接続されておりＲ５は高抵抗値のＦ
ＥＴ、ゲート−ソース間抵抗である。
Ｔ、（ｐチャンネルＭＯ３型エンハンスメントモードＦ
ＥＴ ）のゲートに接続されておりＲ５は高抵抗値のＦ
ＥＴ、ゲート−ソース間抵抗である。
次に本回路の動作について説明する。
いまかりに、非安定化電圧Ｒ１側あるいは負荷電流の変
動によって出力電圧Ｅ。が上昇したとすれば、分圧回路
の抵抗Ｒ，，Ｒ２の接続点の電位が上昇して基準電圧１
０よりも高くなると、定電圧ダイオードＤＺ２ が導通
状態となり、トランジスタＱ３のベースには、Ｒ，の高
抵抗値によシ定まる電流が流れ、トランジスタＱ３はＯ
Ｎする。
動によって出力電圧Ｅ。が上昇したとすれば、分圧回路
の抵抗Ｒ，，Ｒ２の接続点の電位が上昇して基準電圧１
０よりも高くなると、定電圧ダイオードＤＺ２ が導通
状態となり、トランジスタＱ３のベースには、Ｒ，の高
抵抗値によシ定まる電流が流れ、トランジスタＱ３はＯ
Ｎする。
したがって、このトランジスタＱ３とインバータを構成
しているＦＥＴ ２はＯＦＦ、換言すればＦＥＴ ２の
ドレインーノース間のインピーダンスを増加させる方向
に向い、ドレイン電圧を上げる方向に動作するから、こ
のＦＥＴ ２のドレインに接続されている制御用ＦＥＴ
、のダート電位は上昇する方向に向い、ＦＥＴ 、の
ドレイン−ノース間のインピーダンスヲ太きくして、先
の出力電圧Ｅ。の上昇分を打ち消す方向に、駆動される
。また、出力’、１ＬＩｆ Ｅ ｏが１灰下したときは
、前述の上昇の」ル１合と全く反対に出力電圧の低下分
を打ち消す方向に回路が動作するので、入力型Ｗ及び負
荷が変動しても、出力′電圧は一定に保たれることにな
る。
しているＦＥＴ ２はＯＦＦ、換言すればＦＥＴ ２の
ドレインーノース間のインピーダンスを増加させる方向
に向い、ドレイン電圧を上げる方向に動作するから、こ
のＦＥＴ ２のドレインに接続されている制御用ＦＥＴ
、のダート電位は上昇する方向に向い、ＦＥＴ 、の
ドレイン−ノース間のインピーダンスヲ太きくして、先
の出力電圧Ｅ。の上昇分を打ち消す方向に、駆動される
。また、出力’、１ＬＩｆ Ｅ ｏが１灰下したときは
、前述の上昇の」ル１合と全く反対に出力電圧の低下分
を打ち消す方向に回路が動作するので、入力型Ｗ及び負
荷が変動しても、出力′電圧は一定に保たれることにな
る。
ところで、本実施例では、制御回路及び誤差増幅器には
ＦＥＴを使用したので、従来のトランジスタを使用した
場合に比較して、次のような利点がちる。
ＦＥＴを使用したので、従来のトランジスタを使用した
場合に比較して、次のような利点がちる。
すなわち、トランジスタを動作させるにはベース電流が
必要となることに対してＦＥＴはケ８−ト電圧制御で駆
動される半導体素子であることがらＦＥＴは駆動電流を
ほとんど必要としない。
必要となることに対してＦＥＴはケ８−ト電圧制御で駆
動される半導体素子であることがらＦＥＴは駆動電流を
ほとんど必要としない。
また、トランジスタのコレクタ、エミ、り間飽和電圧に
和尚するＦＥＴのオン抵抗とドレイン電流の積によって
定まる電圧のＦＥＴを選択すれば、ＦＥＴの損失電力は
トランジスタの場合と同等以下になる。すなわぢ、負荷
電流”” １０ ｔｎｋの場合について考えるとぐトラ
ンジスタではコレクタ、エミッタ間飽和電圧をかりに０
．２ Ｖとすると、損失電力は２ ｍＷとなるがＦＥＴ
では、オン抵抗をかシに０．２０とすると、電力損失は
０．０２ ｍＷとなシ負荷電流が１０ｍＡ程度すなわち
低電流負荷の場合であればＦＥＴ０方がトランジスタよ
シも有利であることが明らかである。
和尚するＦＥＴのオン抵抗とドレイン電流の積によって
定まる電圧のＦＥＴを選択すれば、ＦＥＴの損失電力は
トランジスタの場合と同等以下になる。すなわぢ、負荷
電流”” １０ ｔｎｋの場合について考えるとぐトラ
ンジスタではコレクタ、エミッタ間飽和電圧をかりに０
．２ Ｖとすると、損失電力は２ ｍＷとなるがＦＥＴ
では、オン抵抗をかシに０．２０とすると、電力損失は
０．０２ ｍＷとなシ負荷電流が１０ｍＡ程度すなわち
低電流負荷の場合であればＦＥＴ０方がトランジスタよ
シも有利であることが明らかである。
さらに、制御回路のＦＥＴ、のゲート制御をＮチャンネ
ルＦＥＴ２を使用することにより、ＦＥＴ２ の駆動抵
抗であるＲ４に高抵抗を使用できるので、回路動作電流
を少なくすることができる。
ルＦＥＴ２を使用することにより、ＦＥＴ２ の駆動抵
抗であるＲ４に高抵抗を使用できるので、回路動作電流
を少なくすることができる。
さらにまた、電圧検出回路の分圧抵抗に高抵抗を使用す
ることにより、本実施例の定電圧電源回路では、その回
路動作電流を０．１ ｙｎＡにすることができた。この
値は例えば負イ酊電流１０ｍＡ程度低電流負荷の安定化
回路に実施した場合でも、定電圧電源回路として高い効
率で使用することができる。
ることにより、本実施例の定電圧電源回路では、その回
路動作電流を０．１ ｙｎＡにすることができた。この
値は例えば負イ酊電流１０ｍＡ程度低電流負荷の安定化
回路に実施した場合でも、定電圧電源回路として高い効
率で使用することができる。
（発明の効果）
以上説明したように、本発明によれば、駆動電流がほと
んどいらないＦＥＴを制御回路及び誤差増幅器に使用し
たことと、誤差増幅器のトランジスタのコレクタ抵抗や
分圧回路の分圧抵抗等に高抵抗を使用することができた
ことの相乗効果によって、回路動作電流の極小化と半導
体素子での電力損失の縮小化を図ることができ、低電流
負荷を対象として好適な定電圧電Ｗ回路を実現すること
ができる。
んどいらないＦＥＴを制御回路及び誤差増幅器に使用し
たことと、誤差増幅器のトランジスタのコレクタ抵抗や
分圧回路の分圧抵抗等に高抵抗を使用することができた
ことの相乗効果によって、回路動作電流の極小化と半導
体素子での電力損失の縮小化を図ることができ、低電流
負荷を対象として好適な定電圧電Ｗ回路を実現すること
ができる。
第１図は従来装置の回路図、第２図は本発明の一実施例
を示す回路図である。 １０・・・基準電圧、２０・・・検出回路、３０・・・
誤差増幅器、４０・・・制御回路、Ｑ３・・・トランジ
スタ、ＤＺ２・・・定電圧ダイオード、ＦＥＴ、、 Ｆ
ＥＴ２・・・電界効果トランジスタ、Ｒ＋ ＋ Ｒ２＋
Ｒ３＋ Ｒ４＋ Ｒｓ・・・抵抗、ＲＬ・・負荷、Ｅ
ｌ・・・非安定化電圧、Ｅｏ・・・出力電圧。 特許出願人 沖電気工業株式会社 日本電信電話公社 第１図 ノ 第２図 第１頁の続き ■発明者岩佐 貞之 ＠発明者 永塚 比登志 描島市笹木野字館一番地 東北沖電気株式会社内昭和
年 月 日 特許庁長官 殿 １ 事件の表示 昭和５８年 特 許 願第１７６３２３ 号２発明の名
称 定電圧電源回路 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４ 代やＡ （外２名） 住 所（〒１０５） 東京都港区虎ノ門１丁目７香１２
号ｊ 、Ｉ’４． ” ’・）
を示す回路図である。 １０・・・基準電圧、２０・・・検出回路、３０・・・
誤差増幅器、４０・・・制御回路、Ｑ３・・・トランジ
スタ、ＤＺ２・・・定電圧ダイオード、ＦＥＴ、、 Ｆ
ＥＴ２・・・電界効果トランジスタ、Ｒ＋ ＋ Ｒ２＋
Ｒ３＋ Ｒ４＋ Ｒｓ・・・抵抗、ＲＬ・・負荷、Ｅ
ｌ・・・非安定化電圧、Ｅｏ・・・出力電圧。 特許出願人 沖電気工業株式会社 日本電信電話公社 第１図 ノ 第２図 第１頁の続き ■発明者岩佐 貞之 ＠発明者 永塚 比登志 描島市笹木野字館一番地 東北沖電気株式会社内昭和
年 月 日 特許庁長官 殿 １ 事件の表示 昭和５８年 特 許 願第１７６３２３ 号２発明の名
称 定電圧電源回路 ３ 補正をする者 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４ 代やＡ （外２名） 住 所（〒１０５） 東京都港区虎ノ門１丁目７香１２
号ｊ 、Ｉ’４． ” ’・）
Claims (1)
- 出力電圧の変動を出力端子に接続した分圧回路の分圧点
において基準電圧と比較して検出し、この検出信号を誤
差増幅器によって増幅して制御回路用半導体素子の制御
電極に印加してなる連続式直列制御閉回路型定電圧電源
回路において、前記制御回路用半導体素子を第１の電界
効果ｌ・ランノスタで構成するとともに、前記誤差増幅
器をトランジスタとこのトランジスタのコレクタにケ゛
−１・が接続されかつドレインが第１の電界効果トラン
ジスタのダートに接続された第２の電界効果トランジス
タで構成したことを特徴とする定電圧電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632383A JPS6069719A (ja) | 1983-09-26 | 1983-09-26 | 定電圧電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17632383A JPS6069719A (ja) | 1983-09-26 | 1983-09-26 | 定電圧電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6069719A true JPS6069719A (ja) | 1985-04-20 |
Family
ID=16011571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17632383A Pending JPS6069719A (ja) | 1983-09-26 | 1983-09-26 | 定電圧電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6069719A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180965A (en) * | 1990-10-25 | 1993-01-19 | Nec Corporation | Direct-current power source circuit with back gate control circuit for power MOS-FET |
| JP2006260412A (ja) * | 2005-03-18 | 2006-09-28 | Mitsumi Electric Co Ltd | 電源回路及び電源装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548861A (en) * | 1977-06-21 | 1979-01-23 | Matsushita Electric Ind Co Ltd | Constant voltage circuit |
-
1983
- 1983-09-26 JP JP17632383A patent/JPS6069719A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS548861A (en) * | 1977-06-21 | 1979-01-23 | Matsushita Electric Ind Co Ltd | Constant voltage circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5180965A (en) * | 1990-10-25 | 1993-01-19 | Nec Corporation | Direct-current power source circuit with back gate control circuit for power MOS-FET |
| JP2006260412A (ja) * | 2005-03-18 | 2006-09-28 | Mitsumi Electric Co Ltd | 電源回路及び電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5525897A (en) | Transistor circuit for use in a voltage to current converter circuit | |
| US5266887A (en) | Bidirectional voltage to current converter | |
| US4125789A (en) | Biasing and scaling circuit for transducers | |
| US5191233A (en) | Flip-flop type level-shift circuit | |
| KR0131334B1 (ko) | 증폭기 회로 | |
| US4247824A (en) | Linear amplifier | |
| US5180965A (en) | Direct-current power source circuit with back gate control circuit for power MOS-FET | |
| KR840008091A (ko) | Mos트랜지스터 증폭기 | |
| US3882409A (en) | Differential amplifier circuit | |
| JPS6044752B2 (ja) | ダイナミツクメモリ | |
| US3828241A (en) | Regulated voltage supply circuit which compensates for temperature and input voltage variations | |
| US20040051580A1 (en) | Temperature-compensated current reference circuit | |
| KR940020669A (ko) | 바이어스 회로(bias circuit) | |
| JPS61157106A (ja) | 演算増幅器 | |
| JPS6065606A (ja) | 集積回路 | |
| JPH0612856B2 (ja) | 増幅回路 | |
| US4404477A (en) | Detection circuit and structure therefor | |
| JPH02177724A (ja) | 出力バッファ回路 | |
| JPS615324A (ja) | 電源回路 | |
| JPS5936423A (ja) | 電流切り換え回路 | |
| KR940012620A (ko) | 반도체 집적 회로 장치 | |
| JP2005539335A (ja) | 温度補償された電流基準回路 | |
| EP0417973A2 (en) | Amplifier circuit having two inverters | |
| JPH05304426A (ja) | 半導体装置 | |
| JPH0424813A (ja) | 定電圧回路 |