JPH0769848B2 - 診断インタフエ−ス切替方式 - Google Patents

診断インタフエ−ス切替方式

Info

Publication number
JPH0769848B2
JPH0769848B2 JP62044080A JP4408087A JPH0769848B2 JP H0769848 B2 JPH0769848 B2 JP H0769848B2 JP 62044080 A JP62044080 A JP 62044080A JP 4408087 A JP4408087 A JP 4408087A JP H0769848 B2 JPH0769848 B2 JP H0769848B2
Authority
JP
Japan
Prior art keywords
diagnostic
interface
gate
maintenance
diagnostic interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62044080A
Other languages
English (en)
Other versions
JPS63213037A (ja
Inventor
達郎 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62044080A priority Critical patent/JPH0769848B2/ja
Publication of JPS63213037A publication Critical patent/JPS63213037A/ja
Publication of JPH0769848B2 publication Critical patent/JPH0769848B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は2台の保守診断プロセッサとの2つの診断イン
タフェースを有する主記憶装置に関し、特にその2つの
診断インタフェースの選択方式に関する。
〔従来の技術〕
従来、この種の診断インタフェース切替方式は、2台の
システム制御装置のうち主記憶装置を使用しているシス
テム制御装置に属する保守診断プロセッサの診断インタ
フェースを有効とし、又両システム制御装置が共に主記
憶装置を使用していない場合には固定的にどちらかの保
守診断プロセッサの診断インタフェースを有効としてい
た。
〔発明が解決しようとする課題〕
上述したように、従来の主記憶装置の診断インタフェー
スは、2台のシステム制御装置が主記憶装置を使用して
いない場合、診断インタフェースがどちらかに固定とな
っていたため、固定的に選択された方の保守診断プロセ
ッサが何らかの異常により使用不可能となっているとき
に主記憶装置の保守診断動作が出来ないという欠点があ
る。
〔課題を解決するための手段〕
本発明による診断インタフェース切替方式は、2台のシ
ステム制御装置とメモリアクセスインタフェースを介し
て接続されると共に2つの診断インタフェースを介して
それぞれ2台のシステム制御装置に属する2台の保守診
断プロセッサに接続されており、通常はいづれか1台の
システム制御装置から使用される主記憶装置において、
2台のシステム制御装置のどちらから使用されているか
を表示しかつメモリアクセスインタフェースを有効と
し、通常は使用されているシステム制御装置に属する方
の保守診断プロセッサ側の診断インタフェースを有効と
する有効・無効表示手段と、有効・無効表示手段により
2台のシステム制御装置の両方のメモリアクセスインタ
フェースが無効とされ、主記憶装置がいずれのシステム
制御装置からも使用されていないときに、通常は固定的
に主記憶装置の属する系の保守診断プロセッサを有効と
する診断インタフェースを、この保守診断プロセッサが
使用不可能なような状態のときに、もうひとつの他系の
保守診断プロセッサからの指示により強制的に他系の診
断インタフェースに切替えて有効とする診断インタフェ
ース選択手段とを有することを特徴とする。
〔実施例〕
以下、本発明の実施例について図面を参照して説明す
る。
第1図は本発明の一実施例の構成を示すブロック図であ
る。
主記憶装置(MEM)1−1及び1−2は、それぞれ図中
の実線で示すメモリアクセスインタフェースを介してシ
ステム制御装置(SCU)2−1及び2−2に接続されて
いる。又、SCU2−1及び2−2はそれぞれ図中の実線で
示すパスを介して複数の演算処理装置(EPU)4−1,4−
2又は入出力処理装置5−1,5−2に接続され、MEM1−
1,1−2に対する書き込み、読み出し制御を図中の実線
で示すメモリアクセスインタフェースを介して行う。
尚、図中の一点鎖線で示すMEM1−1とSCU2−2とのメモ
リアクセスインタフェースはSCU2−1が使用されていな
いときの代替メモリアクセスインタフェースである。同
様に、図中の一点鎖線で示すMEM1−2とSCU2−1とのメ
モリアクセスインタフェースはSCU2−2が使用されてい
ないときの代替メモリアクセスインタフェースである。
以上の各装置は図中破線で示す診断インタフェースによ
り保守診断プロセッサ(DGP)3−1及び3−2と接続
されている。
第1図からもわかるように、MEM1−1,1−2は、2台のS
CU及び2台のDGPと接続される。従って、これらの選択
機能を必要とするが、その選択機能については次に第2
図を使用して説明する。
第2図はMEM1−1,1−2の各々のインタフェース選択回
路を示す図である。このインタフェース選択回路は、DG
P3−1、3−2との診断インタフェース22−1,22−2と
MEM1−1,1−2内の診断制御回路(図示せず)との間に
接続されている。
インタフェース選択回路は、自系マスクフリップフロッ
プ20−1と、他系マスクフリップフロップ20−2と、診
断インタフェース強制選択プリップフロップ21と、自系
オアゲート23−1と、他系オアゲート23−2と、自系ゲ
ート回路24−1と、他系ゲート回路24−2と、アンドゲ
ート25、26および27とを有する。
自系マスクフリップフロップ20−1からのマスクオフ信
号は自系オアゲート23−1の一方の入力に供給され、他
系マスクフリップフロップ20−2からのマスクオフ信号
は他系オアゲート23−2の一方の入力に供給される。両
マスクフリップフロップ20−1及び20−2からのマスク
オン信号はアンドゲート25に供給される。アンドゲート
25の出力はアンドゲート26および27の一方の入力に接続
されている。診断インタフェース強制選択プリップフロ
ップ21は、自系DGPからの指示でリセットされ、他系DGP
からの指示でセットされる。診断インタフェース強制選
択プリップフロップ21からのリセット信号はアンドゲー
ト26の他方の入力に供給され、セット信号はアンドゲー
ト27の他方の入力に供給される。アンドゲート26の出力
は自系オアゲート23−1の他方の入力に接続され、アン
ドゲート27の出力は他系オアゲート23−2の他方の入力
に接続されている。自系オアゲート23−1の出力は自系
ゲート回路24−1のゲート制御端子に接続され、他系オ
アゲート23−2の出力は他系ゲート回路24−2のゲート
制御端子に接続されている。
自系ゲート回路24−1の入力は自系DGPの自系診断イン
タフェース22−1に接続され、他系ゲート回路24−2の
入力は他系DGPの他系診断インタフェース22−2に接続
されている。自系ゲート回路24−1及び他系ゲート回路
24−2の出力は共に診断制御回路に接続されている。後
で明らかなになるように、自系ゲート回路24−1の出力
と他系ゲート回路24−2の出力は、どちらか一方が有効
に出力される。診断制御回路は、これら自系ゲート回路
24−1の出力と他系ゲート回路24−2の出力の論理和を
とるオアゲート(図示せず)を含む。
通常、MEM1−1及び1−2は、それぞれSCU2−1及び2
−2とメモリアクセスインタフェースを介して接続さ
れ、つまり自系SCUと接続されている。そのメモリアク
セスインタフェース有効、無効の制御は、自系マスクフ
リップフロップ20−1及び他系マスクフリップフロップ
20−2で行われる。マスクフリップフロップ20−1、20
−2は、論理“1"でマスク状態、つまりメモリアクセス
インタフェース切断状態となる。通常動作中は、いずれ
かがマスクオフ、非動作中はいずれもマスクオンとなる
ように制御される。
次にDGP3−1、3−2との診断インタフェース22−1、
22−2の選択論理について説明する。
自系診断インタフェース22−1及び他系診断インタフェ
ース22−2も、原則的には自系マスクフリップフロップ
20−1、他系マスクフリップフロップ20−2で制御さ
れ、マスクオフとなっているSCU側のDGPの診断インタフ
ェースを有効とする。すなわち、MEMが自系SCUと接続さ
れているとき、自系マスクフリップフロップ20−1はマ
スクオフ、他系マスクフリップフロップ20−2がマスク
オンとなっている。従って、自系マスクフリップフロッ
プ20−1のマスクオフ信号によって自系オアゲート23−
1を介して自系ゲート回路24−1が開かれ、自系DGPの
自系診断インタフェース22−1が自系ゲート回路24−1
を介して診断制御回路に接続される。このとき、他系マ
スクフリップフロップ20−2からはマスクオフ信号が送
出されないので、他系ゲート回路24−2は閉じたままで
ある。すなわち、MEM1−1及び1−2がそれぞれSCU2−
1及び2−2と接続されているときには、MEM1−1及び
1−2はそれぞれ自系のDGP3−1および3−2に自系診
断インタフェース22−1を介して接続される。
両方のSCU2−1、2−2が共に非動作のとき、両方のマ
スクフリップフロップ20−1、20−2は“1"となってお
り、自系DGPを有効とする。詳細に説明すると、診断イ
ンタフェース強制選択プリップフロップ21は通常リセッ
トされているので、アンドゲート26へ“1"のリセット信
号を出力し、アンドゲート27へは“0"のセット信号を出
力している。両方のマスクフリップフロップ20−1、20
−2が“1"であるので、これらからマスクオン信号がア
ンドゲート25、26および自系オアゲート23−1を介して
自系ゲート回路24−1に供給されて自系ゲート回路24−
1が開かれ、自系DGPの自系診断インタフェース22−1
が自系ゲート回路24−1を介して診断制御回路に接続さ
れる。このとき、アンドゲート27の出力が“0"であるの
で、他系ゲート回路24−2は閉じたままである。
自系DGPが使用出来ないような状態に陥っていたとす
る。この場合、診断インタフェースが自系DGPへ向いて
いるため、MEMの保守診断、あるいはMEMの立ち上げが不
可能となってしまう。そこで、本発明では、第2図に示
す診断インタフェース強制選択プリップフロップ21を設
け、他系DGPからのMEMの保守診断等を可能とする。診断
インタフェース強制選択プリップフロップ21は、自系DG
Pからの指示でリセットされ、他系DGPからの指示でセッ
トされる。マスクフリップフロップ20−1、20−2が共
にマスクオンのときに、診断インタフェース強制選択プ
リップフロップ21が他系DGPからの指示でセットされる
と、他系の診断インタフェース22−2を有効とする。す
なわち、診断インタフェース強制選択プリップフロップ
21がセットされると、アンドゲート26へ“0"のリセット
信号を出力し、アンドゲート27へ“1"のセット信号を出
力する。両方のマスクフリップフロップ20−1、20−2
が“1"であるので、これらからマスクオン信号がアンド
ゲート25、27および他系オアゲート23−2を介して他系
ゲート回路24−2に供給されて他系ゲート回路24−2が
開かれ、他系DGPの他系診断インタフェース22−2が他
系ゲート回路24−2を介して診断制御回路に接続され
る。このとき、アンドゲート26の出力が“0"であるの
で、自系ゲート回路24−1は閉じる。
〔発明の効果〕
以上の説明したように、本発明は、主記憶装置の保守診
断プロセッサとの診断インタフェースを該主記憶装置の
属する系の保守診断プロセッサが使用不可能な状態でも
他系の保守診断プロセッサへ切替えることを可能とする
ことにより、主記憶装置の保守診断動作をいずれの保守
診断プロセッサからも可能となる。又、他系保守診断プ
ロセッサからの主記憶装置の診断インタフェースを使用
した初期化を可能として、主記憶装置をいずれの系に接
続してもシステムの立上げが可能となるという効果があ
る。
【図面の簡単な説明】
第1図は本発明の一実施例の構成を示すブロック図、第
2図は主記憶装置内で有する保守診断プロセッサとの診
断インタフェースの切替えを制御するインタフェース選
択回路を示す回路図である。 1−1,1−2……主記憶装置(MEM)、2−1、2−2…
…システム制御装置(SCU)、3−1、3−2……保守
診断プロセッサ(DGP)、4−1、4−2……演算処理
装置(EPU)、5−1、5−2……入出力処理装置(IO
P)、20−1、20−2……マスクフリップフロップ、21
……診断インタフェース強制選択プリップフロップ、2
5,26,27……アンドゲート。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】2台のシステム制御装置(2−1,2−2)
    とメモリアクセスインタフェースを介して接続されると
    共に2つの診断インタフェース(22−1,22−2)を介し
    てそれぞれ前記2台のシステム制御装置に属する2台の
    保守診断プロセッサ(3−1,3−2)に接続されてお
    り、通常はいづれか1台の前記システム制御装置から使
    用される主記憶装置(1−1又は1−2)において、 前記2台のシステム制御装置のどちらから使用されてい
    るかを表示しかつメモリアクセスインタフェースを有効
    とし、通常は使用されている前記システム制御装置に属
    する方の前記保守診断プロセッサ側の診断インタフェー
    スを有効とする有効・無効表示手段(20−1,20−2)
    と、 前記有効・無効表示手段により前記2台のシステム制御
    装置の両方のメモリアクセスインタフェースが無効とさ
    れ、前記主記憶装置がいずれの前記システム制御装置か
    らも使用されていないときに、通常は固定的に前記主記
    憶装置の属する系の前記保守診断プロセッサを有効とす
    る診断インタフェース(22−1)を、該保守診断プロセ
    ッサが使用不可能なような状態のときに、もうひとつの
    他系の保守診断プロセッサからの指示により強制的に他
    系の診断インタフェース(22−2)に切替えて有効とす
    る診断インタフェース選択手段(21,26,27)とを有する
    ことを特徴とする診断インタフェース切替方式。
JP62044080A 1987-02-28 1987-02-28 診断インタフエ−ス切替方式 Expired - Lifetime JPH0769848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62044080A JPH0769848B2 (ja) 1987-02-28 1987-02-28 診断インタフエ−ス切替方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62044080A JPH0769848B2 (ja) 1987-02-28 1987-02-28 診断インタフエ−ス切替方式

Publications (2)

Publication Number Publication Date
JPS63213037A JPS63213037A (ja) 1988-09-05
JPH0769848B2 true JPH0769848B2 (ja) 1995-07-31

Family

ID=12681641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62044080A Expired - Lifetime JPH0769848B2 (ja) 1987-02-28 1987-02-28 診断インタフエ−ス切替方式

Country Status (1)

Country Link
JP (1) JPH0769848B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5248944A (en) * 1975-10-17 1977-04-19 Nippon Telegr & Teleph Corp <Ntt> Information processing system control system
JPS543390A (en) * 1977-06-08 1979-01-11 Hitachi Ltd Information processing system diagnosis system
JPS5957352A (ja) * 1982-08-27 1984-04-02 Fujitsu Ltd 診断方式

Also Published As

Publication number Publication date
JPS63213037A (ja) 1988-09-05

Similar Documents

Publication Publication Date Title
US5669009A (en) Signal processing array
JPS59106056A (ja) フエイルセイフ式デ−タ処理システム
JPH0769848B2 (ja) 診断インタフエ−ス切替方式
JPS6112297B2 (ja)
KR100204616B1 (ko) 효율적인 파우어 온 초기화를 갖는 정보 처리 시스템
KR940005820B1 (ko) 프로세서
JPS58211271A (ja) マルチプロセツサシステム
JP3204308B2 (ja) マイクロコンピュータ及びそのテスト方法
JPH05307491A (ja) 多重化処理装置の切替方法および装置
JPH09212472A (ja) マルチプロセッサシステム
JPS621060A (ja) デジタル処理装置の入出力制御方法および装置
JPH02173852A (ja) バス診断装置
JP2630019B2 (ja) 情報処理システムにおける診断プロセッサと被診断装置との間の診断パス接続構造
JPH02103482A (ja) 集積回路装置
JP2882831B2 (ja) バスインタリーブ制御方法
JP3464670B2 (ja) 受信アイソレーション中通知方式
JP3012402B2 (ja) 情報処理システム
JPH0625987B2 (ja) 複合計算機システム
JPS63167939A (ja) 複数プロセツサ内蔵型マイクロコンピユ−タ用エミユレ−タ
JPS5827540B2 (ja) 情報処理装置
JPH1011102A (ja) 二重化方式
JPS6041140A (ja) 半導体集積回路内蔵romのデバツグ装置
JPH06223046A (ja) バストレース実行方法
JP2000010814A (ja) デバッグ能力を有するチップ
JPH11296475A (ja) 拡張スロット接続回路