JPH0769854B2 - マイクロプロセッサの疑似誤動作発生方式 - Google Patents
マイクロプロセッサの疑似誤動作発生方式Info
- Publication number
- JPH0769854B2 JPH0769854B2 JP63044885A JP4488588A JPH0769854B2 JP H0769854 B2 JPH0769854 B2 JP H0769854B2 JP 63044885 A JP63044885 A JP 63044885A JP 4488588 A JP4488588 A JP 4488588A JP H0769854 B2 JPH0769854 B2 JP H0769854B2
- Authority
- JP
- Japan
- Prior art keywords
- malfunction
- pseudo
- microprocessor
- monitoring mode
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007257 malfunction Effects 0.000 title claims description 62
- 238000000034 method Methods 0.000 title claims description 12
- 238000012544 monitoring process Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサの疑似誤動作発生方式に関
し、特にマイクロプロセッサに疑似誤動作を発生させて
エラーリカバリ動作を試験するためのマイクロプロセッ
サの疑似誤動作発生方式に関する。
し、特にマイクロプロセッサに疑似誤動作を発生させて
エラーリカバリ動作を試験するためのマイクロプロセッ
サの疑似誤動作発生方式に関する。
マイクロプロセッサの二重化構成などで、一方のマイク
ロプロセッサに疑似誤動作を実行させてエラーリカバリ
動作を試験するため、従来のマイクロプロセッサの疑似
誤動作発生方式は、マイクロプロセッサ内部のフリップ
フロップを接続したシフトモードでそれらの内部情報を
移動させて入出力するシフトパス機能を利用したり、マ
イクロプロセッサの入力端子にスイッチなどを接続して
人手で入力信号を挿入したりすることにより、マイクロ
プロセッサに疑似誤動作を実行させている。
ロプロセッサに疑似誤動作を実行させてエラーリカバリ
動作を試験するため、従来のマイクロプロセッサの疑似
誤動作発生方式は、マイクロプロセッサ内部のフリップ
フロップを接続したシフトモードでそれらの内部情報を
移動させて入出力するシフトパス機能を利用したり、マ
イクロプロセッサの入力端子にスイッチなどを接続して
人手で入力信号を挿入したりすることにより、マイクロ
プロセッサに疑似誤動作を実行させている。
上述した従来のマイクロプロセッサの疑似誤動作発生方
式では、シフトパス機能を利用する場合は、ソフトウェ
アが走行中の評価環境で、わざわざソフトウェアの実行
を中断して、全く異なるシフトパス機能を用いた動作に
移行しなければならない。
式では、シフトパス機能を利用する場合は、ソフトウェ
アが走行中の評価環境で、わざわざソフトウェアの実行
を中断して、全く異なるシフトパス機能を用いた動作に
移行しなければならない。
また、スイッチなどを接続する場合は、スイッチなどの
付加により、マイクロプロセッサ内の回路の遅延時間の
遅れが生じたり、追加するハードウェア量が増大したり
するなどの諸問題を招くとともに、固定的な誤動作しか
発生させることができない。
付加により、マイクロプロセッサ内の回路の遅延時間の
遅れが生じたり、追加するハードウェア量が増大したり
するなどの諸問題を招くとともに、固定的な誤動作しか
発生させることができない。
このため、従来のマイクロプロセッサの疑似誤動作発生
方式は、いずれもマイクロプロセッサにある疑似誤動作
を発生させることはできても、その疑似誤動作を適切な
タイミングで発生させることができないという問題点が
ある。
方式は、いずれもマイクロプロセッサにある疑似誤動作
を発生させることはできても、その疑似誤動作を適切な
タイミングで発生させることができないという問題点が
ある。
疑似誤動作を適切なタイミングで発生させることができ
ないのでは、誤動作がどのような状況の基に、どのよう
なタイミングで発生したのかを詳しく解析し、それぞれ
の場合に応じて、最適な処理を提供しなければならない
オペレーティングシステムの開発・評価などには、従来
のマイクロプロセッサの疑似誤動作発生方式は、不十分
な方式であるという欠点がある。
ないのでは、誤動作がどのような状況の基に、どのよう
なタイミングで発生したのかを詳しく解析し、それぞれ
の場合に応じて、最適な処理を提供しなければならない
オペレーティングシステムの開発・評価などには、従来
のマイクロプロセッサの疑似誤動作発生方式は、不十分
な方式であるという欠点がある。
本発明の目的は、ソフトウェア制御可能な誤動作発生指
示情報と誤動作内容特定情報とを設けることにより、マ
イクロプロセッサに疑似誤動作を適切なタイミングに適
切な内容で発生させることができるマイクロプロセッサ
の疑似誤動作発生方式を提供することにある。
示情報と誤動作内容特定情報とを設けることにより、マ
イクロプロセッサに疑似誤動作を適切なタイミングに適
切な内容で発生させることができるマイクロプロセッサ
の疑似誤動作発生方式を提供することにある。
本発明のマイクロプロセッサの疑似誤動作発生方式は、 （Ａ）正常動作を行わせる実行モードにするか疑似誤動
作を行わせることができる監視モードにするかを切替え
る信号を入力する実行／監視モード切替え端子、 （Ｂ）前記疑似誤動作を行わせることを示す誤動作発生
指示情報をソフトウェア制御可能なレジスタに記憶する
誤動作発生指示情報記憶手段、 （Ｃ）前記疑似誤動作の内容を示す誤動作内容特定情報
をソフトウェア制御可能なレジスタに記憶する誤動作内
容特定情報記憶手段、 （Ｄ）前記実行／監視モード切替え端子に監視モードを
示す信号が入力されているとき、前記誤動作発生指示情
報と前記誤動作内容特定情報とを解読して、指示され特
定された内容の前記疑似誤動作を発生させる誤動作生成
回路、 をマイクロプロセッサ内に備えて構成されている。
作を行わせることができる監視モードにするかを切替え
る信号を入力する実行／監視モード切替え端子、 （Ｂ）前記疑似誤動作を行わせることを示す誤動作発生
指示情報をソフトウェア制御可能なレジスタに記憶する
誤動作発生指示情報記憶手段、 （Ｃ）前記疑似誤動作の内容を示す誤動作内容特定情報
をソフトウェア制御可能なレジスタに記憶する誤動作内
容特定情報記憶手段、 （Ｄ）前記実行／監視モード切替え端子に監視モードを
示す信号が入力されているとき、前記誤動作発生指示情
報と前記誤動作内容特定情報とを解読して、指示され特
定された内容の前記疑似誤動作を発生させる誤動作生成
回路、 をマイクロプロセッサ内に備えて構成されている。
〔実施例〕 次に本発明の実施例について図面を参照して説明する。
第１図は本発明のマイクロプロセッサの疑似誤動発作方
式の一実施例を示すブロック図である。
式の一実施例を示すブロック図である。
第１図において、マイクロプロセッサ・チップ１の実行
／監視モード切替え端子２は、このマイクロプロセッサ
を、正常動作のみを行わせる実行モードにするか、疑似
誤動作も行わせることができる監視モードにするかの切
替え信号S1（実行モードのとき“1",監視モードのとき
“0"）を入力する。
／監視モード切替え端子２は、このマイクロプロセッサ
を、正常動作のみを行わせる実行モードにするか、疑似
誤動作も行わせることができる監視モードにするかの切
替え信号S1（実行モードのとき“1",監視モードのとき
“0"）を入力する。
一方、ソフトウェア制御可能なレジスタ３は、誤動作発
生指示情報記憶手段および誤動作内容特定情報記憶手段
として、疑似誤動作を行わせることを示す誤動作発生指
示情報および疑似誤動作の内容を示す誤動作内容特定情
報を記憶する。
生指示情報記憶手段および誤動作内容特定情報記憶手段
として、疑似誤動作を行わせることを示す誤動作発生指
示情報および疑似誤動作の内容を示す誤動作内容特定情
報を記憶する。
第２図はソフトウェア制御可能なレジスタ３が有する疑
似誤動作関連情報とその機能を示す情報説明図である。
似誤動作関連情報とその機能を示す情報説明図である。
第２図に示すように、ソフトウェア制御可能なレジスタ
３は、その一部である左端４ビットに、それぞれ誤動作
発生指示情報である疑似誤動作オン／オフビットＡ（オ
ンのとき“1",オフのとき“0"）、および３ビットの誤
動作内容特定情報であるリード／ライト指定ビットＢ
（リードのとき“1",ライトのとき“0"），命令／オペ
ランド指定ビットＣ（命令のとき“1",データのとき
“0"），アドレス／データ指定ビットＤ（アドレスのと
き“1",データのとき“0"）を記憶している。
３は、その一部である左端４ビットに、それぞれ誤動作
発生指示情報である疑似誤動作オン／オフビットＡ（オ
ンのとき“1",オフのとき“0"）、および３ビットの誤
動作内容特定情報であるリード／ライト指定ビットＢ
（リードのとき“1",ライトのとき“0"），命令／オペ
ランド指定ビットＣ（命令のとき“1",データのとき
“0"），アドレス／データ指定ビットＤ（アドレスのと
き“1",データのとき“0"）を記憶している。
また、誤動作生成回路であるデコーダ４および制御信号
生成回路5,6,7,8は、実行／監視モード切替え端子２に
監視モードを示す切替え信号S1の“0"が入力されている
とき、疑似誤動作オン／オフビットＡおよびリード／ラ
イト指定ビットB,命令／オペランド指定ビットC,アドレ
ス／データ指定ビットＤを解読して、以下に示すよう
に、指示され特定された内容の疑似誤動作を発生させ
る。
生成回路5,6,7,8は、実行／監視モード切替え端子２に
監視モードを示す切替え信号S1の“0"が入力されている
とき、疑似誤動作オン／オフビットＡおよびリード／ラ
イト指定ビットB,命令／オペランド指定ビットC,アドレ
ス／データ指定ビットＤを解読して、以下に示すよう
に、指示され特定された内容の疑似誤動作を発生させ
る。
まず、デコーダ４は、レジスタ３の左端４ビットA,B,C,
Dを解読してその内容により、第２図に示すように、マ
スク信号S2,S3,S4,S5をそれぞれ発生する。
Dを解読してその内容により、第２図に示すように、マ
スク信号S2,S3,S4,S5をそれぞれ発生する。
切替え信号S1が監視モードの“0"で、マスク信号S2に
“1"が発生した場合には、制御信号生成回路５が、書込
みデータバッファ10の内容をデータバス20に、そのまま
出力するか反転して出力するかを選択するマルチプレク
サ21に、反転して出力する動作を選択させる。
“1"が発生した場合には、制御信号生成回路５が、書込
みデータバッファ10の内容をデータバス20に、そのまま
出力するか反転して出力するかを選択するマルチプレク
サ21に、反転して出力する動作を選択させる。
このため、データバス20は、書込みデータバッファ10の
内容を反転した疑似の誤りデータを受けて外部に送出す
る。
内容を反転した疑似の誤りデータを受けて外部に送出す
る。
次に、切替え信号S1が監視モードの“0"で、マスク信号
S3に“1"が発生した場合には、制御信号生成回路６が、
読出しデータバッファ11に読出されるデータバス20から
の情報を抑えて、読出しデータバッファ11に読出しデー
タを蓄えさせない。
S3に“1"が発生した場合には、制御信号生成回路６が、
読出しデータバッファ11に読出されるデータバス20から
の情報を抑えて、読出しデータバッファ11に読出しデー
タを蓄えさせない。
このため、読出しデータバッファ11は、読出しデータを
消された疑似の誤りデータを持つこととなる。
消された疑似の誤りデータを持つこととなる。
また、切替え信号S1が監視モードの“0"で、マスク信号
S4に“1"が発生した場合には、制御信号生成回路７が、
命令バッファ12に読出されるデータバス20からの情報を
抑えて、命令バッファ12に読出しデータを蓄えさせな
い。
S4に“1"が発生した場合には、制御信号生成回路７が、
命令バッファ12に読出されるデータバス20からの情報を
抑えて、命令バッファ12に読出しデータを蓄えさせな
い。
このため、命令バッファ12は、命令情報を消された疑似
の誤り命令を持つこととなる。
の誤り命令を持つこととなる。
一方、切替え信号S1が監視モードの“0"で、マスク信号
S5に“1"が発生した場合には、制御信号生成回路８が、
メモリアドレスバッファ13の内容をアドレスバス22に、
そのまま出力するか反転して出力するかを選択するマル
チプレクサ23に、反転して出力する動作を選択させる。
S5に“1"が発生した場合には、制御信号生成回路８が、
メモリアドレスバッファ13の内容をアドレスバス22に、
そのまま出力するか反転して出力するかを選択するマル
チプレクサ23に、反転して出力する動作を選択させる。
このため、アドレスバス22は、メモリアドレスバッファ
13の内容を反転した疑似の誤りアドレスを受けて外部に
送出する。
13の内容を反転した疑似の誤りアドレスを受けて外部に
送出する。
また、上記のマスク信号S2,S3,S4,S5は、必ずしも排他
的ではないので、同時に二つ以上も発生させて二重の疑
似誤動作を行わせることができる。
的ではないので、同時に二つ以上も発生させて二重の疑
似誤動作を行わせることができる。
なお、本実施例では、アドレスの疑似誤動作を一括して
一種類にしているが、データの書込み時のアドレスに疑
似誤動作を発生させるか、データの読出し時のアドレス
に疑似誤動作を発生させるか、または命令の読出し時の
アドレスに疑似誤動作を発生させるかなどの細かい条件
を設定するようにすることも可能である。
一種類にしているが、データの書込み時のアドレスに疑
似誤動作を発生させるか、データの読出し時のアドレス
に疑似誤動作を発生させるか、または命令の読出し時の
アドレスに疑似誤動作を発生させるかなどの細かい条件
を設定するようにすることも可能である。
以上のべたように、本実施例のマイクロプロセッサの疑
似誤動作発生方式は、ソフトウェア制御可能な誤動作発
生指示情報と誤動作内容特定情報とを設けることによ
り、疑似誤動作を発生させるか、また発生させるとき、
どのような種類のものをどのようなタイミングで発生さ
せるかを、ソフトウェア開発者、特にオペレーティング
システムの開発者に委ねたことにより、マイクロプロセ
ッサの二重化を採用し、信頼性の向上を計るフォールト
・トーレラント・システムの開発をする場合などにおい
て、オペレーティングシステムや外部周辺回路に関する
エラー処理の開発やデバッグなどが容易に効率良く行え
ることとなる。
似誤動作発生方式は、ソフトウェア制御可能な誤動作発
生指示情報と誤動作内容特定情報とを設けることによ
り、疑似誤動作を発生させるか、また発生させるとき、
どのような種類のものをどのようなタイミングで発生さ
せるかを、ソフトウェア開発者、特にオペレーティング
システムの開発者に委ねたことにより、マイクロプロセ
ッサの二重化を採用し、信頼性の向上を計るフォールト
・トーレラント・システムの開発をする場合などにおい
て、オペレーティングシステムや外部周辺回路に関する
エラー処理の開発やデバッグなどが容易に効率良く行え
ることとなる。
特にフォールト・トーレラント・システムでは、誤動作
が発生した場合におけるリカバリを受け持つオペレーテ
ィングシステムの品質が極めて重要である。
が発生した場合におけるリカバリを受け持つオペレーテ
ィングシステムの品質が極めて重要である。
このため、オペレーティングシステムのエラー処理は、
誤動作がどのようなタイミングで発生したか、メモリの
内容が破壊されているか、メモリのどの場所が破壊され
ているか、プロセッサ内のレジスタの内容が破壊されて
いるか、リトライ（再試行）が可能か、など様々な解析
を行う必要があり、それらのエラー処理は、誤動作が発
生したタイミングにより、多岐に渡ることとなるので、
それらを詳細に評価するためには、本実施例のマイクロ
プロセッサの疑似誤動作発生方式を使用して、ソフトウ
ェアで様々な疑似誤動作を、発生させたいタイミングに
自由に発生させることが重要である。
誤動作がどのようなタイミングで発生したか、メモリの
内容が破壊されているか、メモリのどの場所が破壊され
ているか、プロセッサ内のレジスタの内容が破壊されて
いるか、リトライ（再試行）が可能か、など様々な解析
を行う必要があり、それらのエラー処理は、誤動作が発
生したタイミングにより、多岐に渡ることとなるので、
それらを詳細に評価するためには、本実施例のマイクロ
プロセッサの疑似誤動作発生方式を使用して、ソフトウ
ェアで様々な疑似誤動作を、発生させたいタイミングに
自由に発生させることが重要である。
以上説明したように、本発明のマイクロプロセッサの疑
似誤動作発生方式は、ソフトウェア制御可能な誤動作発
生指示情報と誤動作内容特定情報とを設けることによ
り、マイクロプロセッサに疑似誤動作を適切なタイミン
グに適切な内容で発生させることができるという効果を
有している。
似誤動作発生方式は、ソフトウェア制御可能な誤動作発
生指示情報と誤動作内容特定情報とを設けることによ
り、マイクロプロセッサに疑似誤動作を適切なタイミン
グに適切な内容で発生させることができるという効果を
有している。
第１図は本発明のマイクロプロセッサの疑似誤動作発生
方式の一実施例を示すブロック図、第２図はソフトウェ
ア制御可能なレジスタが有する疑似誤動作関連情報とそ
の機能を示す情報説明図である。 １……マイクロプロセッサ・チップ、２……実行／監視
モード切替え端子、３……レジスタ、４……デコーダ、
5,6,7,8……制御信号生成回路、10……書込みデータバ
ッファ、11……読出しデータバッファ、12……命令バッ
ファ、13……メモリアドレスバッファ、20……データバ
ス、21……マルチプレクサ、22……アドレスバス、23…
…マルチプレクサ、S1……切替え信号、S2,S3,S4,S5…
…マスク信号。
方式の一実施例を示すブロック図、第２図はソフトウェ
ア制御可能なレジスタが有する疑似誤動作関連情報とそ
の機能を示す情報説明図である。 １……マイクロプロセッサ・チップ、２……実行／監視
モード切替え端子、３……レジスタ、４……デコーダ、
5,6,7,8……制御信号生成回路、10……書込みデータバ
ッファ、11……読出しデータバッファ、12……命令バッ
ファ、13……メモリアドレスバッファ、20……データバ
ス、21……マルチプレクサ、22……アドレスバス、23…
…マルチプレクサ、S1……切替え信号、S2,S3,S4,S5…
…マスク信号。
Claims (1)
- 【請求項１】（Ａ）正常動作を行わせる実行モードにす
るか疑似誤動作を行わせることができる監視モードにす
るかを切替える信号を入力する実行／監視モード切替え
端子、 （Ｂ）前記疑似誤動作を行わせることを示す誤動作発生
指示情報をソフトウェア制御可能なレジスタに記憶する
誤動作発生指示情報記憶手段、 （Ｃ）前記疑似誤動作の内容を示す誤動作内容特定情報
をソフトウェア制御可能なレジスタに記憶する誤動作内
容特定情報記憶手段、 （Ｄ）前記実行／監視モード切替え端子に監視モードを
示す信号が入力されているとき、前記誤動作発生指示情
報と前記誤動作内容特定情報とを解読して、指示され特
定された内容の前記疑似誤動作を発生させる誤動作生成
回路、 をマイクロプロセッサ内に備えることを特徴とするマイ
クロプロセッサの疑似誤動作発生方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044885A JPH0769854B2 (ja) | 1988-02-26 | 1988-02-26 | マイクロプロセッサの疑似誤動作発生方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63044885A JPH0769854B2 (ja) | 1988-02-26 | 1988-02-26 | マイクロプロセッサの疑似誤動作発生方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01217645A JPH01217645A (ja) | 1989-08-31 |
| JPH0769854B2 true JPH0769854B2 (ja) | 1995-07-31 |
Family
ID=12703944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63044885A Expired - Lifetime JPH0769854B2 (ja) | 1988-02-26 | 1988-02-26 | マイクロプロセッサの疑似誤動作発生方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0769854B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6010350A (ja) * | 1983-06-30 | 1985-01-19 | Fujitsu Ltd | 計算機のエラ−処理機能試験装置 |
| JP2668827B2 (ja) * | 1985-08-23 | 1997-10-27 | 三菱重工業株式会社 | リネン仕分け装置 |
-
1988
- 1988-02-26 JP JP63044885A patent/JPH0769854B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01217645A (ja) | 1989-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5751942A (en) | Trace event detection during trace enable transitions | |
| US5987585A (en) | One-chip microprocessor with error detection on the chip | |
| KR102926637B1 (ko) | 체크섬 생성 | |
| JP2008282308A (ja) | 協調検証装置、協調検証方法、協調検証プログラム | |
| JPH0769854B2 (ja) | マイクロプロセッサの疑似誤動作発生方式 | |
| JP3025504B2 (ja) | 情報処理装置 | |
| JP2513615B2 (ja) | Ｅｃｃ回路付記憶装置 | |
| JPS62164140A (ja) | デ−タ処理システムの試験方法 | |
| JPS60101649A (ja) | 電子計算機の診断装置 | |
| JPH0368035A (ja) | 情報処理装置 | |
| JPH0727469B2 (ja) | マイクロプロセッサの二重化エラー発生装置 | |
| JPH0752398B2 (ja) | チェック回路の診断装置 | |
| JPS6149244A (ja) | 情報処理装置 | |
| JPH01231134A (ja) | 情報処理装置の擬似障害発生方式 | |
| JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
| JPS5936853A (ja) | 演算処理装置 | |
| JPS6045849A (ja) | プログラム検査回路 | |
| JPH05241821A (ja) | データ処理装置 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPS58186851A (ja) | 誤り検査装置 | |
| JPS6227417B2 (ja) | ||
| JPH0315948A (ja) | アドレスバス試験方式 | |
| JPS6039243A (ja) | 障害検出方式 | |
| JPS63184139A (ja) | パリテイ回路の自動診断方式 | |
| JPH01302452A (ja) | マイクロプログラム制御装置 |