JPS6045849A - プログラム検査回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、パーソナル・コンピュータ等のプログラムの
信頼性を検査する検査回路に関するものである。

〔発明の背景〕

近年、ＬＳＩ技術の急速な発展に伴い、中央処理装置７
１個のＬＳＩとしたマイクロコンピュータ（以下ＭＰ７
Ｊ）が出現し、これを用いた小形コンピュータ・システ
ム、すなわちパーソナル・コンピータが急速に普及しつ
′つある。

このようなパーソナル・コンピュータ・システムは、上
記Ｍ　Ｐ　Ｕと１Ｍ１）Ｕの処理手順、すなわちプログ
ラムを記憶するプログラムメモリ回路を備え、このプロ
グラムによってＭ　ｐ　Ｕがシステムに必要な動作を行
なう構成となっている。

ところが、−上記プログラムが正しく機能していること
を確認するためには適当なテークなプログラムに与えて
検査しなげれはならない。従来このような検査において
は１人手でプログラム・リスト、フローチャート等から
上記プログラムの追跡を行ない、実行結果が妥当であれ
ばそのプログラムは正しいとしていた。

このため、パーソナル・コンピュータのプログラムの開
発に際しては、検査行程に多大の手間と時間を必要とす
る欠点があつ５た。

又、プログラム中の各命令の監視が間接的であるため、
誤った処理や無駄な処理を含んだプログラムでも１部分
時に行なわれた検査の結果が正しければそのまま検査を
通過してしまうというような、信頼性を十分に保障でき
ない欠点があった〇 〔発明の目的〕 本発明の目的は、上記の欠点を改善するために、検査工
程に要する時間を短縮するとともに。

人手の介入を減らし、プログラムの実行を正確に追跡し
て検査結果の信頼性を向上させる検査回路を提供するこ
とにある。

〔発明の概要〕

一般的にプログラムにあるデータを与え実行した時、正
しい結果が得られろならば、その時実際に動作した命令
は正しいと判断できる。本発明では、このような考え方
に基づき、各命令が実際に動作したか否かを示す履歴情
報を記録する履歴メモリ回路と、命令実行時には予め定
められた上記履歴情報を上記履歴メモリ回路に記憶させ
、又、実行後の検査時にはこの記憶された履歴情報を読
み出す手段を備えた履歴メモリ制御回路とによって、プ
ログラム検査回路を構成したことを特徴とする。

これにより、従来人手と間接的に行なわれていた各命令
の実行の追跡を、新たに付加した上記履歴メモリ回路に
記憶された。上記履歴情報を調べることにより、直接的
に確認することができる。

また、別の目的のために付加された。パリティチーツク
用メモリ回路を、上記履歴情報を記憶するための履歴メ
モリ回路としても利用することにより１本発明を安価に
実現することができる。

〔発明の実施例〕

以下１本発明の内容を図面を用いて詳細に説明する。

第１図は本発明の１例を示すブロック図である。第１面
において、１は目的のプロゲラ人を実行するＭＰＵ、２
はＭｐＵの処理手順を記述するプログラムを記憶したプ
ログラムメモリ回路、３はアドレス・バス、４はデータ
・バス。

５はＭ　Ｉ）　Ｕがプログラムメモリ回路２と履歴メモ
リ制御回路６とを制御するための制御バス、６は本発明
による命令実行の履歴情報を履歴メモリ回路８に記録し
、又、読み出すための履歴メモリ制御回路、７は上記６
が履歴メモリ回路８に対し履歴情報の読み書きを行なう
ためのデータ・バス、８は履歴情報を記憶する履歴メモ
リ回路、９は上記６が上記８を制御するための制御バス
、１０は上記６が上記ＭｐＵ１に対して履歴情報を知ら
せるためのステータス・バスである。

また、第２図は履歴メモリ制御回路乙の１例を示す。第
２図中、第１図と対応する部分には同一番号を付しであ
る。

＋１　、１２　、１’３は履歴メモリ制御回路乙の動作
モードを記憶するう・ソチ回路である。動作モード設定
情報は、ＭｐＵｌよりデータノくス４で伝送され、制御
バス５から与えられるストローブ信号Ｓ　、Ｔ　ＲＢに
よりランチされる。ラッチ回路１１は、データバス４で
伝送される書き込み禁止情報ＷＩＮＨ信号をラッチし、
ＡＮＤ回路１５と供に履歴メモリ回路８への書き込み動
作を制御する。ラッチ回路１２は履歴メモリ回路８への
書き込み情報Ｍ信号をラッチし、以後の履歴メモリ回路
８への書き込みデータを保持する。ラッチ回路１３はデ
ータバス４０制御情報ＮＭＩ　ＩＮＨ信号をラッチし、
ＮＡＲＤ回路１４と供に履歴メモリ回路８から続み出さ
れた履歴情報のＭｐＵｌへの一ステータスバス１０を通
じての伝送ヲ制御する。

履歴メモリ回路８はアドレスノ（ス６に接続されており
、ＭｐＵｌがプログラムメモリ回路２のある番地に対し
読み書きを行なうと、履歴メモリ回路８の対応する番地
が同時に選択され。

上記ラッチ回路１１．１２の状態に応じた読み誓きが行
なわれろ。

第２図に示した回路例において、プログラム検査を行な
うための手順を第５図に示す。又。

この回路例での動作モード設定を第４図に示す。

以下、検査手順の詳細を説明Ｔる。

まずラッチ回路１１，１２．１５のそれぞれに論理状態
にする。動作モードが゛クリア“の状態では。

ＭｐＵｌがプログラムメモリ回路２を読み書きすると、
同時に履歴メモリ回＃８８にランチ回路１２に記憶され
た論理Ｈが書き込まれる。このためクリアモードで読み
書きが行なわれたプログラムメモリ回路２０番地に対応
する履歴メモリ回路８の番地には、その番地が読み書き
を経験していないことを示す履歴情報、論理−”が記録
される。クリアモードにおいてプログラムメモリ回路２
上の全番地を読み書きしておけば、検査終了時に被検査
プログラムが読み書きした全ての番地を知ることができ
る。

次に、ラッチ回路１１　、１２　、１５のそれぞれに論
理゛Ｌ“　％ＩＬ／／　、　’′Ｈ“を設定し、動作モ
ードを゛実行“モードに切り換える。″実行“モードに
切り換えることにより、それ以後ＭｐＵ　１が読み書き
を行なったプログラムメモリ回路２０番地に対応する履
歴メモリ回路８０番地に対して読み書きを経験したこと
を示す。ラッチ回路１２に記憶された論理″Ｌ“が書き
込まれろ。これにより、ＭＰＵ１がプログラムメモリ回
路２から読み出し、実行した命令、及びその命令によっ
て読み書きの行なわれた番地を履歴メモリ回路８に記憶
させろ。

被検査プログラムの実行後、う・ノチ回路１１゜１３の
それぞれに論理”Ｈ、Ｌを設定し、動作モードヲ゛旨み
出しモードに切り換えろ、 “読み出ビモードでは、被検査プログラムの実行終了後
、プログラムメモリ回路２からの読み出しを行ない、読
み出された番地に対応する履歴情報がＬであればノン・
マスカブル・インターラット（以下ＮＭＩ）が発生する
ことにより。

その番地を知ることができる。これにより、被検査プロ
グラムの実行に関与した命令及び実行により使用された
メモリを知ることができる。

このようにして得られた履歴情報を幽べることにより、
実行に関与した命令に対して次のように評価づ−ること
かできる。

（７）、実行に関与した命令も、実行結果も設計通りで
あれは、プログラム中のこの部分は正しく動作している
。

（２）　実行に関与した命令は設計通りだが、実行結果
が異なれば、処理の内容に誤りがある。

（３）　実行に関与した命令が設計と異なるのであれば
、結果の如何に関わらず、設計に１犬な欠陥がある。

上記（１）の場合、被検査プログラムが使用したメモリ
が、予め定められた作業領域に一致しているか否かの判
定も、このようにして得られる履歴情報から、容易に知
ることができる。

以上に述べた検査手順によりプログラムの検査の基準の
１つとされている。全命令の通過検査を行なうことがで
きる。すなわち、上記プログラムメモリ回路２の全番地
に履歴メモリ回路８の同番地の１ビツトを対応させて、
検査を行ない、得られた履歴情報を調べることにより、
検査漏れ等のないことを保障できる。

第５図に本発明の他の実施例を示す。第５図の実施例は
１本発明の履歴情報を記録・再生する機能と、パリティ
検査に用いるパリティ検出・発生機能とを同時に合わせ
持った回路構成である。第５図において、第１図、第２
図と対応する部分には、同一番号を付しである。

１１．１２．１３は第２図と同様に、履歴メモリ制御り
路６の動作モードを記憶するラッチである。

１６は履歴情報の読み出し時のみ、１５の制御によりＮ
ＭＩの発生を許可するゲートである。１７はラッチ１２
の状態により偶又は奇のパリティを発生・チーツクする
パリティ制御回路で、パリティ検査・発生回路２へ、デ
ータセレクタ２５．パリティ発生・検査を切り換えるゲ
ート２６より成る。

１白はＭｐＵ　１がプログラムメモリ回路２からデータ
の読み出しを行なった時に、履歴メモリ回路８に対して
履歴情報を書き込むだめの書き込み信号を発生する書き
込みタイミング制御回路である。１９　、２［］　、　
２１は、ＭＰＵ読み出し動作時にＣＡＳより書き込み信
号Ｒ／Ｆを発生するタイミング回路、２２はこれをラッ
チ１１の状態とＭＰＵの曹き込み動作とに応じて書止す
るためのラッチ回路、２６はＭｐＵ書き込み動作時に履
歴メ４　リ回路８に対して書き込み信号Ｒ／Ｆを与える
ためのゲートである。

第６図に第５図の回路例を用いてプログラムの検査を行
なうための手順を示す。

又、第５図の回路例の書き込み、読み出しのタイミング
チャートを第７図、第８図に示す。

基本的な動作及び手順は第２図の回路例におけるのと同
様である。第５図の回路例では履歴情報をパリティの偶
奇により判定し、プログラムメモリ回路２の出力が確定
した後、履歴情報の書き込みを行なっている。このため
書−き込みタイミング制御回路１８により書き込みサイ
クルを作り出している。

又、パリティの偶奇に任意性があるため、第６図に示す
如く、プログラムの実行に関与した命令の、格納番地を
チーツクすることも１反対に関与しなかった命令の格納
番地をチーツクすることも可能である。

尚、この回路例で慣パリティ選択信号Ｐが論理となる。

次に動作モードについて説明する。

第５図の回路例には２つの動作モードが存在する。第１
．のモードは履歴変更モード、すなわち、ＭｐＨ１の読
み出し動作時にもパリティを履歴メモリ回路８に書き込
み、かつＮＭＩを発生しないモードである。第２のモー
ドは読み出しモード、すなわち、ＭｐＵｌの読み出し動
作時にはパリティの書き込みを行なわず、かつパリティ
が一致しない時にはＮＭＩを発生するモードである。

第１の履歴変更モードに設定するにはＷＩＮする。この
モードは第２図の実施例のクリア及−ドの違いは、履歴
メモリ回路に書き込まれるデータＭの違いだけであるが
、第５図の実施例では、これをパリティ選択信４　ｐの
反転により実現している。

Ａ’　１１４Ｎ　号ヲＨａ　Ｗ−、Ｈ、Ａ’　ｋｌ　Ｉ
　Ｉ　ＮＨ信号を論理゛Ｌ“Ｋてる。このモードは第２
図の実施例の゛読み出しモードに相当する。読み出しモ
ードでは、パリティ選択信号Ｐによって選択されたパリ
ティの偶奇に反するデータが読み出された時にＮＡｆＩ
が発生−ｆ−る。

プログラム検査（（際しては、第６図に示すように、先
ず第１のモードで履歴情報の“クリア“を行なう。クリ
アされた履歴メモリ回路の内容は。

プログラムメモリ回路の対応する番地のパリティであり
、パリティ選択信号Ｐにより偶又は奇数パリティの一方
を選択しておく。

次に、パリティ選択信号Ｐを反転、ｊとして。

ログラムを実行する。第７図、第８図のタイミングチャ
ートに示す如き動作により、読み曹きが行なわれたプロ
グラムメモリ回路の番地に対応する。履歴メモリ回路の
番地にｐで指定されるパリティが記録される。

こうして記録された、履歴情報を表わすパリティを検出
するために、上記読み■しモードを用いる。

第５図中に示すパリティ制御回路部分１７は、２つのメ
モリ回路２．８の出力データのパリティの偶奇が１選択
されているパリティの偶奇に一致する時、論理りを出力
し、一致しない時論理Ｈを出力してＮＭＩを発生させる
。すなわち。

読み出しモードはパリティの不一致をＮＭＩにより検出
するモードである。

先の実行に関与した命令に対応１−るパリティ。

アと、関与しなかったものに対応するパリティＰとは、
パリティの偶奇が反転しているため、ＮＭＩ発生の有無
により１両者を識別することができる。このときパリテ
ィがＰであれば未実行、７５であれは実行済みであると
いう履歴情報を与える。

第２の読み出しモードでの読み出し時に、パリティをＰ
に指定しておけば、実行済みの命令の番地を、′Ｔ５に
指定しておけば、未実行の命令の番地をＮＭＩにより検
出できる。

また、第５図の回路例で、プログラムの検査を必要とし
ない時には、履歴メモリ回路８をパリティ検査用メモリ
として用いることができる。

このためには上記の読み出しモードを設定しパリティの
指定を偶数、又は奇数パリティに固定しておけばよい。

すなわち、ＷＩＮＨ信号を論理Ｊｉ、ＮＭＩＩＮＨ信号
を論理り、パリティ選択信号Ｐを奇数パリティにするの
であれば論理゛Ｌ“、偶数パリティにするのであれば論
理″Ｈ“とじてランチ回路１１　、　ｉ’２　、１３に
記憶させておく。

ざらに２本発明によるプログラム検査回路では、パリテ
ィの偶奇をプログラムで切り換えることができるパリテ
ィ検査回路さえ備えておけは、プログラムにより、ハー
ドウェアの機能の一部を代行できる。

すなわち、ＮＭＩ割り込み処理ルーチンで、プログラム
メモリ回路２中の実行した番地に記憶されていたのと（
ロ）−の命令を書き込みを行なうことにより、パリティ
の書き換えを行なうことができる。これにより書き込み
タイミング制御回路１８を設けなくても、プログラム検
査を行なうことができる。

〔発明の効果〕

以上述べた本発明を使用することにより、従来人手によ
りプログラムリストやフロー・チャート等を頼・つとし
て１間接的に、しかも多大の手間と時間とを費して行ｔ
ｘっていた。プログラムの追跡及び検査を、被検査プロ
グラムを実時間、または実時間に近い速度で実行させ、
しかも実行された命令を正確にチェックさせながら行な
うことができる。

このため、プログラムの検査を効率的に短時間で行なえ
るようにし、検査手順を簡′略化し。

しかも検査されたプログラムの信頼性を従来以上のもの
とすることができる。

又、パリティ検査回路を本発明の履歴メモリ回路及び履
歴メモリ制御回路と兼用することにより、本発明を７頼
ノティ検査回路を設けるのと同程度の経（ｅで、安価に
実現できる。

【図面の簡単な説明】

第１図は本発明の回路のブロック、図、第２図はその回
路図、第６図は第２図の゛動作手順を示すフローチャー
ト図、第４図は第２図のモード設定を示す説明図、第５
図は本発明とパリティ検査機能を合わせもつ回路図、第
６図は第５図の動作手順を示すフローチャート図、第７
図。 ＠８図は第５図のタイミングチャート図である。 ６・履歴メモリ制御回路、７・・・履歴メモリ回路用デ
ータバス、８・・・履歴メモリ回路、９・・履歴メモリ
用制御バス、１１〜１６・・・動作モード記憶用ラッチ
。 葛１図 千ヶ カ　２図 ／’／ＭＩ 第　６　図 （ 第　７　図 ３）　ＡＤＤ

Claims (1)

【特許請求の範囲】
1. １　中央処理装置と、その実行手順を記憶したプログラ
   ムメモリ回路とを備えた計算装置において、プログラム
   実行の履歴情報を記録する履歴メモリ回範と、上記履歴
   メモリ回路を制御する履歴メモリ制御回路とを設け、上
   記履歴メモリ制御回路によって、上記中央処理装置が上
   記プログラムメモリ回路から実行手順を読み出す時に、
   予め定められた履歴情報を上記履歴メモリ回路に記憶さ
   せる第１の動作状態と、上記履歴メモリ回路に記憶され
   た履歴情報を読み出す第２の動作状態とに制御すること
   により、上記プログラムメモリ回路に記憶されたプログ
   ラムの実行の検査を可能としたことを特徴とするプログ
   ラム検査回路。